DE2442185C3 - Schaltung zur Funktionsprüfung einer elektronisch phasengesteuerten Antennenanordnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltung zur Funktionsprüfung einer elektronisch phasengesteuerten Antennenanordnung, welche aus einer großen Anzahl von Einzelstrahlern besteht, deren Ströme mit in einem digital arbeitenden Phasenrechner ermittelten und in Strahlerelementspeichern aufbewahrten Werten mit Hilfe von »Loaded-Line«-Phasenschiebern eingestellt werden, die aus von einer Durchgangsleitung abgezweigten, mit PIN-Dioden abgeschlossenen und damit je nach Schaltzustand dieser Dioden induktiv oder kapazitiv belasteten Leitungen bestehen.

»Loaded-Line«-Phasenschieber mit PIN-Dioden zum Einsatz in elektronisch phasengesteuerten Antennen sind beispielsweise aus dem Aufsatz von Brenner, Kraus »Rechnerunterstützte Entwicklung eines S-Band-Phasenschiebers mit PIN-Dioden für phasengesteuerte Antennen« in der Zeitschrift »Frequenz«, 1971, Seiten 138 bis 140, insbesondere Seite 139, bekannt.

Der umfangreiche Elektronikkomplex derartiger elektronisch gesteuerter Radarsysteme muß regelmäßig automatisch getestet werden. Gemäß der Erfindung besteht eine vorteilhafte Schaltung zur Prüfung des Phasenrechners und der Phasenschieber einer phasengesteuerten Antenne darin, daß an einen Eingang eines Exklusiv-Oder-Gatters die Durchgangsleitung und an den zweiten Eingang dieses Exklusiv-Oder-Gatters ein Prüfspannungsgenerator angeschlossen ist, daß am zu prüfenden Phasenschieber mittels des Phasenrechners eine logische Null (Sperrung der PIN-Dioden) oder Eins (Durchlaß der PIN-Dioden) und gleichzeitig am Prüfspannungsgenerator der gleiche logische Zustand eingeschaltet ist und daß ein Diskriminator am Ausgang des Exklusiv-Oder-Gatters angeschlossen ist, der bei Anstehen einer logischen Eins an seinem Eingang ein das Vorhandensein eines Fehlers angebendes Signal abgibt.

Eine zweckmäßige Ausbildung der Erfindung ergibt sich dadurch, daß als Exklusiv-Oder-Gatter in die Durchgangsleitung im Anschluß an die abgezweigte, mit der PIN-Diode versehene Leitung eine Schaltdiode eingeschaltet ist, und zwar derart, daß gleiche Elektroden der PIN-Diode und der Schaltdiode verbunden sind, daß zwischen der anderen Elektrode der Schaltdiode und dem Prüfspannungsgenerator ein Widerstand liegt und daß der Eingang des Diskriminators zwischen der Schaltdiode und dem Widerstand angeschlossen ist. Der Diskriminator prüft, ob die Prüfspannung zusammenbricht (d. h. Fehler) oder nicht. Immer wenn der ohmsche Widerstand Strom führt, ist also ein Fehler aufgetreten. Eine vorteilhafte Form des Diskriminators besteht darin, den ohmschen Widerstand als Realaisspule auszubilden. Sobald ein Fehler festgestellt wird, also ein Strom durch den Widerstand fließt, zieht das Relais an und betätigt die Anzeige.

Die Lokalisierung erfolgt in zweckmäßiger Weise dadurch, daß die einzelnen Einzelstrahlerzeilen nach und nach vom Prüfspannungsgenerator und vom Diskriminator getrennt werden, so lange bis die Fehleranzeige aufhört. Nachdem die fehlerhafte Zeile gefunden worden ist, werden die einzelnen Einzelstrahler dieser Zeile gezogen, so lange bis die Anzeige

wiederum erlischt Bei einer Antenne mit sehr vielen Zeilen läßt sich auch jeder Zeile eine eigene Prüfeinheit zuordnen.

Wird als Schaltdiode eine Zenerdiode vorgesehen, so sind die Zenerspannung dieser Zenerdiode und die Prüfspannungen des Prüfspannungsgen era torn in zweckmäßiger Weise so bemessen, daß sich ein Fehler im Phasenrechner, d. h. dieser gibt statt einer logischen Eins eine logische Null ab oder umgekehrt, und ein Fehler in den jeweils geprüften PIN-Dioden auf Grund unterschiedlicher Diskriminatorspannungen auseinanderhalten lassen. Es wird dann die Kennlinie im Durchlaßbereich und im Zenerknick derart ausgenutzt, daß ein vollständiger Funktionstest mit der Möglichkeit, den Fehler rasch zu orten, gegeben ist.

Die Erfindung wird an Hand von zwei Figuren näher erläutert.

F i g. 1 zeigt die Prinzipschaltung einer Prüfschaltung nach der Erfindung ohne Differenzierung nach der Herkunft des Fehlers hinsichtlich Phasenrechner oder PIN-Dioden.

Elektronisch gesteuerte Antennen der modernen Radarsysteme bestehen aus einer größeren Anzahl von Einzelstrahlern, deren Ströme mit Hilfe von digitalen »Loaded-Line«-Phasenschiebern 1 eingestellt werden. Die Phasenschieber bestehen im hier betrachteten Fall aus Leitungsstücken parallel zu einer durchgehenden Leitung, die mit Schaltdioden 2 vom PIN-Typ abgeschlossen sind. Je nach Schaltzustand der Dioden 2 sind die Abzweigleitungen induktiv oder kapazitiv belastet. Dadurch kann die Übertragungsphase der Anordnung in Stufen verändert werden.

Die Einstellung der PIN-Dioden 2 wird in einem eigenen Phaserrechner 3 aus Parametern (Ablenkwinkel usw.) ermittelt. Die Ergebnisse der Phasenberechnung werden am Ort der Einzelstrahler in Elementspeichern 4 aufbewahrt und steuern die Dioden 2 über Diodentreiber 5 an.

Dieser umfangreiche Elektronikkomplex wird durch die Prüfschaltung nach der Erfindung regelmäßig automatisch getestet. Dazu wird eine Schaltung 6 verwendet, die irgendwelche Fehler im Sinne der logischen Operation Exklusiv-Oder verknüpft und anzeigt. Diese Schaltung ist, da es sich in F i g. 1 um eine Prinzipdarstellung handelt, nur einmal dargestellt.

Es sollen Fehler erfaßt werden, die in den PIN-Dioden 2 selbst, aber auch im Phasenrechner 3, in den Elementspeichern 4 und den Diodentreibern 5 auftreten. An den einen Eingang der Exklusiv-Oder-Schaltung 6 ist die vom Diodentreiber 5 kommende Durchgangsleitung nach der Abzweigungsstelle zur PIN-Diode 2 hin angeschlossen, während am zweiten Eingang der Exklusiv-Oder-Schaltung G ein Prüfspannungsgenerator 7 liegt, mit dem sich die logischen

Schaltzustände Eins oder Null einschalten lassen. An den Ausgang der Exklusiv-Oder-Schaltung 6 ist ein Diskriminator 8 angeschlossen, der bei Anstehen einer logischen Eins an seinem Eingang ein Anzeigesignal für das Vorhandensein eines Fehlers abgibt Beim Test der logischen Null müssen die PIN-Dioden 2 gesperrt sein. Der Prüfspannungsgenerator 7 gibt ebenfalls eine logische Null ab. Ist die Anlage in Ordnung, so steht am Diskriminator 8 auf Grund der Exklusiv-Oder Verknüpfung eine logische Null. Gibt der Rechner 3 Fehlerhaft eine logische Eins statt einer logischen Null ab, so steht am Diskriminator 8, da der Prüfspannungsgenerator 7 eine Null abgibt, eine logische Eins an. Ist die PIN-Diode 2 fehlerhaft nicht gesperrt, d. h. sie weist einen Kurzschluß auf, so steht an dem zur PIN-Diode 2 führenden Eingang der Exklusiv-Oder-Schaltung 6 eine Eins an und der Diskriminator 8 erhält auf Grund der Exklusiv-Oder-Verknüpfung eine logische Eins. Beim Test der logischen Eins müssen die PIN-Dioden 2 durchgeschaltet sein. Der Prüfspannungsgenerator 7 gibt ebenfalls eine logische Eins ab. Ist die Anlage in Ordnung, so steht am Diskriminator 8 auf Grund der Exklusiv-Oder-Verknüpfung eine logische Null. Gibt der Rechner 3 fehlerhaft eine logische Null statt einer logischen Eins ab, so steht am Diskriminator 8, da der Prüfspannungsgenerator 7 eine logische Eins abgibt, eine logische Eins an. Befindet sich die PIN-Diode 2 fehlerhaft im Sperrzustand, d. h. weist sie Leerlaufbetrieb auf, so steht an dem zur PIN-Diode 2 führenden Eingang der Exklusiv-Oder-Schaltung 6 eine Null an, und der Diskriminator 8 erhält auf Grund der Exklusiv-Oder-Verknüpfung eine logische Eins.

F i g. 2 zeigt eine Prüfschaltung, die die Unterscheidungsfähigkeit hat, ob der Fehler vom Phasenrechner oder von den PIN-Dioden herstammt. Hinsichtlich des Rechners 3, der Elementspeicher 4, der Diodentreiber 5 und der Einschaltung der PIN-Dioden 2 stimmt diese Schaltung mit derjenigen nach F i g. 1 überein. Die Exklusiv-Oder-Schaltung besteht aus diskreten Prüfdioden 9 in der vom Diodentreiber 5 kommenden Durchgangsleitung im Anschluß an die Abzwsigungsstelle zur PIN-Diode 2. Die Priifdioden 9 sind als Zenerdioden ausgebildet.

Der Phasenschieber 1 erhält zum Test zwei verschiedene Parameterkombinationen vom Phasenrechner 3. Bei dem »Nulltest« müssen alle Phasenstufen auf »0« stehen (entsprechend einer Sperrung der PIN-Dioden 2 mit z. B. + 55 V), bei dem »Einstest« auf »1« (Dioden 2 in Durchlaß gepolt, Diodenspannung etwa - 700 mV). Tritt ein Rechenfehler auf, oder ist eine der Dioden 2 zerstört (Unterbrechung oder Kurzschluß), dann soll eine Meldung erfolgen.

Dabei können folgende Fälle auftreten:

Fall	Richtige	Tatsächliche	Diodenspannung	Prüfergebriis
	Kombination
1	0	0	+ 55 V	intakt
2	0	t	-0,7 V	Rechenfehler
3	0	0	OV	Diodenfehler
				(Kurzschluß)
4	\	1	-0,7 V	intakt
5	1	0	+ 55 V	Rechenfehler
6	1	1	-5 V	Diodenfehler

Die in Fig. 2 angegebene einfache Schaltung kann die fehlerhaften Fälle 2,3, 5 und 6 erkennen. Sie besteht aus einer Zenerdiode 9 pro PIN-Diode 2 und einem zentralen Diskriminator 10, der im Fehlerfall eine Spannung entsprechend einer logischen »1« abgibt. Außerdem ist ein Widerstand 11 an einen Prüfspannungsgenerator 12 angeschlossen. Durch eine Prüfprogrammeinrichtung 13 werden die Prüfspannungen am Prüfspannungsgenerator 12 sowie die passenden Ansprechschwellen des Diskriminators 10 eingeschaltet.

Beim Nulltest müssen alle PIN-Dioden 2 gesperrt sein (Diodenspannung +55V). Der Prüfspannungsgenerator 12 gibt ebenfalls + 55 V auf den Widerstand 11 ab. In den oben aufgeführten Fehlerfällen 2 und 3 ist die Spannung an den PIN-Dioden 2 aber viele kleiner. Dann schließt die in Durchlaß gepolte Zenerdiode 9 die Testspannung kurz.

Beim Einstest müssen alle PIN-Dioden 2 eine Spannung von etwa -0,7 V haben. Das wird in zwei Schritten geprüft. Zunächst gibt der Prüfspannungsgenerator 12 die Spannung 0 V ab. Bei Unterbrechung einer PIN-Diode 2 (Fall 6) schaltet die entsprechende Zenerdiode 9 in den Durchlaßbetrieb und gibt eine Spannung von etwa — 5V an den Diskriminator 10 ab.

Im zweiten Schritt wird die Prüfspannung auf einen großen Wert entgegen zur Sperrspannung der PIN-Dioden 2, etwa -55 V, eingestellt. Wenn nun eine PIN-Diode 2 infolge eines Rechenfehlers gesperrt ist ( + 55V), dann bricht die entsprechende Zenerdiode 9 im Zenerbereich durch. Dazu muß ihre Durchbruchsspannung so gewählt sein, daß im normalen Betrieb mit einer Spannung der Zenerdioden 9 von -5 V keine der Zenerdioden 9 leitet.

Wird beispielsweise die Zenerspannung zu 70 V gewählt, dann tritt im Fehlerfall 5 eine Spannung von -15 V am Diskriminatoreingang auf. Bei intakter Anlage bleibt der Diskriminatoreingang auf —55 V.

Die folgende Tabelle zeigt die einzustellende Testspannung und die Spannungen am Diskriminator:

Fall

Prüfspannung

Diskriminatorspannung Prüfergebnis

1	Nulltest
2 \ 3 j	+ 55 V
4 5 4 6 Kein Test	Einstest a -55 V Einstest b OV -5 V

+ 55 V	intakt
OV	Rechenfehler 1
+ 0,7 V	Diodenfehler Kurzschluß
-55 V	intakt
-15 V	Rechenfehler 0
OV	intakt
-4,7 V	Diodenfehler Leerlauf
-5 V	Normalbetrieb

Wenn der Phasenrechner durch eigene Testmethoden geprüft wird, kann die Prüfung auf die Fehlerfälle 2 {»i« statt »0«) und 5 (»0« statt »1«) fortfallen. Dann können für die Prüfdioden anstelle der Zenerdioden 2 billigere Schaltdioden genommen werden. Außerdem wird der Prüfspannungsgenerator 12 einfacher.

Der Prüfspannungsgenerator 12 kann im einfachsten Fall aus einem Satz von mechanischen Schaltern bestehen, welche die Prüfspannungen an den Widerstand U anschließen. Wenn der Test vom Zentralrechner gesteuert werden soll, können entsprechende elektronische (Transistor-) Schalter eingesetzt werden.

deren Schaltzustand von logischen Signalen (2 Bit) gesteuert wird.

Hierzu 1 Blau Zeichnungen

Claims (7)

Patentansprüche:

1. Schaltung zur Funktionsüberprüfung einer elektronisch phasengesteuerten Antennenanordnung, welche aus einer großen Anzahl von Einzelstrahlern besteht, deren Ströme mit in einem digital arbeitenden Phasenrechner ermittelten und in Strahlerelementspeichern aufbewahrten Werten mit Hilfe von »Loaded-Line«-Phasenschiebern einge- ι ο stellt werden, die aus von einer Durchgangsleitung abgezweigten, mit PIN-Dioden abgeschlossenen und damit je nach Schaltzustand dieser Dioden induktiv oder kapazitiv belasteten Leitungen bestehen, dadurch gekennzeichnet, daß an einen Eingang eines Exklusiv-Oder-Gatters (6) die Durchgangsleitung und an den zweiten Eingang dieses Exklusiv-Oder-Gatters (6) ein Prüfspannungsgenerator (7) angeschlossen ist, daß am zu prüfenden Phasenschieber (1) mittels des Phasenrechners (3) eine logische Null (Sperrung der PIN-Dioden) oder Eins (Durchlaß der PIN-Dioden) und gleichzeitig am Prüfspannungsgenerator (7) der gleiche logische Zustand eingeschaltet ist und daß ein Diskriminator (8) am Ausgang des Exklusiv-Oder-Gatters (6) angeschlossen ist, der bei Anstehen einer logischen Eins an seinem Eingang ein das Vorhandensein eines Fehlers angebendes Signal abgibt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß als Exklusiv-Oder-Gatter in die Durchgangsleitung im Anschluß an die abgezweigte, mit der PIN-Diode (2) versehenen Leitung eine Schaltdiode (9) eingeschaltet ist, und zwar derart, daß gleiche Elektroden der PIN-Diode (2) und der Schaltdiode (9) verbunden sind, daß zwischen der anderen Elektrode der Schaltdiode (9) und dem Prüfspannungsgenerator (12) ein Widerstand (U) liegt und daß der Eingang des Diskriminators (10) zwischen der Schaltdiode (9) und dem Widerstand (11) angeschlossen ist.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß als Schaltdiode (9) eine Zenerdiode vorgesehen ist.

4. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Prüfspannungsgenerator (7) einen Satz von mechanischen Schaltern aufweist, durch welche sich die Prüfspannungen einschalten lassen.

5. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß bei Steuerung der Prüfung von einem Zentralrechner im Prüfspannungsgenerator (12) elektronische, von logischen Signalen gesteuerte Schalter zur Einschaltung der Prüfspannung vorgesehen sind.

6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Diskriminator (10) mit dem Widerstand (11) zusammengefaßt ist, derart, daß letzterer durch die Spule eines Relais gebildet ist, dessen Schaltkontakt bei Stromfluß durch die Spule anzieht.

7. Schaltung nach Anspruch 3 und einem der Ansprüche 2,4 oder 5, dadurch gekennzeichnet, daß die Zenerspannung der Zenerdiode (9) und die Prüfspannungen des Prüfspannungsgenerators (12) so bemessen und aufeinander abgestimmt sind, daß sich ein Fehler im Phasenrechner (3), d. h. wenn dieser eine logische Eins statt einer logischen Null abgibt oder umgekehrt, und ein Fehler in den jeweils zu prüfenden PIN-Dicden (2) auf Grund unterschiedlicher Diskriminatorspannungen auseinanderhalten lassen.