DE2843924A1 - Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung - Google Patents

Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung

Info

Publication number
DE2843924A1
DE2843924A1 DE19782843924 DE2843924A DE2843924A1 DE 2843924 A1 DE2843924 A1 DE 2843924A1 DE 19782843924 DE19782843924 DE 19782843924 DE 2843924 A DE2843924 A DE 2843924A DE 2843924 A1 DE2843924 A1 DE 2843924A1
Authority
DE
Germany
Prior art keywords
output
transistor
circuit
bus line
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782843924
Other languages
English (en)
Other versions
DE2843924C2 (de
Inventor
Steve Kuenseng Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2843924A1 publication Critical patent/DE2843924A1/de
Application granted granted Critical
Publication of DE2843924C2 publication Critical patent/DE2843924C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

28.9.78 1 PHA 1030
"Sicherungsschaltung für Dreiwertlogiksteuervorrichtung"
Hintergrund der Erfindung
Die Erfindung bezieht sich auf Steuervorrichtungen für Busleitungen, die mit Dreiwertlogikausgangssignalen arbeiten, sowie auf logische Systeme, in denen eine Anzahl derartiger Steuervorrichtungen selektiv zum Ansteuern einer gemeinsamen Busleitung freigegeben werden.
In derartigen logischen Systemen kann es immer vorkommen, dass dieselbe Busleitung gleichzeitig von mehr als einer Steuervorrichtung angesteuert wird und dass diese Vorrichtungen in bezug auf ihre Steuerung einander entgegenwirken. Wenn sich einer der Ausgangstransistoren dann in einem Zustand befindet, in dem seine Impedanz niedrig ist, könnte dieser Transistor auf einen derartigen Überstrom belastet werden, dass er durchbrennt.
Um die Möglichkeit gleichzeitiger Ansteuerung der Busleitung durch mehr als eine Steuervorrichtung auf Sin Mindestmass zu beschränken, ist es üblich, sehr genaue Zeitbestimmungsschaltungen zu verwenden. Sogar wenn die Steuervorrichtungen sehr genau zeitlich gesteuert werden, können aber doch Kurzschlüsse infolge einer fehlerhaften Verdrahtung oder einer Störung in der Vorrichtung auftreten.
Kurze Zusammenfassung der Erfindung
Es wird eine Sicherungsschaltung für Dreiwert-909815/1052
28.9.78 ^a- PHA 1030
logiksteuervorrichtungen vorgeschlagen, die mit Feldeffekttransistoren mit isolierter Gate-Elektrode versehen und an eine gemeinsame Busleitung angeschlossen sind, wobei diese Sieherungsschaltung eine strikte und genaue Zeitsteuerung überflüssig macht und außerdem gegen unerwünschte Kurzschlüsse infolge einer fehlerhaften Verdrahtung oder beim Fehlerhaftwerden einer oder mehrerer Vorrichtungen sichert.
Eine Steuervorrichtung für eine Busleitung mit einer Sicherungsschaltung nach der Erfindung umfasst eine Eingangsschaltung zum Empfangen eines logischen Eingangssignals, eine Ausgangsschaltung mit einem Gegentaktausgangspaar zum Ansteuern einer Ausgangsbusleitung und Mittel, die mindestens eine Umkehrstufe enthalten, die zwischen den Eingangs- und Ausgangsschaltungen angeschlossen ist, um das logische Eingangssignal von der Eingangsschaltung auf die Ausgangsschaltung zu übertragen und ein logisches Dreiwertausgangssignal an der Ausgangsbusleitung zu erzeugen.
Die Sicherungsschaltung dient zur Begrenzung des Stromes durch einen der normalerweise leitenden Transistoren bei Kurzschluss der Ausgangsbusleitung von einem normalerweise "hohen" logischen Pegel zu einem "niedrigen" logischen Pegel und zur Begrenzung des Stromes durch den anderen normalerweise leitenden Transistor bei Kurzschluss der Ausgangsbusleitung von einem normalerweise "niedrigen" logischen Pegel zu einem "hohen" logischen Pegel. Die Sicherungsschaltung umfasst Mittel, die mit der Ausgangsbusleitung gekoppelt sind und mit deren Hilfe ein Kurzschlusszustand an dieser Leitung detektiert wird. Ausserdem sind Steuermittel vorgesehen, die zwischen den Detektionsmitteln und der Eingangsschaltung für jeden der Transistoren angeschlossen sind, um die Eingangssteuerung jenes Transistors zu verkleinern, der beim Auftreten eines Kurzschlusszustandes über seiner Ausgangsschaltung leitend ist, um den Ausgangsstrom durch den leitenden Transistor auf einen sicheren Wert zu begrenzen.
Kurze Beschreibung der Zeichnung
Fig. 1 zeigt ein Blockschaltbild eines logischen Systems, in dem eine Anzahl von Steuervorrichtungen mit ei-
909815/1052.
28.9.78 ty PHA 1030
ner einzigen gemeinsamen Ausgangsbusleitung gekoppelt sind.
Fig. 2 zeigt ein Schaltbild einer nichtinvertierenden transistorisierten Steuervorrichtung für eine Busleitung mit einer Uberlastungssicherungsschaltung nach der Erfindung.
Fig. 3 zeigt ein Schaltbild einer invertierenden transistorisierten Steuervorrichtung für eine Busleitung mit einer Uberlastungssicherungsschaltung nach der Erfindung.
Detaillierte Beschreibung der bevorzugten Ausführungsform. Fig. 1 zeigt eine Anzahl von Steuervorrichtungen A, B, C, deren Ausgänge an eine gemeinsame Busleitung angeschlossen sind. Jede der Steuervorrichtungen A, B, C weist eine Eingangsklemme zum Empfangen eines logischen Eingangssignals und eine Freigabeklemme zum Empfangen eines Freigabesignals auf, das die Busleitungssteuervorrichtung für ein bestimmtes Zeitintervall freigibt. Die Freigabesignale A, B und C weisen eine derartige Reihenfolge auf, dass nur eine einzige Steuervorrichtung während einer bestimmten Zeitperiode freigegeben wird und dass die übrigen Steuervorrichtungen während dieser Periode gesperrt werden. Bei einer fehlerhaften Wirkung der Zeitbestimmungsschaltungen, die die Reihenfolge der Freigabesignale steuern, derart, dass mehr als eine Steuervorrichtung zugleich freigegeben wird, muß dafür gesorgt werden, dass der Strom durch die Ausgangsschaltung der Steuervorrichtung nicht für eine wesentliche Zeitdauer zu hoch werden kann. Nach der Erfindung wird eine Sicherungsschaltung angegeben, in der ein Kurzschlusszustand in der Transistorausgangsschaltung einer Steuervorrichtung detektiert und ein Signal zu dem Eingang des leitenden Transistors zurückgeführt wird, der durch den Kurzschlusszustand beeinflusst wird, wobei dieses Signal derartig ist, dass die Impedanz des Transistors zunimmt und dieser Transistor weniger stark leitend gemacht wird.
Fig. 2 zeigt eine nichtinvertierende Schaltung für eine Busleitungssteuervorrichtung mit einer Kurzschluss-
909815/1052
28.9.78 ^r PHA 1030
sicherung. Die Steuervorrichtung, in der Feldeffekttransistoren verwendet werden, umfasst eine Eingangssignalklemme 10 und eine Freigabesignalklemme 12. Das Eingangssignal an der Klemme 10 wird der Gate-Elektrode eines Transistors zugeführt, dessen Source-Elektrode an eine negative Speisespannung Vg3 angeschlossen ist, die Erde sein kann, und dessen Drain-Elektrode mit einem Transistor 16 in Reihe aneine positive Spannung VDD angeschlossen ist. Alle Verbindungen der Schaltung mit der negativen Spannung Vg« gehen in der Zeichnung auf einen kurzen waagerechten Strich. Die Source- und Drainkreise des Transistors 14 sind ausserdem zu den Source- und Drainkreisen eines Transistors 18 parallelgeschaltet, dessen Gate-Elektrode mit der Freigabeklemme 12 gekoppelt ist.
Die Drainelektrode des Transistors 14 ist mit der Gate-Elektrode eines Transistors 20 gekoppelt, dessen Source- und Drainkreise in Reihe mit einem Transistor an der Speisespannung Vp0 liegen. Die Drainelektrode des Transistors 14 ist ebenfalls an die Gate-Elektrode eines Transistors 24 angeschlossen, dessen Source- und Drainkreise in Reihe mit einem Transistor 26 an der Speisespannung VDD liegen. Die Drainelektrode des Transistors 24 und die Source-Elektrode des Transistors 26 sind in Reihe mit einem Transistor 28 und einem Kondensator 30 angeordnet.
Die Source- und Drainkreise des Transistors sind zu den Source- und Drainkreisen eines Transistors parallelgeschaltet, dessen Gate-Elektrode mit der Freigabeklemme 12 gekoppelt ist. Die Drainelektrode des Transistors 20 liegt an der Gate- und Source-Elektrode des Transistors 22 und an der Gate-Elektrode eines ersten Ausgangstransistors 34, wodurch der Transistor 22 also als Steuertransistor für den ersten Ausgangstransistor 34 dient. Die Drainelektrode des Transistors 20 ist zugleich an die Gate-Elektrode eines Transistors 36 angeschlossen und die Drainelektrode des Transistors 36 liegt in Reihe mit einem Transistor 46 an der positiven Speisespannung VjJ0. Dadurch, dass seine Source-Elektrode mit der
909815/10B2
28.9.78 5- PHA 1030
Gate-Elektrode eines zweiten Ausgangstransistors 38 gekoppelt ist, dient der Transistor 46 als Steuertransistor für den zweiten Ausgangstransistor 38. Nachstehend wird der Transistor 22 als der erste Steuertransistor und der Transistor 46 als der zweite Steuertransistor "bezeichnet. Wie sich zeigen wird, bilden die Ausgangstransistoren 34 und 38 und die Steuertransistoren 22 und 46 eine Gegentaktausgangsschaltung an einer gemeinsamen Ausgangsklemme oder Busleitung 40.
Die Source- und Drainkreise des Transistors 36 sind zu den Source- und Drainkreisen eines Transistors parallelgeschaltet, dessen Gate-Elektrode mit der Freigabeklemme 12 gekoppelt ist, während diese Kreise ebenfalls zu den Source- und Drainkreisen eines Transistors 44 parallelgeschaltet sind. Auf diese Weise sind sowohl die Drain- und die Source-Elektrode des Transistors 44 als auch die Drain- und die Source-Elektrode des Transistors 36 über der Gate- und der Source-Elektrode des zweiten Ausgangstransistors 38 angeordnet. Die Source- und Drainkreise der Transistoren 42, 36 und 44 liegen je in Reihe mit dem zweiten Steuertransistor 46 an der Speisespannung
DD*
Zwei in Reihe geschaltete Transistoren 48 und
sind zu den Source- und Drainkreisen des zweiten Ausgangstransistors 38 parallelgeschaltet und der Knotenpunkt der Transistoren 48 und 50 liegt an der Gate-Elektrode des. Transistors 44. Die Gate-Elektrode des Transistors 50 liegt an dem Kondensator 30 und an der Gate-Elektrode eines Transistors 52. Die Source- und Drainkreise des letzteren Transistors 52 liegen in Reihe mit einem Transistor 54 an der Speisespannung V~D.
Der Knotenpunkt der Transistoren 52 und 54 liegt an der Gate-Elektrode eines Transistors 55 , der einen Spannungsteiler mit einem anderen Transistor 58 bildet, der mit ihm in Reihe über der Speisespannung V"DD geschaltet ist. Die Transistoren 56 und 58 können vom Verarmungstyp, wie dargestellt, oder vom Anreicherungstyp sein. Der Transistor 56 mit dem niedrigsten Potential wird zu einem Transis-
909815/1052
28.9.78 6- PHA 1030
tor 60 parallelgeschaltet, dessen Gate-Elektrode mit der Freigabeklemme 12 gekoppelt ist. Der Knotenpunkt der den Spannungsteiler bildenden Transistoren 56 und 58 liegt an der Gate-Elektrode eines Transistors 62, dessen Drain- bzw. Source-Elektrode über der Gate- bzw. Source-Elektrode des ersten Ausgangstransistors 34 geschaltet ist.
Transistoren, die mit derselben Bezeichnung wie der Transistor 16 versehen sind, sind z.B. Transistoren vom Verarmungstyp, die als dynamische Widerstände arbei-
lo- ten.
Der Transistor vom Verarmungstyp sperrt nie vollständig, solange eine positive Spannung, die höher als eine bestimmte Schwellwertspannung ist, an seiner Gate-Elektrode liegt, und sein Widerstand ändert sich umgekehrt proportional zu der Zunahme der Ansteuerung an der Gate-Elektrode. Die übrigen Transistoren, wie diejenigen mit derselben Bezeichnung wie der Transistor 14, sind Transistoren vom Anreicherungstyp, die normalerweise beim Fehler einer positiven Gatespannung, die höher als eine bestimmte Schwellwert- oder Einstellspannung ist, gesperrt sind.
Alle Transistoren vom Verarmungstyp, ausgenommen der Transistor 28, dienen als Strombegrenzungswiderstände für die mit ihnen in Reihe geschalteten Transistoren vom Anreicherungstyp. Der Transistor 28 dient als Reihenwiderstand für den Kondensator 30 in einer RC-Zeitbestimmungsschaltung, deren Funktion noch näher auseinandergesetzt werden wird.
Die übliche Wirkung der Steuerschaltung wird nun beschrieben. Die Steuerschaltung wird freigegeben, wenn das Signal an der Freigabeklemme 12 logisch "niedrig" ist, und wird gesperrt, wenn das Signal logisch "hoch" ist. Wenn z.B. das logische Signal an der Freigabeklemme 12 "hoch11 ist, werden die Paralleltransistoren 18, 32, 42 und 60 leitend sein und werden dadurch das der Eingangsklemme 10 zugeführte Eingangssignal zu Erde ableiten. Um die Steuerschaltung freizugeben, soll das Freigabesignal "niedrig* sein, wodurch die Transistoren 18, 32, 42 und
909815/1052
28.9.78 T^ PHA 1030
60 sperren. Wenn das Freigabesignal "niedrig" ist, wird ein Eingangssignal, das "hoch" ist, den Transistor 14 in den leitenden Zustand steuern, wodurch der Transistor 20 sperrt. Wenn der Transistor 20 sperrt, wird der Steuertransistor 22 in den leitenden Zustand gesteuert, wodurch der erste Ausgangstransistor 34 leitend wird, wobei die Ausgangsklemme 40 zu dem logisch "hohen11 Pegel gezogen wird, während der Transistor 36 gleichfalls leitend wird, wodurch der zweite Ausgangstransistor 38 gesperrt wird und dadurch die Ausgangsklemme 40 auf einen logisch "hohen" Pegel bringt. Auf diese Weise wird ein "hohes" Eingangssignal von der Steuerschaltung auf die Ausgangsklemme 40 übertragen, an der es als ein "hohes" Ausgangssignal erscheint, das nicht invertiert ist., Dagegen wird ein "niedriges" Eingangssignal an der Eingangsklemme 10 den Transistor 14 sperren, wodurch der Transistor 20 leitend wird. Der erste Ausgangstransistor 34 sperrt, der Transistor 36 sperrt und der zweite Steuertransistor 46 wird zu dem "hohen" Pegel gezogen» wodurch der zweite Ausgangstransistor 38 leitend wird..
Wenn der erste Ausgangstransistor 34 sperrt und der zweite Ausgangstransistor 38 leitend ist, wird die Spannung an der Ausgangsklemme niedrig sein. Das "niedrige" Eingangssignal ist also von der Steuerschaltung auf die Ausgangsklemme 40 als ein "niedriges" Ausgangssignal, das nicht invertiert ist, übertragen.
Die Kurzschlussicherungsschaltung ist derart, dass sie wirksam wird, entweder wenn die Ausgangsklemme 40 unabsichtlich zu dem niedrigen Pegel zu einem Zeitpunkt kurzgeschlossen wird, zu dem der erste Ausgangstransistor 34 normalerweise leitend ist und die Ausgangsklemme 40 normalerweise "hoch" ist, oder wenn die Ausgangsklemme 40 unabsichtlich zu der Speisespannung V-** kurzgeschlossen wird. Beide Kurzschlussarten können auftreten, z.B.
wenn die Ausgangsklemme oder Busleitung 40, während sie von den Ausgangstransistoren 34 und 38 zu einem logisch "hohen" oder logisch "niedrigen" Pegel angesteuert wird, gleichzeitig von einer anderen Steuervorrichtung zu einem
909815/1052
28.9.78 ßf PHA 1030
logisch "niedrigen" bzw. logisch "hohen" Pegel angesteuert wird.
Die Wirkung der Sieherungsschaltung wird nun für den Fall beschrieben, dass die Ausgangsklemme 40 normalerweise auf logisch "niedrigem" Pegel liegt und unabsichtlich zu dem logisch "hohen" Pegel kurzgeschlossen wird. Bevor der Kurzschluss auftritt, wenn der Signalausgang "niedrig" ist, ist das Eingangssignal ebenfalls "niedrig", während der Transistor 14 gesperrt ist und der Transistor 16 zu dem logisch "hohen" Pegel gezogen sein wird, wonach der Transistor 24 leitend gemacht wird. Wenn der Transistor 24 leitend ist, wird der Kondensator 30 zu einem niedrigen Spannung oder Erdpegel entladen sein, wodurch der Transistor 52 und der Transistor 50 beide gesperrt werden. Wenn der Transistor 50 sperrt, wird der Transistor 48 keinen Stromweg zu der Speisespannung Vjvjj oder zu Erde haben.
Wenn die Ausgangsklemme 40 nun plötzlich "hoch" wird, wird der Überstrom nicht nur durch den zweiten Ausgangstransistor 38, sondern auch durch den Transistor 48 fließen, wodurch der Transistor 44 in den leitenden Zustand gesteuert wird. Wenn der Transistor 44 leitend wird, setzt dieser Transistor die Gate-Steuerspannung an dem zweiten Ausgangstransistor 38 herab, wodurch die Impedanz des zweiten Ausgangstransistors erhöht und der Kurzschlußstrom auf einen sicheren Wert zurückgebracht wird.
Wenn der Kurzschluss beseitigt wird, werden die Transistoren 48, 44 und 38 zu ihrem normalen Zustand zurückkehren und wird die Ausgangsklemme 40 zu ihrem normalen niedrigen Zustand zurückkehren. Dadurch bleibt die logische Information, die vor dem zeitweiligen Kurzschluss vorhanden war, erhalten.
Der Fall wird nun beschrieben, in dem die Ausgangsklemme 40 "hoch" ist, der erste Ausgangstransistor 34 leitend ist und der zweite Ausgangstransistor 38 nichtleitend ist und ein Kurzschluss zu dem logisch "niedrigen" Pegel auftritt. Bevor der Kurzschluss auf-
909815/1052
28.9.78 J? PHA 1030
tritt, wird das Eingangssignal an der Eingangsklemme 10 "hoch" sein und wird der Transistor 14 leitend sein. Der Transistor 24 wird gesperrt sein, der Transistor 26 wird "hoch" sein und der Transistor 52 wird leitend sein. Wenn der Transistor 52 leitend ist, wird der Transistor 56 eine höhere Impedanz aufweisen als wenn der Transistor 52 sperrt, weil die Steuerung an der Gate-Elektrode des Transistors 56 kleiner sein wird als sie war, und der Pegel des Potentials an der Gate-Elektrode des Transistors 62 wird höher sein. Das Verhältnis der Impedanzen der zwei Transistoren 56 und 58 bestimmt den Gate-Spannungspegel des Transistors 62. Der Gate-Spannungspegel des Transistors 62 muß über der Schwellwertspannung liegen, aber niedriger als der Spannungspegel an der Ausgangsklemme 40 sein, wenn diese "hoch" ist. Wenn der Gate-Spannungspegel auf einen Schwellenpegel über dem gewünschten Sicherungspegel eingestellt wird, wird z.B. der Transistor 62 leitend, wenn die Ausgangsklemme 40 plötzlich zu logisch "niedrig" kurzgeschlossen wird. Der leitende Transistor 62 führt die Gate-Steuerspannung von dem ersten Ausgangstransistor 34 ab, wodurch die Impedanz des letzteren Transistors zunimmt und der Kurzschlusssstrom auf einem sicheren Wert gehalten wird.
Wenn der Kurzschluss beseitigt wird, kehren die Transistoren 62 und 34 zu ihrem normalen Zustand zurück, und die Ausgangsklemme 40 kehrt zu ihrem normalen "hohen" Pegel zurück, ohne dass dabei Verlust an logischer Information auftritt.
Wenn die Busleitungssteuerstufe ausser Betrieb gesetzt wird, werden die Transistoren 18, 32, 42 und 60 leitend, wodurch die Transistoren 14, 20, 36, 44 und 56 ausgeschaltet werden und die Transistoren 24, 62, 34 und 38 sperren. Wenn die zwei Ausgangstransistoren 34 und 38 sperren, wird sich die Ausgangsklemme 40 in einem dritten Zustand mit hoher Impedanz befinden und ist die Steuerschaltung auf zweckmässige Weise abgeschaltet oder ausser Betrieb gesetzt.
Die Schaltung mit dem Kondensator 30
909815/1052
28.9.78 yS PHA 1030
und dem Transistor 28 ist ein RC-Zeitverzögerungskreis, der verhindert, dass die Sicherungsschaltung während der Übergangszeit zwischen Änderungen im logischen Eingangspegel wirksam wird. Die Zeitverzögerungsschaltung verschiebt das Umschalten der Sicherungsschaltungstransistoren bis nach dem Auftreten des Umschaltens der Steuertransistoren. Die Widerstand- und Kapazitätswerte der Zeitverzögerungsschaltung werden gewöhnlich derart gewählt, dass eine Zeitkonstante von etwa 40 nsec erhalten wird.
Fig. 3 zeigt eine Busleitungssteuervorrichtung
vom invertierenden Typ, die mit einer Sieherungsschaltung nach der Erfindung versehen ist. Dieselben Einzelteile wie in Fig. 2 finden Anwendung, aber die Schaltungsanordnung ist etwas abgeändert. Das Eingangssignal wird dem ersten Steuertransistor 20 statt dem Transistor 14 zugeführt, damit eine Umkehrstufe entfallen kann. Ausserdem wird das Ausgangssignal des ersten Steuertransistors 22 zur Steuerung des Transistors 14 verwendet, der seinerseits den Transistor 24 der Sicherungsschaltung ansteuert. Da das Signal am Ausgang des ersten Steuertransistors eine Umkehrstufe weniger durchlaufen hat und das Signal am Eingang des Transistors 24 eine zusätzliche Umkehrstufe durchlaufen hat, bleibt die Beziehung, die zwischen den zwei Signalen an diesen Punkten in der nichtinvertierenden Schaltung nach Fig„ 2 bestand, auch in der invertiefenden Schaltung nach Fig. 3 erhalten. Abgesehen von den Änderungen infolge der obengenannten Abänderungen in der Schaltung, ist die Wirkung der Schaltung nach Fig.
3 mit der nach Fig. 2 identisch und bedarf diese daher keiner näheren Erläuterung.
909815/1052

Claims (1)

  1. 28.9.78 1 PHA 1030
    Patentansprüche:
    In einer Busleitungssteuerschaltung von der mit einer Eingangsschaltung zum Empfangen eines logischen Eingangssignals, einer Ausgangsschaltung mit einem Gegentakttransistorenpaar zum Ansteuern einer Ausgangsbusleitung und Mitteln, die mindestens eine Umkehrstufe umfassen, die zwischen der genannten Eingangsschaltung und der genannten Ausgangsschaltung angeschlossen ist, um das genannte logische Eingangssignal von der genannten Eingangsschaltung auf die genannte Ausgangsschaltung zu übertragen uni ein Dreiwertlogikausgangssignal an der genannten Ausgangsbusleitung zu erzeugen, die Verbesserung von Mitteln zur Begrenzung des Stromes, der durch einen der genannten Transistoren fliesst, der normalerweise leitend ist, wenn die genannte Ausgangsbusleitung von einem normalerweise hohen logischen Pegel zu einem niedrigen logischen Pegel kurzgeschlossen wird, und zur Begrenzung des Stromes, der durch den anderen der genannten Transistoren fliesst, der normalerweise leitend ist, wenn die genannte Ausgangsbusleitung von einem normalerweise niedrigen logischen Pegel zu einem hohen logischen Pegel kurzgeschlossen wird, wobei die genannten Strombegrenzungsmittel enthalten: Mittel, die mit der genannten Ausgangsbusleitung gekoppelt sind und zum Detektieren eines Kurzschlusszustandes an der genannten Leitung dienen, und Steuermittel, die zwischen
    909815/1052
    ORlGiNAL INSPECTED
    28.9.78 2 PHA 1030
    den genannten Detektionsmitteln und der Eingangsschaltung jedes der genannten Transistorenpaare angeschlossen sind, um das Eingangssteuersignal an demjenigen der genannten Transistoren herabzusetzen, der leitend ist, wenn ein Kurzschlusszustand über seiner Ausgangsschaltung auftritt, und um somit den Ausgangsstrom durch den genannten leitenden Transistor auf einen sicheren Wert zu begrenzen.
    2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Steuervorrichtung von einem nichtinvertierenden Typ ist, wobei das dem Eingang zugeführte logische Signal in nichtinvertierter Form an dem Ausgang erscheint.
    3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Steuervorrichtung von einem invertierenden Typ ist, in der das dem Eingang zugeführte logische Signal am Ausgang in invertierter Form erscheint.
    4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerschaltung aus Feldeffekttransistoren mit isolierter Gate-Elektrode besteht und die genannten Strombegrenzungsmittel Mittel umfassen, die das Steuersignal an der Gate-Elektrode desjenigen Transistors des Ausgangstransistorenpaares herabsetzen, der normalerweise beim Auftreten eines Kurzschlusszustandes leitend ist.
    5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass sie weiter Mittel zum Ausserbetriebsetzen der genannten Strombegrenzungsmittel während der normalen Übergänge zwischen den logischen Pegeln des Eingangssignals enthält.
    6. Schaltung nach Anspruch 5f dadurch gekennzeichnet, dass die genannten Sperrmittel eine RC-Zeitverzögerungsschaltung enthalten, die einen Teil der Steuermittel bildet.
    7t Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die genannten Steuermittel einen ersten FeIdeffekttransistor mit isolierter Gate-Elektrode, der über der Eingangsschaltung eines der Ausgangstransistoren angeordnet ist, und ein Paar in Reihe geschalteter Feldeffekttransistoren mit isolierter Gate-Elektrode enthalten, die
    909815/1052
    28.9.78 3 PHA 1030
    als ein Spannungsteilernetzwerk über dem Eingang des genannten ersten Feldeffekttransistors mit isolierter Gate-Elektrode angeordnet sind, um den Sicherungsspannungspegel einzustellen, auf den die Strombegrenzungsmittel ansprechen.
    8. Logisches System, das eine Anzahl Busleitungssteuervorrichtungen von der Art nach Anspruch 1 enthält, die mit ihren Ausgangsschaltungen zusammen an die Ausgangsbusleitung angeschlossen sind und Freigabemittel zum selektiven Freigeben nur einer der genannten Steuervorrichtungen enthalten, wodurch diese wirksam mit der genannten Ausgangsbusleitung gekoppelt werden, während die übrigen der genannten Busleitungssteuervorrichtungen auf zweckmässige Weise von der genannten Ausgangsbusleitung abgeschaltet sind.
    909815/1052
DE19782843924 1977-10-11 1978-10-09 Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung Granted DE2843924A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/841,001 US4178620A (en) 1977-10-11 1977-10-11 Three state bus driver with protection circuitry

Publications (2)

Publication Number Publication Date
DE2843924A1 true DE2843924A1 (de) 1979-04-12
DE2843924C2 DE2843924C2 (de) 1987-11-19

Family

ID=25283768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782843924 Granted DE2843924A1 (de) 1977-10-11 1978-10-09 Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung

Country Status (7)

Country Link
US (1) US4178620A (de)
JP (1) JPS5464938A (de)
CA (1) CA1126350A (de)
DE (1) DE2843924A1 (de)
FR (1) FR2406352A1 (de)
GB (1) GB2005935B (de)
IT (1) IT1159925B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2966268D1 (en) * 1978-10-21 1983-11-10 Ward Goldstone Ltd A switching circuit
US4558389A (en) * 1980-01-14 1985-12-10 Honeywell Inc. Control logic safety monitoring circuit means
US4419592A (en) * 1980-07-21 1983-12-06 International Business Machines Corporation Bidirection data switch sequencing circuit
JPS57166732A (en) * 1981-04-06 1982-10-14 Nec Corp Semiconductor circuit
JPS57166713A (en) * 1981-04-08 1982-10-14 Nec Corp Output circuit
US4342065A (en) * 1981-04-10 1982-07-27 Tektronix, Inc. Protection circuit for a data driver
JPS57168527A (en) * 1981-04-10 1982-10-16 Nec Corp Digital logic circuit
DE3132257C2 (de) * 1981-08-14 1983-10-20 Siemens AG, 1000 Berlin und 8000 München Überlastungsschutzschaltung für einen Feldeffekttransistor
JPS58116759A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 出力ドライバ回路
US4477741A (en) * 1982-03-29 1984-10-16 International Business Machines Corporation Dynamic output impedance for 3-state drivers
EP0107137B1 (de) * 1982-10-12 1986-10-01 Nissan Motor Co., Ltd. Halbleiterschalter mit Überstromschutz
EP0141819A4 (de) * 1983-02-04 1986-06-05 Motorola Inc Vor kurzschluss geschützte pufferschaltung.
US4612457A (en) * 1983-06-27 1986-09-16 Texas Instruments Incorporated Current limiting output buffer for integrated circuit
US4581551A (en) * 1984-03-28 1986-04-08 Motorola, Inc. Input/output circuit for use with various voltages
EP0357667B1 (de) * 1987-05-01 1993-07-21 Digital Equipment Corporation Knoten für rückwandplatinenbus
US5003467A (en) * 1987-05-01 1991-03-26 Digital Equipment Corporation Node adapted for backplane bus with default control
US4941126A (en) * 1987-07-24 1990-07-10 Advanced Micro Devices, Inc. Weak/strong bus driver
NL8800236A (nl) * 1988-02-01 1989-09-01 Philips Nv Logische schakeling met geschakelde "anti-stress"-transistor.
JPH0531514U (ja) * 1991-09-27 1993-04-27 ヤンマー農機株式会社 側条施肥機付直播機の繰出量調節装置
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
ATE135510T1 (de) * 1992-09-18 1996-03-15 Siemens Ag Integrierte pufferschaltung
ATE145501T1 (de) * 1992-09-18 1996-12-15 Siemens Ag Integrierte pufferschaltung
DE19526493B4 (de) * 1995-07-20 2004-02-12 Conti Temic Microelectronic Gmbh Verfahren zur Steuerung eines Laststromkreises und Schaltungsanordnung zur Durchführung des Verfahrens
US5973416A (en) * 1995-07-20 1999-10-26 Temic Telefunken Microelectronic Gmbh Method for controlling a power supply switch and circuit arrangement for performing the control
JP5411630B2 (ja) 2009-09-03 2014-02-12 ローム株式会社 負荷駆動装置
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung
CN114995565B (zh) * 2022-05-17 2024-02-09 深圳南云微电子有限公司 一种短路保护方法、电路和总线驱动器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2538453A1 (de) * 1974-09-18 1976-04-01 Ibm Ueberstromschutzschaltung fuer treiberschaltungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749936A (en) * 1971-08-19 1973-07-31 Texas Instruments Inc Fault protected output buffer
US3974403A (en) * 1972-06-30 1976-08-10 Raytheon Company Digital data transmission system
JPS49109846A (de) * 1973-02-22 1974-10-18
JPS513469A (ja) * 1974-06-28 1976-01-12 Hitachi Ltd Toransufuaapuresurainniokeru kahensokurandamuntenshisutemu
US4037114A (en) * 1975-10-23 1977-07-19 Rca Corporation Tri-state logic circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2538453A1 (de) * 1974-09-18 1976-04-01 Ibm Ueberstromschutzschaltung fuer treiberschaltungen

Also Published As

Publication number Publication date
JPH0226411B2 (de) 1990-06-11
CA1126350A (en) 1982-06-22
IT7828540A0 (it) 1978-10-06
FR2406352B1 (de) 1984-06-29
IT1159925B (it) 1987-03-04
JPS5464938A (en) 1979-05-25
GB2005935A (en) 1979-04-25
FR2406352A1 (fr) 1979-05-11
DE2843924C2 (de) 1987-11-19
US4178620A (en) 1979-12-11
GB2005935B (en) 1982-03-24

Similar Documents

Publication Publication Date Title
DE2843924A1 (de) Sicherungsschaltung fuer dreiwertlogiksteuervorrichtung
EP0090255B1 (de) Tristate-Treiberschaltung
DE1023081B (de) Bistabile Kippschaltung
DE3904901C2 (de)
DE69531820T2 (de) Durchbruchschutzschaltung mit hochspannungsdetektierung
DE19525237A1 (de) Pegelschieberschaltung
DE102005003643B4 (de) Schaltungsvorrichtung mit einem Strombegrenzer eines Ausgangstransistors
DE1280924B (de) Bistabile Schaltung
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
EP3740771B1 (de) Elektrische schaltung zum test primärer interner signale eines asic
DE2840892A1 (de) Pufferschaltung
CH618801A5 (de)
DE19630913B4 (de) Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung
DE102014219130B4 (de) Diagnoseschaltung und Verfahren zum Betreiben einer Diagnoseschaltung
DE10134019A1 (de) Integrierte Halbleiterschaltung
DE2360689B2 (de) Elektronische sicherung einer uebertragungsstrecke insbesondere zur gleichstrom-datenuebertragung
DE3211811C2 (de)
DE3700296A1 (de) Halbleiter-differenzverstaerker
DE69934193T2 (de) Steuerschaltung
DE3330559C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
EP0363505A1 (de) Verfahren und Schaltungsanordnung zum Erhöhen der Ausgangsimpedanz auf einen Vorgegebenen Wert beim Schalten eines in CMOS-Technologie aufgeführten integrierten Leistungsverstärkers
DE2649309A1 (de) Detektorkreis
DE60014986T2 (de) Tristate-Differenz-Ausgangsstufe

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H02H 7/20

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee