DE2730917B2 - Integrierte Schaltungsanordnung mit einer Testschaltung - Google Patents

Integrierte Schaltungsanordnung mit einer Testschaltung

Info

Publication number
DE2730917B2
DE2730917B2 DE2730917A DE2730917A DE2730917B2 DE 2730917 B2 DE2730917 B2 DE 2730917B2 DE 2730917 A DE2730917 A DE 2730917A DE 2730917 A DE2730917 A DE 2730917A DE 2730917 B2 DE2730917 B2 DE 2730917B2
Authority
DE
Germany
Prior art keywords
transistor
integrated circuit
input terminal
conductivity type
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2730917A
Other languages
English (en)
Other versions
DE2730917C3 (de
DE2730917A1 (de
Inventor
Werner Fehr
Arpad Korom
Werner Felix Hausen Thommen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2730917A1 publication Critical patent/DE2730917A1/de
Publication of DE2730917B2 publication Critical patent/DE2730917B2/de
Application granted granted Critical
Publication of DE2730917C3 publication Critical patent/DE2730917C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung entsprechend dem Oberbegriff des Anspruchs 1.
Eine derartige integrierte Schaltungsanordnung ist z.B. bekannt aus der US-PS 37 62 037. Zum Testen dieser Schaltung sind auf der Oberfläche der integrierten Schaltung eine Anzahl von besonderen Testkontakten vorgesehen, mit denen das korrekte Funktionieren der verschiedenen Teilschaltungen getestet werden kann, bevor die integrierte Schaltung endgültig fertiggestellt wird. Dazu wird die zu testende Schaltung durch das externe Anschließen einer Speisespannung aktiviert. Nur wenn sich dann zeigt, daß die nicht korrekt funktionierenden Teilschaltungen, z. B. durch interne Kurzschlüsse oder schlechte Isolation der Trennzonen, das korrekte Funktionieren der fehlerfreien Teilschaltungen nicht unmöglich machen, ist die gesamte integrierte Schaltung noch zum Teil verwendbar.
Eine Schaltung der eingangs erwähnten Art kann z. B.
eine integrierte Schaltung zur Steuerung eines Taktmotors sein, während die erste Schaltung z. B. eine Schaltung zur Einstellung der Zeit sein kann. Ferner enthält diese beispielsweise gewählte integrierte Schaltungsanordnung eine Anzahl von Frequenzteilern.
Es kann erwünscht sein, daß eine integrierte Schaltung eine Schaltung für Testvorgänge, z. B. zur inneren Überbrückung einer Anzahl von Teilern zur Beschleunigung des Testvorgangs, enthält. Eine zusätzliche Eingangsklemme, die für diesen Zweck auf der integrierten Schaltung angebracht ist, ist kostspielig und wird von den Benutzern der integrierten Schaltung als unerwünscht betrachtet. Außerdem soll die Möglichkeil, daß die genannte Testschaltung beim Normalbetrieb durch Störungen oder Defekte eingeschaltet wird, auf ein Mindestmaß beschränkt sein.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung der eingangs genannten Art so auszugestalten, daß es möglich ist, von einer Eingangsklemme her, von der auch die erste Schaltung gesteuert werden soll, eine Testschaltung in der integrierten Schaltung zu steuern, ohne daß dadurch die integrierte Schaltung störanfälliger wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Dadurch, daß die Testschaltung, die zweite Schaltung, nur gesteuert werden kann, wenn die Spannung an der Eingangsklemme die Betriebsspannung überschreitet,
ist diese Schaltung sehr störungsunempFindlich, insbesondere wenn die Betriebsspannung die einzige Spannung ist, die beim Normalbetrieb der integrierten Schaltung in der integrierten Schaltung und in der Umgebung der integrierten Schaltung auftritt Da der Transistor in gemeinsamer SteuereloKtrodenschaltung betrieben wird, ist keine zusätzliche Speisespannung zur Speisung des Transistors erforderlich. Der Transistor wird dann ja von der EingangskJemme her gespeist
Dadurch, daß die Basis- bzw. Kanalzone des Transistors vom gleichen Leitungstyp wie das Substrat ist, wird die Integration sehr einfach. Dann kann ja diese Basis- bzw. Kanalzone durch das Substrat gebildet werden und ist dadurch über das Substrat mit einer Speiseleitung verbunden.
Der genannte Transistor kann auf vorteilhafte Weise in der integrierten Schaltung dadurch integriert werden, daß die Emitter- bzw. Source-Elektrode des genannten Transistors durch ein Gebiet von einem zweiten Leitungstyp im Substrat gebildet wird, und daß die Kollektor- bzw. Drain-Elektrode durch ein das erste Gebiet umgebendes zweites Gebiet vom zweiten Leitungstyp gebildet wird.
Um parasitäre Effekte zu vermeiden, ist es dabei vorteilhaft, daß ein das zweite Gebiet umgebendes drittes Gebiet vom zweiten Leitungstyp in dem Substrat angebracht ist, wobei dieses dritte Gebiet mit einer der genannten Speiseleitungen verbunden ist.
Die integrierte Schaltung kann derart erweitert werden, daß mehrere zusätzliche Schaltungen von der Eingangsklemme her steuerbar sind.
Durch passende Bemessung der genannten Wideistände kann die Ansprechschwelle der dritten Schaltung anders als die der zweiten Schaltung gewählt werden.
Bei der letzteren integrierten Schaltungsanordnung kann es vorteilhaft sein, daß der erste und der zweite Transistor entgegengesetzte Leitungstypen aufweisen und daß die Basis-Elektroden mit je einer anderen der genannten Speiseleitungen verbunden sind.
Durch diese Maßnahme kann entweder der erste oder der zweite Transistor leitend gemacht werden, dadurch, daß an die Eingangsklemme eine Spannung, die gegenüber der negativen Speisespannung negativ oder gegenüber der positiven Speisespannung positiv ist, angelegt wird. Wenn beide Transistoren vom gleichen Leitungstyp wären, könnte einer der beiden Transistoren nur dann leitend sein, wenn auch der andere Transistor leitend wäre.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 das Schaltbild einer ersten integrierten Schaltungsanordnung,
F i g. 2 perspektivisch einen Schnitt durch aen ersten Transistor,
Fig. 3 das Schaltbild einer zweiten integrierten Schaltungsanordnung, und
Fig.4 das Schaltbild einer dritten integrierten Schaltungsanordnung.
Eine Eingangsklemme 1, insbesondere ein Anschluß- ω stift der integrierten Schaltung, führt — wie F i g. 1 zeigt — zu einer logischen Schaltung, die hier als ein CMOS-Inverter mit zwei zueinander komplementären Transistoren 71 und 72 dargestellt ist. Die logische Schaltung ist zwischen zwei Speiseleitungen 5 und 6 angeordnet. Die integrierte Schaltung enthält weiter eine zweite Schaltung, die z. B. dazu dient, bei Testvorgängen eine Teilerstufe zu überbrücken. Diese zweite Schaltung ist hier als ein CMOS-inverter mit zwei zueinander komplementären Transistoren 73 und 74 dargestellt, die ebenfalls zwischen den Speiseleitungen 5 und 6 angeordnet sind. Die Schaltung, die diesen zweiten Inverter schalten können muß, enthält einen Bipolartransistor 75 vom PNP-Typ. dessen Basis mit der positiven Speiseleitung 5, dessen Emitter über einen Widerstand R 1 mit der EingangskJemme 1 und dessen Kollektor mit dem Eingang 4 des zweiten Inverters und über einen Widerstand R 2 mit der negativen Speiseleitung 6 verbunden ist
Wenn der Eingangsklemme 1 Signale, deren Spannung zwischen der Betriebsspannung zwischen den beiden Speiseleitungen 5 und 6 liegt, angeboten werden, kann der zweite Inverter 73. 7"4 darauf nicht ansprechen. Der Transistor 75 kann erst leitend werden, wenn die Spannung zwischen Eingangsklemme und der zweiten Speiseleitung 6 höher als die Betriebsspannung ist Die Eingangsspannung, bei der der zweite Inverter umschaltet, wird hier durch die Spannung an der Speiseleitung 5, die Werte der Widerstände R 1 und R 2 und die Schwellwertspannung des Transistors Γ4 bestimmt.
Der Widerstand R 2 ist erforderlich, um dafür zu sorgen, daß, wenn der Transistor 75 wieder nichtleitend wird, der zweite Inverter wieder schnell ausschaltet, dadurch, daß seine Streueingangskapazität sich über den Widerstand R2 entlädt. Der Widerstand Ri hat eine strombegrenzende Wirkung.
Die Tatsache, daß die Basis des Transistors 75 mit der Speiseleitung 5 verbunden ist. ergibt den Vorteil, daß in der integrierten Schaltungsanordnung keine die Betriebsspannung an der Speiseleitung 5 überschreitende Spannung vorhanden zu sein braucht Die Schaltung mit dem Transistor 75 und Widerständen R 1 und R 2 wird ja zwischen der Spannung an der Eingangsklemme 1 und der Spannung an der Speiseleitung 6 gespeist, was nicht der Fall wäre, wenn der Transistor 75 in gemeinsamer Emitterschaltung betrieben wäre.
Die Schaltung nach Fig. 1 kann auch mit einem NPN-Transistor 75 ausgeführt werden, dessen Basis mit der negativen Speiseleitung 6 und dessen Kollektor über den Widerstand R 2 mit der positiven Speiseleitung 5 verbunden ist.
Weiter sind Ausführungen mit Feldeffekttransistoien möglich.
Fig. 2 zeigt die Ausführung des Transistors 75 in integrierter Bauweise. Die integrierte Schaltung enthält hier ein N-leitendes Substrat 7. In diesem Substrat werden durch Diffusionen, die auch für die Drain und Source der P-Kanal-Feldeffekttransistoren verwendet werden, ein P-Ieitendes Emittergebiet 8 und ein P-leitender Kollektorring 9 angebracht. Die Basis des Transistors 75 wird durch das N-leitende Substrat 7 gebildet, das stets mit der positiven Speiseleitung 5 verbunden ist.
Wenn der Inverter 73, 74 völlig ausgesteuert wird, gerät der Transistor 75 in den Sättigungszustand und wird der Kollektor (der Ring 9) als Emitter wirken und Löcher in das Substrat 7 emittieren. Diese Löcher können von einem benachbarten P-leitenden Gebiet eines N-Kanaltransistors gesammelt werden und über der zu diesem Kanaltransistor gehörigen parasitären NPN-Transistor zu einem unerwünschten Vierschichteneffekt führen (Thyristoreffekt). Dieser Effekt wird dadurch vermieden, daß um den Kollektorring 9 ein P-leitender Ring 10 angebracht und dieser mit einer der beiden Speiseleitungen 5 und 6 verbunden wird. Der
zweite Ring 10 sammelt dann die emittierten Löcher und führt sie zu der Speisung ab. Dieser P-Ieitende Ring 10 kann mit den im CMOS-Vorgang verfügbaren Diffusionsschritten hergestellt werden. Der P-Ieitende Ring 10 bildet zusammen mit dem Substrat 7 und dem Kollektorring 9 einen parasitäten PNP-Transistor 78 der in F i g. 3 mit gestrichelten Linien angedeutet ist.
In Fig.3, die der Fig. 1 entspricht, sind die Widerstände Ri und R 2 durch als Widerstand geschaltete Feldeffekttransistoren 77 und 76 ersetzt.
F i g. 4 zeigt eine Erweiterung der Schaltungsanordnung nach Fig. 1. Die Schaltungsanordnung enthält einen zweiten PNP-Transistor 711, dessen Basis mit der positiven Speiseleitung 5, dessen Kollektor mit dem Eingang eines dritten Inverters 79, 710 und über einen Widerstand R 4 mit der negativen Speiseleitung 6 und dessen Emitter über einen Widerstand R 3 mit der Eingangsklemme 1 verbunden ist.
Die Eingangsspannungen an der Klemme 1, bei denen Inverter 73, 74 bzw. 79, 710 umgeschaltet werden, werden durch die Verhältnisse der Werte der Widerstände Ri, Rl bzw. /?3, /?4 bestimmt. Indem diese Verhältnisse ungleich gewählt werden, können mit verschiedenen Eingangsspannungen, die höher als die Betriebsspannung an den Speiseleitungen sind, verschiedene Schaltungen eingeschaltet werden.
Weiter enthält die Schaltung nach Fig.4 einen vierten Inverter 713, 714, dessen Eingang mit dem
ίο Kollektor eines NPN-Transistors 712 verbunden ist. Die Basis dieses Transistors ist mit der negativen Speiseleitung 6, der Emitter über den Widerstand R 5 mit der Eingangsklemme 1 und der Kollektor über den Widerstand R 6 mit der positiven Speiseleitung 5
!5 verbunden. Dieser Transistor 712 kann dadurch !eilend gemacht werden, daß der Eingangsklemme I eine Spannung angeboten wird, die gegenüber der negativen Speiseleitung 6 negativ ist.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Integrierte Schaltungsanordnung mit einer Eingangsklemme (1), über die Signale einer ersten Schaltung (Ti, T2) zugeführt werden, und mit einer ersten (5) und einer zweiten Speiseleitung (6) zur Speisung dieser Schaltung, an denen eine Betriebsspannung angelegt ist, dadurch gekennzeichnet, daß die integrierte Schaltung weiter einen ersten Transistor (TS) zum Aussteuern einer Testschaltung enthält, dessen Basis- bzw. Gate-Elektrode mit der ersten Speiseleitung (5), dessen Kollektor- bzw. Drain-Elektrode mit dem Eingang einer zwischen den beiden Speiseleitungen gespeisten Testschaltung (T3, Γ4) und dessen Emitter bzw. Source-Elektrode mit der Eingangsklemme (1) verbunden ist, wobei der Leitur.gstyp des Transistors (TS) derart ist, daß dieser Transistor nichtleitend und damit die Testschaltung (TZ, T4) nicht aktiviert ist, wenn die Spannung zwischen der Eingangsklemme (1) und der zweiten Speiseleitung (6) unter der Betriebsspannung an den Speiseleitungen (5,6) liegt, dagegen der Transistor leitend ist, wenn die Spannung an der Eingangsklemme über der Betriebsspannung an den Speiseleitungen (5,6) liegt.
2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schaltung (TX, T2) und die Testschaltung (TX TA) mit Feldeffekttransistoren auf einem Substrat (7) von einem ersten Leitungstyp ausgeführt sind, wobei dieses Substrat mit einer der Speiseleitungen (5, 6) verbunden ist, und daß die Basis- bzw. die Kanalzone des Transistors (TS) gleichfalls diesen ersten Leitungstyp aufweist.
3. Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Emitterbzw. Source-Elektrode des Transistors (TS) durch ein Gebiet (8) vom zweiten Leitungstyp im Substrat gebildet wird, und daß cue Kollektor- b;iw. Drain-Elektrode durch ein das erste Gebiet umgebendes zweites Gebiet (9) vom zweiten Leitungstyp gebildet wird.
4. Integrierte Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein das zweite Gebiet umgebendes drittes Gebiet (10) vom zweiten Leitungstyp im Substrat angebracht ist, wobei dieses dritte Gebiet mit einer der Speiseleitungen (5,6) verbunden ist.
5. Integrierte Schaltungsanordnung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß die Emitter- bzw. Source-Elektrode des Transistors (TS) über einen ersten Widerstand (R 1) mit der Eingangsklemme (1) verbunden ist, und daß die Kollektor- bzw. Drain-Elektrode über einen zweiten Widerstand (R 2) mit derjenigen Speiseleitung (6) verbunden ist, die nicht mit der Basis- bzw. Gate-Elektrode verbunden ist.
6. Integrierte Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die integrierte Schaltung einen zweiten Transistor (TIl) enthält, dessen Basis- bzw. Gate-Elektrode mit einer der Speiseleitungen (5, 6), dessen Kollektor- bzw. Drain-Elektrode über einen dritten Widerstand (R 4) mit dem Eingang einer zwischen den beiden genannten Speiseleitungen (5, 6) gespeisten dritten Schaltung (T9, TiQ) und dessen Emitter- bzw. Source-Elektrode über einen vierten Widerstand (R 3) mit der Eingangsklemme (1) verbunden ist, wobei der Leitungstyp des zweiten Transistors (TU) derart ist, daß dieser Transistor nichtleitend ist, wenn die Spannung zwischen der Eingangsklemme (1) und der zweiten Speiseleitung (6) unter der Betriebsspannung an den Speiseleitungen (5,6) liegt, dagegen dieser Transistor leitend ist, wenn die Spannung zwischen der Eingangsklemme und der zweiten Speiseleitung (6) über der Betriebsspannung an den Speiseleitungen liegt
ίο
7. Integrierte Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Leitungstyp des ersten (TS) und des zweiten Transistors (TlI) einander entgegengesetzt sind, und daß die Basis- bzw. Gate-Elektroden mit je einer anderen der Speiseleitungen (5,6) verbunden sind.
DE2730917A 1977-04-13 1977-07-08 Integrierte Schaltungsanordnung mit einer Testschaltung Expired DE2730917C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7704005A NL7704005A (nl) 1977-04-13 1977-04-13 Geintegreerde schakeling.

Publications (3)

Publication Number Publication Date
DE2730917A1 DE2730917A1 (de) 1978-10-19
DE2730917B2 true DE2730917B2 (de) 1979-12-06
DE2730917C3 DE2730917C3 (de) 1980-08-21

Family

ID=19828341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2730917A Expired DE2730917C3 (de) 1977-04-13 1977-07-08 Integrierte Schaltungsanordnung mit einer Testschaltung

Country Status (4)

Country Link
US (1) US4229670A (de)
JP (1) JPS53128240A (de)
DE (1) DE2730917C3 (de)
NL (1) NL7704005A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2943552A1 (de) * 1979-10-27 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte schaltung
DE19808664A1 (de) * 1998-03-02 1999-10-14 Siemens Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2925331C2 (de) * 1978-06-23 1982-12-09 RCA Corp., 10020 New York, N.Y. Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
JPS5629177A (en) * 1979-08-16 1981-03-23 Nec Corp Semiconductor integrated circuit device
DE2944149C2 (de) * 1979-11-02 1985-02-21 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte Schaltungsanordnung in MOS-Technik
JPS56167344A (en) * 1980-05-27 1981-12-23 Nec Corp Integrated circuit chip
JPS5745471A (en) * 1980-09-02 1982-03-15 Nec Corp Testing circuit for semiconductor integrated circuit
JPS57197927A (en) * 1981-05-30 1982-12-04 Toshiba Corp Semiconductor integrated circuit device
JPS5757032A (en) * 1981-08-04 1982-04-06 Toshiba Corp Semiconductor integrated circuit
DE3318564A1 (de) * 1983-05-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale mos-halbleiterschaltung
JPS6143831A (ja) * 1985-08-09 1986-03-03 Nec Corp 論理信号入力回路
FR2594553B1 (fr) * 1985-10-16 1989-02-03 Bendix Electronics Sa Interface de test pour circuit integre en technologie mos
US4733168A (en) * 1986-03-21 1988-03-22 Harris Corporation Test enabling circuit for enabling overhead test circuitry in programmable devices
US4714876A (en) * 1986-04-14 1987-12-22 Ncr Corporation Circuit for initiating test modes
DE3623470A1 (de) * 1986-07-11 1988-01-21 Gerd Teepe Integrierte schaltung mit mehreren schaltungsmoduln gleicher funktion
US7675790B1 (en) * 2005-09-30 2010-03-09 Integrated Device Technology, Inc. Over driving pin function selection method and circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579050A (en) * 1969-06-11 1971-05-18 Northern Electric Co High-low voltage detector
US3609411A (en) * 1970-07-06 1971-09-28 Hughes Aircraft Co Mosfet level detector
GB1375958A (en) * 1972-06-29 1974-12-04 Ibm Pulse circuit
US3851189A (en) * 1973-06-25 1974-11-26 Hughes Aircraft Co Bisitable digital circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2943552A1 (de) * 1979-10-27 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte schaltung
DE19808664A1 (de) * 1998-03-02 1999-10-14 Siemens Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE19808664C2 (de) * 1998-03-02 2002-03-14 Infineon Technologies Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung

Also Published As

Publication number Publication date
DE2730917C3 (de) 1980-08-21
JPS53128240A (en) 1978-11-09
US4229670A (en) 1980-10-21
NL7704005A (nl) 1977-06-30
JPS6151813B2 (de) 1986-11-11
DE2730917A1 (de) 1978-10-19

Similar Documents

Publication Publication Date Title
DE2730917C3 (de) Integrierte Schaltungsanordnung mit einer Testschaltung
DE3838962C2 (de)
DE2751881A1 (de) Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren
DE19525237A1 (de) Pegelschieberschaltung
DE1464340B2 (de) Schneller kopplungsschaltkreis
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE2252130B1 (de) Schaltungsanordnung mit Spannungshysterese (Schmitt-Trigger)
DE2356301B2 (de) Monolithisch integrierte, logische Schaltung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE2712742C2 (de) Feldeffekt-Transistorschaltkreis
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE1807219B2 (de) J-k-master- slave flip-flop
DE1537236A1 (de) Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop
DE3604173A1 (de) Lateraltransistor
DE2736324A1 (de) Logische verknuepfungsschaltung
DE4020187C2 (de)
DE2855342C2 (de) Speicherschaltung
DE3238544C2 (de)
DE3318957A1 (de) Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang
DE2408254B2 (de) Überlastschutzeinrichtung für eine elektrische Last
DE3246810C2 (de)
DE69004147T2 (de) Schutzeinrichtung gegen den Durchbruch bipolarer Transistoren in einem integrierten Treiber-Schaltkreis für ein Leistungsbauelement mit resonanter Ladung am Kollektor.
DE2148437B2 (de) Schaltungsanordnung zur verbesserung der kurzschlussfestigkeit von schaltkreisen vom typ der langsamen stoersicheren logik
DE2703903C2 (de) Master-Slave-Flipflopschaltung
DE19601548C2 (de) Elektronische Schaltung als Ohmmeter

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee