DE2730917C3 - Integrierte Schaltungsanordnung mit einer Testschaltung - Google Patents
Integrierte Schaltungsanordnung mit einer TestschaltungInfo
- Publication number
- DE2730917C3 DE2730917C3 DE2730917A DE2730917A DE2730917C3 DE 2730917 C3 DE2730917 C3 DE 2730917C3 DE 2730917 A DE2730917 A DE 2730917A DE 2730917 A DE2730917 A DE 2730917A DE 2730917 C3 DE2730917 C3 DE 2730917C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- integrated circuit
- input terminal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung entsprechend dem Oberbegriff
des Anspruchs 1.
Eine derartige integrierte Schaltungsanordnung ist z.B. bekannt aus der US-PS 37 62 037. Zum Testen
diese1" Schaltung sind auf der Oberfläche der integrierten
Schaltung eine Anzahl von besonderen Testkontakten vorgesehen, mit denen das korrekte Funktionieren
der verschiedenen Teilschaltungen getestet werden kann, bevor die integrierte Schaltung endgültig
fertiggestellt wird. Dazu wird die zu testende Schaltung durch das externe Anschließen einer Speisespannung
aktiviert. Nur wenn sich dann zeigt, daß die nicht korrekt funktionicrcndfi Teilschaltungen, /.. 15. durch
interne Kurzschlüsse oder schlechte Isolation der
J5 Trenn/.oncn, das korrekte Funktionieren der fehlerfreien
Teilschaltungen nicht unmöglich machen, isi die gesamte integrierte Schaltung noch zum Teil verwendbar.
Eine Schaltung der eingangs erwähnten Art kann z. B.
eine integrierte Schaltung zur Steuerung eines Taktmotors
sein, wahrend die erste Schaltung /. I). eine Schaltung zur Einstellung der Zeit sein kann. Ferner
enthält diese beispielsweise gewühlte integrierte Schaltungsanordnung
eine Anzahl von Frequenzteilern.
Es kann erwünscht sein, daß eine integrierte
Schaltung eine Schaltung für Tcslvoigange. z. B. zur
inneren Überbrückung einer Anzahl von Ί eilern zur Beschleunigung des Test vorgangs, enthält. Eine zusätzliche
Fingangsklcmme. die für diesen Zweck auf der integrierten Schaltung angebracht ist. ist kostspielig und
wird von den Benutzern der integrierten Schaltung als unerwünscht betrachtet. Außerdem soll die Möglichkeit,
daß die genannte Tesischaliung beim Normalbetricb
durch Störungen oder Defekte eingeschaltet wird, auf ein Mindestmaß beschränkt sein.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung der eingangs genannten Art so
auszugestalten, daß es möglich ist, von einer Kingangsklcmmc
her, von der auch die erste Schaltung gesteuert ho werden soll, eine Testschallung in der integrierten
Schaltung zu steuern, ohne daß dadurch die integrierte Schaltung störanfälliger wird.
Diese Aufgabe wird erl'indungsgemäß durch die im
kennzeichnenden Teil des Anspruchs t angegebenen Meikmale gelöst.
">adurch. daß die Testschaltung, die zweite Schaltung,
nur gesteuert werden kann, wenn die Spannung ,in der
Eingangsklcnime die Betriebsspannung überschreitet.
ist diese Schaltung sehr störungsunempfindlich, insbesondere
wenn die Betriebsspannung die einzige Spannung ist, die beim Normalbeirieb der integrierten
Schaltung in der integrierten Schaltung und in der Umgebung der integrierten Schaltung aufiritt. Da der
Transistor in gemeinsamer Steuerelektrodenschaltung betrieben wird, ist keine zusätzliche Speisespannung zur
Speisung des Transistors erforderlich. Der Transistor wird dann ja von der Eingangsklemme her gespeist.
Dadurch, daß die Basis- bzw. Kanali:one aes
Transistors vom gleichen Leitungstyp wie das Substrat ist, wird die Integration sehr einfach. Dann kann ja diese
Basis- bzw. Kanalzone durch das Substrat gebildet werden und ist dadurch über das Substrat mit einer
Speiseleitung verbunden.
Der genannte Transistor kann auf vorteilhafte Weise in der integrierten Schaltung dadurch integriert werden,
daß die Emitter- bzw. Source-Elektrode des genannten Transistors durch ein Gebiet von einem /weiten
Leitungstyp im Substrat gebildet wird, und daß die Kollektor- bzw. Drain-Elektrode durch ein das erste
Gebiet umgebendes zweites Gebiet vom zweiten Leitungstyp gebildet wird.
Um parasitäre Effekte zu vermeiden, ist es dabei vorteilhaft, daß ein das zweite Gebiet umgebendes
drittes Gebiet vom zweiten Leitungstyp in dem Substrat angebracht ist, wobei dieses dritte Gebiet mit einer der
genannten Spciseleitungen verbunden ist.
Die integrierte Schaltung kann derart erweitert werden, daß mehrere zusätzliche Schaltungen von der jo
F.ingangsklemmc her steuerbar sind.
Durch passende Bemessung der genannten Widerstünde
kann die Anspreehsehwelk· der dritten Schaltung
anders als die der zweiten Schaltung gewühlt werden.
Bei der letzteren integrierten Schaltungsanordnung kann es vorteilhaft sein, daß der erste und der /weite
Transistor entgegengesetzte l.eiliingstypen aufweisen
und daß die Basis-Elektroden mit je einer anderen der genannten Spciseleitungen verbunden sind.
Durch diese Maßnahme kann entweder der erste oder der /weite Transistor leitend gemacht werden, dadurch,
daß an die Eingangsklemme eine Spannung, die gegenüber der negativen Speisespannung negativ oder
gegenüber der positiven Speisespannung positiv ist. angelegt wird. Wenn beide Transistoren vom gleichen
l.eitungstyp wären, könnie einer der beiden Transistoren
nur dann leitend sein, wenn auch der andere Transistor leitend wäre.
r.inige Ausführungsiermen der Krlindung sind in der
Zeichnung dargestellt und werden im folgenden näher beschrieben. Ks zeigt
I'i g. 1 das Schaltbild einer ersten integrierten Schaltungsanordnung,
I- i g. 2 perspektivisch einen Schnitt durch den ersten Transistor,
Fig. 3 das Schaltbild einer /weiten inicgricrtcn
Schaltungsanordnung, und
rig.4 das Schaltbild einer dritten integrierten
Schaltungsanordnung.
Tine Eingangsklemme 1, insbesondere ein Anschluß- t>o
stift der integrierten Schallung, ■ru~{ — wie F i g. 1 /eigi
— >:u einer logischen Scluiiuiiig, die hier als ein
CMOS-Inverter mit zwei zueinander komplementären
Transistoren 7 1 und Tl dargestellt ist. Die logische Schaltung ist /wischen zwei Speiseleitungen 5 und 6 μ
angeordnet. Die integrierte Schaltung enthält weiter eine /weite Schaltung, die /.. B. dazu dient, bei
Testvorgängen eine Teilcistulc zu überbrücken. Diese
zweite Schaltung ist hier als ein CMOS-Inverter mit zwei zueinander komplementären Transistoren T3 und
7" 4 dargestellt, die ebenfalls zwischen den Speiseleitungen 5 und 6 angeordnet sind. Die Schaltung, die diesen
zweiten Inverter schalten können muß, enthält einen Bipolartransistor 7~5 vom PNP-Typ, dessen Basis mit
der positiven Speiseleitung 5, dessen Emitter über einen Widerstand R 1 mit der Eingangsklemme 1 und dessen
Kollektor mit dem Eingang 4 des zweiten Inverters und über einen Widerstand R 2 mit der negativen Speiseleitung
6 verbunden ist.
Wenn der Eingangsklemme 1 Signale, deren Spannung zwischen der Betriebsspannung zwischen den
beiden Speiseleitungen 5 und 6 liegt, angeboten werden, kann der zweite Inverter Γ3. Γ4 darauf nicht
ansprechen. Der Transistor 7"5 kann erst leitend werden, wenn die Spannung zwischen Eingangsklemme
und der zweiten Speiseleitung 6 höher als die Betriebsspannung ist. Die Eingangsspannung, bei der
der zweite Inverter umschaltet, wird hier durch die Spannung an der Speiseleitung 5, die Werte der
Widerstände R I und R 2 und die Schwellwertspannung des Transistors Γ 4 bestimmt.
Der Widerstand R 2 ist erlorderlich, um dafür zu sorgen, daß. wenn der Transistor 7" 5 wieder nichtleitend
wird, der zweite Inverter wieder schnell ausschaltet, dadurch, daß seine Streueingangskapazität sich über
den Widerstand R 2 entlädt. Der Widerstand Ri hat
eine strombegrenzende Wirkung.
Die Tatsache, daß die Basis des Transistors 7"5 mit der Speiseleitung 5 verbunden ist, ergibt den Vorteil,
daß in der integrierten Schaltungsanordnung keine die Betriebsspannung an der Speiseleitung 5 überschreitende
Spannung vorhanden zu sein braucht. Die Schaltung mit dem Transistor Γ5 und Widerständen R I und R 2
wird ja /wischen der Spannung an der Eingangsklemme 1 und der Spannung an der Speiseleitung 6 gespeist, was
nicht der Fall wäre, wenn der Transistor 7~5 in gemeinsamer Emitterschaltung betrieben wäre.
Die Schaltung nach Fig. 1 kann auch mit einem
NPN-Transistor 7~5 ausgeführt werden, dessen Basis mit der negativen Speiseleitung 6 und dessen Kollektor
über den Widerstund R 2 mit der positiven Speiseleitung
5 verbunden ist.
Weiter rind Ausführungen mit Feldeffekttransistoren möglich.
F i g. 2 zeigt die Ausführung des Transistors 7~5 in
integrierter Bauweise. Die integrierte Schaltung enthält hier ein N-Ieitendes Substrat 7. In diesem Substrat
werden durch Diffusionen, die auch für die Drain und Source der P-Kanal-l-eldeffekttrunsisiorcn verwende!
werden, ein P-Icitendes Emiticrgcbiet 8 und ein
P-Ieitcndcr Kollektorring 9 angebracht. Die Basis des Transistors 7~5 wird durch das N-Ieitende Substrat 7
gebildet, das stets mit der positiven Speiseleitung 5 verbunden ist.
Wenn der Inverter Ti, T4 völlig ausgesteuert wird, gerät der Transistor 7"5 in den Sätiigungszustand und
wird der Kollektor (der Ring 9) als Emitter wirken und Löcher in das Substrat 7 emittieren. Diese Löcher
können von einem benachbarten P-Ieitendcn Gebiet eines N-Kanaltransistors gesammelt werden und über
den zu diesem Kanaltransistor gehörigen parasitären NPN-Transistor zu einem unerwünschten Vierschichteneffekt
führen (Thyristoreffekl). Dieser Effekt wird dadurch vermieden, daß um den Kollektorring 9 ein
!'■leitender Ring IO angebracht und dieser mit einer der beiden SpHseleitunjicn 5 und 6 verbunden wird. Der
/weite Ring 10 sammelt dann die emittierten Löcher und führt sie zu der Speisung ab. Dieser P-Ieitende Ring
10 kann mit den im CMOS-Vorgang verfügbaren Diffusionsschritten hergestellt werden. Der P-Ieitende
Ring 10 bilde! usammen mit dem Substrat 7 und dem Kollektorring einen parasitäten PNP-Transistor TS
der in F i g. 3 ir.it gestrichelten Linien angedeutet ist.
In Fig. 3. die der F i g. 1 entspricht, sind die
Widerstände Ri und R 2 durch als Widerstand
geschaltete Feldeffekttransistoren 7"7und Tb Ci.-.U/t.
F i g. 4 zeigt eine Erweiterung der Schaltungsanordnung nach Fig. 1. Die Schaltungsanordnung enthalt
einen zweiten PNP-Transistor 7"1I. dessen Basis mit der
positiven Speiseleitung 5. dessen Kollektor mit dem Eingang eines dritten inverters 7*9, ΓΙΟ und über einen
Widerstand RA mit der negativen Speiseleitung 6 und dessen Emitter über einen Widerstand Ri mit der
Eingangsklemme 1 verbunden ist.
Die Eingangsspannungen an der Klemme 1. bei denen Inverter 7"3, 7~4 bzw. 79. ΓΙΟ umgeschaltet werden
werden durch die Verhaltnisse der Werte dei Widerstände RX. R 2 bzw. R 3. R 4 bestimmt. Indem
diese Verhältnisse ungleich gewählt werden, können mit verschiedenen Fingangsspannungen, die höher als die
Betriebsspannung an den Speiseleitungcn sind, verschiedene
Schallungen eingeschaltet werden.
Weiter enthält die Schaltung nach I"ig.4 einer
vierten Inverter T13. 7*14. dessen Eingang mit dem
Kollektor eines NPN-Transistors T12 verbunden ist
Die Basis dieses Transistors ist mit der negativen Speiseleitung 6. der Emitter über den Widerstand R5
mit der Eingangsklcmmc 1 und der Kollektor über den Widerstand R6 mit der positiven Speiseleitung
verbunden. Dieser Transistor 7" 12 kann dadurch leitend gemacht werden, daß der Eingangsklcmme 1 eine Spannung angeboten wird, die gegenüber der negativen Speiseleitung6 negativ ist.
verbunden. Dieser Transistor 7" 12 kann dadurch leitend gemacht werden, daß der Eingangsklcmme 1 eine Spannung angeboten wird, die gegenüber der negativen Speiseleitung6 negativ ist.
Hierzu 1 Blatt Zeichnungen
Claims (7)
1. Integrierte Schaltungsanordnung mit einer Eingangsklemme (1), über die Signale einer ersten
Schaltung (Ti, T2) zugeführt werden, und mit einer ersten (5) und einer zweiten Speiseleitung (6) zur
Speisung dieser Schaltung, an denen eine Betriebsspannung angelegt ist, dadurch gekennzeichnet,
daß die integrierte Schaltung weiter einen ersten Transistor (T5) zum Aussteuern einer
Testschaltung enthält, dessen Basis- bzw. Gate-Elektrode mit der ersten Speiseleitung (5), dessen
Kollektor- bzw. Drain-Elektrode mit dem Eingang einer zwischen den oeiden Speiseleitungen gespeisten
Testschaltung (T3, TA) und dessen Emitter bzw. Source-Elektrode mit der Eingangsklemme (1)
verbunden ist, wobei der Leitungstyp des Transistors (T5) derart ist, daß dieser Transistor nichtleitend
und damit die Testschaltung (TX TA) nicht aktiviert
ist, wenn die Spannung zwischen der Eingangsklemme (1) und der zweiten Speiseleitung (6) unter der
Betriebsspannung an den Speiseleitungen (5,6) liegt, dagegen der Transistor leitend ist, wenn die
Spannung an der Eingangsklemme über der Betriebsspannung an den Speiseleitungen (5,6) liegt.
2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste
Schaltung (T\, T2) und die Testschallung (T3. TA)
mit Feldeffekttransistoren auf einem Substrat (7) von einem ersten Leitungstyp ausgeführt sind, wobei
dieses Substrat mit einer der Speiseleitungcn (5, 6) verbunden ist, und daß die Basis- bzw. die Kanalzone
des Transistors (T5) gleichfalls diosen ersten
Leitungstyp aufweist.
3. Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Emitterbzw.
Source-Elektrode des Transistors (T5) durch ein Gebiet (8) vom /weiten l.citungsiyp im Substrat
gebildet wild, und daß die Kollektor- bzw. Drain-Elektrode durch ein das erste Gchiet umgebendes
zweites Gebiet (9) vom zweiten Leitungstyp gebildet wird.
4. Integrierte Schaltungsanordnung nach Anspruch 3, dadurch gekennzeiehnc1. daß ein das
zweite Gebiet umgebendes drittes Gebiet (10) vom zweiten Leitungstyp im Substrat angebracht ist,
wobei dieses dritte Gebiet mit einer der Speiseleitungen (5,6) verbunden ist.
5. Integrierte Schaltungsanordnung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß die
Emitter- bzw. Source-Elektrode des Transistors (T5) über einen ersten Widerstand (Ri) mit der
Eingangsklemme (1) verbunden ist, und daß die Kollektor- bzw. Drain-Elektrode über einen zweiten
Widerstand (R 2) mit derjenigen Speiseleitung (6) verbunden ist, die nicht mit der Basis- bzw.
Gate-Elektrode verbunden ist.
6. Integrierte Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die integrierte
Schaltung einen zweiten Transistor (Ti I) enthält,
dessen Basis- bzw. Gate-Elektrode mit einer der Speiseleitungen (5, 6), dessen Kollektor- bzw.
Drain-Elektrode über einen dritten Widerstand (RA) mit dem Eingang einer zwischen den beiden
genannten Speiseleitungen (5, β) gespeisten dritten Schaltung (T9, ΓΙΟ) und dessen Emitter- bzw.
Source-Elektrode über einen vierten Widerstand (R3) mit der Eingangsklemme (1) verbunden ist,
wobei der Leitungstyp des zweiten Transistors (TU) derart ist, daß dieser Transistor nichtleitend
ist, wenn die Spannung zwischen der Eingangsklemme (1) und der zweiten Speiseleitung (6) unter der
Betriebsspannung an den Speiieleitungen (5,6) liegt,
dagegen dieser Transistor leitend ist, wenn die Spannung zwischen der Eingangsklsmme und der
zweiten Speiseleitung (6) über der Betriebsspannung an den Speiseleitungen liegt.
to
7. Integrierte Schaltungsanordnung nach Anspruch
6, dadurch gekennzeichnet, daß der Leitungstyp des ersten (T5) und des zweiten Transistors
(TW) einander entgegengesetzt sind, und daß die Basis- bzw. Gate-Elektroden mit je einer anderen
der Speiseleitungen (5,6) verbunden .,ind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7704005A NL7704005A (nl) | 1977-04-13 | 1977-04-13 | Geintegreerde schakeling. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2730917A1 DE2730917A1 (de) | 1978-10-19 |
DE2730917B2 DE2730917B2 (de) | 1979-12-06 |
DE2730917C3 true DE2730917C3 (de) | 1980-08-21 |
Family
ID=19828341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2730917A Expired DE2730917C3 (de) | 1977-04-13 | 1977-07-08 | Integrierte Schaltungsanordnung mit einer Testschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4229670A (de) |
JP (1) | JPS53128240A (de) |
DE (1) | DE2730917C3 (de) |
NL (1) | NL7704005A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2925331C2 (de) * | 1978-06-23 | 1982-12-09 | RCA Corp., 10020 New York, N.Y. | Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen |
JPS5629177A (en) * | 1979-08-16 | 1981-03-23 | Nec Corp | Semiconductor integrated circuit device |
DE2943552A1 (de) * | 1979-10-27 | 1981-05-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte schaltung |
DE2944149C2 (de) * | 1979-11-02 | 1985-02-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Schaltungsanordnung in MOS-Technik |
JPS56167344A (en) * | 1980-05-27 | 1981-12-23 | Nec Corp | Integrated circuit chip |
JPS5745471A (en) * | 1980-09-02 | 1982-03-15 | Nec Corp | Testing circuit for semiconductor integrated circuit |
JPS57197927A (en) * | 1981-05-30 | 1982-12-04 | Toshiba Corp | Semiconductor integrated circuit device |
JPS5757032A (en) * | 1981-08-04 | 1982-04-06 | Toshiba Corp | Semiconductor integrated circuit |
DE3318564A1 (de) * | 1983-05-20 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Integrierte digitale mos-halbleiterschaltung |
JPS6143831A (ja) * | 1985-08-09 | 1986-03-03 | Nec Corp | 論理信号入力回路 |
FR2594553B1 (fr) * | 1985-10-16 | 1989-02-03 | Bendix Electronics Sa | Interface de test pour circuit integre en technologie mos |
US4733168A (en) * | 1986-03-21 | 1988-03-22 | Harris Corporation | Test enabling circuit for enabling overhead test circuitry in programmable devices |
US4714876A (en) * | 1986-04-14 | 1987-12-22 | Ncr Corporation | Circuit for initiating test modes |
DE3623470A1 (de) * | 1986-07-11 | 1988-01-21 | Gerd Teepe | Integrierte schaltung mit mehreren schaltungsmoduln gleicher funktion |
DE19808664C2 (de) | 1998-03-02 | 2002-03-14 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zu ihrer Prüfung |
US7675790B1 (en) * | 2005-09-30 | 2010-03-09 | Integrated Device Technology, Inc. | Over driving pin function selection method and circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3579050A (en) * | 1969-06-11 | 1971-05-18 | Northern Electric Co | High-low voltage detector |
US3609411A (en) * | 1970-07-06 | 1971-09-28 | Hughes Aircraft Co | Mosfet level detector |
GB1375958A (en) * | 1972-06-29 | 1974-12-04 | Ibm | Pulse circuit |
US3851189A (en) * | 1973-06-25 | 1974-11-26 | Hughes Aircraft Co | Bisitable digital circuitry |
-
1977
- 1977-04-13 NL NL7704005A patent/NL7704005A/xx not_active Application Discontinuation
- 1977-07-08 DE DE2730917A patent/DE2730917C3/de not_active Expired
-
1978
- 1978-02-17 US US05/878,665 patent/US4229670A/en not_active Expired - Lifetime
- 1978-04-11 JP JP4182678A patent/JPS53128240A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2730917A1 (de) | 1978-10-19 |
US4229670A (en) | 1980-10-21 |
JPS53128240A (en) | 1978-11-09 |
NL7704005A (nl) | 1977-06-30 |
DE2730917B2 (de) | 1979-12-06 |
JPS6151813B2 (de) | 1986-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2730917C3 (de) | Integrierte Schaltungsanordnung mit einer Testschaltung | |
DE3407975C2 (de) | Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE3838962C2 (de) | ||
DE2252130B1 (de) | Schaltungsanordnung mit Spannungshysterese (Schmitt-Trigger) | |
DE69012602T2 (de) | Gegenüber einer Metastabilität immune Flip-Flop-Anordnung. | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE1807219B2 (de) | J-k-master- slave flip-flop | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2723973C3 (de) | Schaltungsanordnung zur Erhöhung der Schaltgeschwindigkeit einer integrierten Schaltung | |
DE1537324B2 (de) | Stromuebernahmeschalter | |
DE3318957A1 (de) | Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang | |
DE2148437C3 (de) | Schaltungsanordnung zur Verbesserung der Kurzschlußfestigkeit von Schaltkreisen vom Typ der Langsamen störsicheren Logik | |
DE2055487B2 (de) | Statisches mehrstufiges Schieberegister | |
DE2750432C2 (de) | I↑2↑L-Logik-Schaltungsanordnung | |
DE2703903C2 (de) | Master-Slave-Flipflopschaltung | |
DE3246810C2 (de) | ||
DE3315683C1 (de) | Schaltungsanordnung zum Abfragen einer Matrix aus Tastenkontakten | |
DE2928452C2 (de) | ||
DE2356854C3 (de) | Elektronischer Schalter | |
DE2539938A1 (de) | Schaltungsanordnung zur steuerung der einschaltung und zur ueberwachung eines laststromkreises | |
DE1274642B (de) | Bistabile Kippschaltung mit komplementaeren Transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |