DE3218919C2

DE3218919C2 -

Info

Publication number: DE3218919C2
Application number: DE19823218919
Authority: DE
Inventors: Kurt Dipl.-Ing. Eberhardt; Dietrich Dipl.-Ing. 7900 Ulm De Hoeppner
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1982-05-19
Filing date: 1982-05-19
Publication date: 1989-09-07
Also published as: DE3218919A1

Description

Die Erfindung betrifft eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 genannten Art.

Üblicherweise werden zwei Logikschaltungen über zwei getrennte Steuereingänge angeschlossen. Bei hochintegrierten Halbleiterschaltungen mit einer Vielzahl von Logikschaltungen sind dadurch eine große Anzahl von Anschlüssen am Halbleiter-Baustein erforderlich.

Aus der DE 30 21 565 A1 ist eine Schaltungsanordnung für ein Flip-Flop bekannt, bei der mehrere IIL-Gatter über einen gemeinsamen Steueranschluß angesteuert sind.

Eine vergleichbare Flip-Flop-Schaltung und weitere Anordnungen in IIl-Technik mit Ansteuerung mehrerer Gatter über einen gemeinsamen Steueranschluß sind beispielsweise in "radio fernsehen elektronik" 26 (1977), Heft 8, S. 245-247, beschrieben.

Der Erfindung liegt die Aufgabe zugrunde, die Anzahl der erforderlichen Steuerleitungen zu reduzieren, wobei eine möglichst niedrige Betriebsspannung für den Betrieb des Halbleiter-Bausteins zulässig sein soll.

Die Aufgabe wird durch die im Anspruch 1 genannte Erfindung gelöst. Über eine einzige Ansteuerleitung sind nun drei Betriebszustände einstellbar:
Wird der Steuereingang mit der Betriebsspannung verbunden, so ist eine erste Logikschaltung und wird der Steuereingang mit Bezugspotential verbunden so ist eine zweite Logikschaltung betriebsbereit. Ist der Steuereingang offen oder unbeschaltet, so sind beide Logikschaltungen ausgeschaltet.

In vorteilhafter Weise ist die Schaltungsanordnung ab einer Betriebsspannung von 0,7 V funktionsfähig.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung anhand einer Zeichnung näher erläutert. Sie zeigt das Schaltbild einer erfindungsgemäßen Schaltungsanordnung. Die Betriebsspannung U _B wird an die Klemmen K 1 und K 0 angelegt. Die Betriebsspannung führende Leitung ist mit a, die auf Bezugspotential liegende Leitung mit b und der Steuereingang mit E bezeichnet. Zwischen den Leitungen a und b ist im Ausführungsbeispiel ein ohmscher Spannungsteiler, bestehend aus den Widerständen R 2 und R 2 geschaltet. Der Steuereingang E ist einerseits mit dem Abgriff des Spannungsteilers und andererseits mit dem Kollektor C 11 eines Doppelkollektor-PNP-Transistors 1 und über einen Widerstand R 3 mit dem ersten Kollektor C 21 eines Doppelkollektor- NPN-Transistors 2 verbunden.

Ein PNP-Transistor mit zwei Kollektoren ist beispielsweise aus IEEE Journal of Solid-State, Vol. SC-13, No. 6, Dezember 1978, Seiten 838-846, insbesondere Seite 840, bekannt. In Planartechnik umgibt der erste Kollektor den Emitter ringförmig, so daß der Transistor mit diesem Kollektor, der hier mit dem Steuereingang E verbunden ist, wie üblich arbeitet. Der zweite Kollektor umgibt wiederum den normalen Kollektor ebenfalls ringförmig. Er ist dadurch vom Emitter des Transistors durch den ersten Kollektorring abgeschirmt und führt erst dann Strom, wenn Die Kollektorspannung des ersten Kollektors unter die Sättigungsspannung sinkt, was bei einer Spannung des ersten Kollektors gegen Emitter von etwa 0,15 V eintritt.

Der Emitter des Doppelkollektor-PNP-Transistors 1 ist mit der Leitung a und die Basis mit dem Eingang eines an die Leitung a angeschlossenen Stromspiegels 3, 4 verbunden. Der Eingang dieses Stromspiegels wird durch den als Diode geschalteten Transistor 4 gebildet, über den ein Konstantstrom I₀ abgezogen wird. Die Basis des Transistors 4 ist mit den Basisanschlüssen der Transistoren 3 und 1 verbunden, wobei Transistor 3 als Stromspiegeltransistor wirkt, aus dessen Kollektor ein dem Konstantstrom I₀ proportionaler Strom gezogen werden kann.

Der Doppelkollektor-Transistor 2 ist ebenfalls in Planartechnik einfach zu realisieren. In der Zeichnung ist im strichlierten Teil sein Ersatzschaltbild dargestellt. Der NPN-Transistor 21 wird als Vertikal-Transistor ausgeführt, dessen Emitter an der Oberfläche in eine p⁺-Basiswanne eingebracht ist und dessen Kollektor durch Verbinden des Kollektoranschlusses mit einer n⁺-dotierten vergrabenen Schicht realisiert ist. Die wannenförmige Basiszone ist, von einer schmalen n^--dotierten Zone getrennt, zusätzlich von einem p⁺-dotierten, den zweiten Kollektor C 22 bildenden Ring umgeben. Basis und zweiter Kollektor bilden somit einen vertikalen PNP-Transistor, der in der Fig. 1 mit 22 bezeichnet ist, wobei die Wirkungsweise dieser beiden Transistoren 21 und 22 durch das im stirchlierten Teil dargestellte Ersatzschaltbild leichter zu versehen ist. Danach wirkt die aus den Transistoren 21 und 22 gebildete Schaltungsanordnung so, als ob der Kollektor des Transistors 21 mit der Basis des Transistors 22 und der Emitter des Transistors 22 mit der Basis des Transistors 21 verbunden wäre. Aufbau und Wirkungsweise dieses Doppelkollektor-NPN-Transistors ist z. B. in Electronics, März 29, 1979, Seiten 115 bis 119, insbesondere den Seiten 116 bis 118 in Verbindung mit Fig. 4 und 5 beschrieben.

Die Basis des Transistors 21 ist einerseits mit der Basis und dem Kollektor eines als Diode geschalteten Transistors 5 und andererseits mit dem Ausgang des an der Leitung a angeschlossenen Stromspiegels 3, 4, also am Kollektor des Stromspiegeltransistors 3, verbunden. Der Emitter des als Diode geschalteten Transistors 5 und der Emitter des Doppelkollektor-NPN-Transistors 21 sind über einen Widerstand R 4 mit der auf Bezugspotential liegenden Leitung b verbunden. Ferner ist der zweite Kollektor C 22 des Doppelkollektor-NPN-Transistors 21 der zweite Steuersignalausgang und ist mit einem zweiten I²L-Gatter verbunden.

Unbeschaltet stellt sich am Steuereingang E die Spannung entsprechend dem Spannungsverteilerverhältnis ein und ist folglich:

Ist der Steuereingang E nicht angeschlossen, so fließt der Stromspiegelstrom I₀ des Transistors 4 auf die Transistoren 3 und 1 und da in diesem Zustand die Kollektor-Emitter- Spannung des Transistors 2 größer als 0,4 V ist, fließt der gesamte Emitterstrom des Transistors 1 über den ersten Kollektor C 11 des Transistors 1. Der zweite Kollektor C 12 und damit der erste Steuerausgang bleibt stromlos.

Der Stromspiegelstrom I₀ des Transistors 3 durchfließt den als Diode geschalteten Transistor 5 und steuert den NPN-Transistor 2 derart, daß der Strom des Ersatztransistors 21 bei ausreichender Spannung zwischen seinem Kollektor und Emitter ebenfalls I _{C 21} = I₀ ist. Die positive Spannung zwischen Kollektor und Basis des Transistors 21 sperrt die Basisstrecke des Ersatz-PNP- Transistors 22, so daß auch der zweite Kollektor des Transistors 2, also damit der zweite Steuerausgang stromlos bleibt. Die Widerstände R 3 und R 4 können in diesem Fall unberücksichtigt bleiben, da ihre Widerstandswerte so gewählt sind, daß sie bei offenem Steuereingang E keine die oben erläuterte Funktion beeinflussende Wirkung zeigen.

Wird der Steuereingang E mit der Anschlußklemme K 1 verbunden, so wird dadurch der erste Kollektor des Transistors 1, also C 11, mit seinem Emitter verbunden. Dadurch fließt nun der über die Basisspannung injizierte Emitterstrom des Transistors 1 zum zweiten Kollektor C 12 und damit in den ersten Steuerausgang und in das erste I²L-Gatter 6. Das Kollektorpotential des zweiten Kollektors C 12 liegt bei einer Betriebsspannung U _B = 0,7 V und so hoch, daß es ausreicht, den Steuerstrom I 1 des ersten Steuerausgangs in das I²L-Gatter 6 einzuspeisen.

An dem NPN-Transistor 2 ändert sich, was die Polarität der Spannungen betrifft, nichts, so daß weiterhin der zweite Kollektor C 22 des Transistors 2 stromlos bleibt.

Wird schließlich der Steuereingang E mit der Anschlußklemme KO verbunden, so fließt der Emitterstrom des Transistors 1 wieder durch den ersten Kollektor C 11 und der zweite Kollektor C 12 ist wieder stromlos. Jedoch hat nun die Spannung U _{R 2} = 0 die Kollektorspannung des Ersatztransistors 21 soweit erniedrigt, daß der Ersatztransistor 22 aufgesteuert wird. Damit nun der Kollektorstrom des zweiten Kollektors C 22 in das I²L-Gatter 7 fließen kann, muß das Potential des Kollektors C 22 etwas höher liegen als es für das I²L-Gatter 7 erforderlich ist. Dies wird erreicht einerseits durch den Widerstand R 4, an dem ein von den Emitterströmen der Transistoren 21 und 5 verursachte Spannungsdifferenz von etwa 0,1 V steht.

Andersrseits muß aber auch die Basis des Transistors 22 in ihrem Potential angehoben werden, um den Steuerstrom I 2 fließen lassen zu können. Da dieser Ersatztransistor 22 einen Stromverstärkungsfaktor ≈1 hat, ist sein Basisstrom etwa genauso groß wie sein Kollektorstrom. Der Widerstandswert des Widerstandes R 3 ist deshalb so gewählt, daß der über ihn zum Anschluß E fließende Basisstrom des Transistors 22 das zum Fließen des Steuerstromes I 2 erforderliche Basispotential erzeugt.

Im Ausführungsbeispiel wurden folgende Widerstandswerte gewählt:

R 1 = 25 kΩ; R 2 = 5 kΩ; R 3 = 1,3 kΩ; R 43 = 20 kΩ.

Als Injektorstrom wurde I₀ = 10 µA gewählt.

Bei einer minimalen Betriebsspannung U _B = 0,7 V ist dann bei offenem Steueranschluß E die Spannung am Widerstand R 2: U _{R 2} = 0,12 V. Die Schwelle, von der ab der Steuerstrom I 2 zu fließen beginnt, wurde im Ausführungsbeispiel mit U _{R 2} = 0,05 V ermittelt.

Claims

1. Schaltungsanordnung zur Ansteuerung zweier I²L-Gatter über einen einzigen Steueranschluß, gekennzeichnet durch folgende Merkmale:

a) der Steueranschluß (E) ist einerseits an dem Abgriff eines zwischen einer die Betriebsspannung führenden Leitung (a) und einer auf Bezugspotential liegenden Leitung (b) geschalteten Spannungsteilers (R 1, R 2) angeschlossen und andererseits mit dem Kollektor (C 11) eines Doppelkollektor-PNP-Transistors (1) und über einen ersten Widerstand (R 3) mit dem ersten Kollektor (C 21) eines Doppelkollektor-NPN-Transistors (2) verbunden,
b) der Emitter des Doppelkollektor-PNP-Transistors (1) ist mit der Betriebsspannung führenden Leitung (a) verbunden,
c) die Basis des Doppelkollektor-PNP-Transistors (1) ist mit dem Eingang eines an die Betriebsspannung führende Leitung (a) angeschlossenen Stromspiegels (3, 4) verbunden,
d) der zweite Kollektor (C 12) des Doppelkollektor- PNP-Transistors (1) ist ein erster Steuerausgang der Schaltungsanordnung und ist an das erste I²L-Gatter (6) angeschlossen,
e) der Emitter des Doppelkollektor-NPN-Transistors (2) ist über einen zweiten Widerstand (R 4) mit der auf Bezugspotential liegenden Leitung (b) verbunden,
f) die Basis des Doppelkollektor-NPN-Transistors (2) ist einerseits mit der Basis und mit dem Kollektor eines als Diode geschalteten Transistors (5) und andererseits mit dem Ausgang des an der Betriebsspannung führenden Leitung (a) angeschlossenen Stromspiegels (3, 4) verbunden,
g) der Emitter des als Diode geschalteten Transistors (5) ist mit dem Emitter des Doppelkollektor-NPN- Transistors (2) verbunden und
h) der zweite Kollektor (C 22) des Doppelkollektor-NPN- Transistors (2) ist der zweite Steuerausgang der Schaltungsanordnung und ist an das zweite I²L-Gatter (7) angeschlossen.