<Desc/Clms Page number 1>
Schaltungsanordnung für eine elektronische Sperrkette
In der Fernsprechtechnik sind für die verschiedensten Schaltaufgaben, wie z. B. Markierung eines Koppelpunktes usw., Sperrketten oder auch Abzählketten erforderlich. Diese Sperrketten oder Abzählketten haben grundsätzlich die Aufgabe, eine Vielzahl von Anreiz- oder Eingangsleitungen zu kontrollieren und jeweils immer nur einen von mehreren vorliegenden Befehlen an die zugehörige Ausgangsleitung weiterzugeben. Verschwindet der eingangsseitige Anreiz, so soll damit auch das Signal am entsprechenden Ausgang gelöscht werden.
Diese Bedingungen kann man in bekannter Weise mit elektronischen Zählketten erfüllen, die als dynamisch eingesetzte Schaltglieder mit einer bestimmten, eingestellten Frequenz einen Schaltzyklus durchlaufen. Dabei tastet die Zählkette alle Eingangsleitungen ab, und bei Vorliegen eines Anreizes auf irgendeiner Eingangsleitung wird die Zählkette stillgesetzt. Mittels einer besonderen logischen Schaltung wird das Abzählergebnis der Kette ausgewertet und ein Signal an die entsprechende Ausgangsleitung gelegt. Alle andern Ausgänge bleiben dabei signalfrei. Ist der gewünschte Schaltvorgang beendet, so kann z.
B. in diesem Falle die elektronische Zählkette durch einen eigenen Löschvorgang wieder in die
EMI1.1
<Desc/Clms Page number 2>
übrigen Eingangs-Ausgangsstrecken führt, und dass jeder Transistorschaltkreis im Ruhezustand gesperrt ist, durch Potentialänderung an der zugeordneten Eingangsleitung der Sperrkette aber in den leitenden Zustand versetzbar ist, wobei durch die Potentialänderung am Abgriffspunkt an die UND-Gatter bzw.
NAND-Gatter aller übrigen Eingangs-Ausgangsstrecken der Sperrkette ein deren Transistorschaltkreis sperrendes Potential angelegt wird.
Die Abgriffspunkte für die UND-Gatter-Steuerpotentiale können entweder in den Ausgangsleitungen der Sperrkette liegen, wobei dann an den Eingangs- bzw. Ausgangsleitungen der Sperrkette gegensinnige Potentiale liegen, ober aber jeweils zwischen dem NAND-Gatter und dem Transistorschaltkreis der betreffenden Eingangs-Ausgangsstrecke, wobei dann an den Eingangsbzw. Ausgangsleitungen der Sperrkette gleichsinnige Potentiale liegen. Im ersten Fall übernimmt der Transistorschaltkreis die Erzeugung der für die gegenseitige Verriegelung der einzelnen Eingangs-Ausgangsstrecken notwendigen eindeutigen Signale, während diesem im zweiten Fall Anpassungsaufgaben zugeteilt werden.
Der mit der Erfindung erzielte technische Fortschritt besteht gegenüber einer elektromechanischen Relais-Sperrkette darin, dass durch den elektronischen Einstellvorgang bei der erfmdungsgemässen Sperrkette jegliche Verzögerung durch mechanische Trägheit vermieden wird, und gegenüber dynamisch angesteuerten elektronischen Zählketten darin, dass jeweils nur ein einziger Einstellvorgang und nicht ein mehrere Schaltvorgänge umfassender Zyklus erforderlich ist, so dass gegenüber beiden bekannten Kettenarten eine wesentlich beschleunigte Arbeitsweise erhalten wird.
Weiters wird bei der vorliegenden Schaltungsanordnung die Begrenzung der Stufenzahl--n--der aus der deutschen Auslegeschrift 1212996 der Patentinhaberin bekannten, in ähnlicher RTL-Technik ausgeführten Ringzählketten, bedingt durch Widerstands-sowie Transistortoleranzen, weitgehend durch die Art der Ansteuerung der n Eingangsleitungen (--El..... En--) ausgeschaltet.
An Hand der Zeichnungen werden nun verschiedene Ausführungsbeispiele der Erfindung genauer erläutert. Fig. 1 zeigt an einer logischen Schaltung das Prinzip der Erfindung. Fig. 2 stellt ein praktisches Ausführungsbeispiel der logischen Schaltung nach Fig. 1 mit einem Dioden-Gatter dar. Fig. 3 erläutert an Hand einer logischen Schaltung eine weitere Ausgestaltung der Erfindung, welche die Verwendung eines billigeren und im vorliegenden Zusammenhang schaltungstechnisch günstigeren Widerstands-Gatters ermöglicht ; ferner ist in Fig. 3 angedeutet, wie den Eingängen der Sperrkette im Rahmen der Erfindung eine Rangordnung erteilt werden kann. Fig. 4 stellt schliesslich eine praktische Ausführungsform der Prinzipschaltung nach Fig. 3 dar.
Fig. 5 zeigt die logische Schaltung einer andern wirtschaftlichen Ausführungsform der Erfindung und Fig. 6 stellt wieder die praktische Ausführung dieser Schaltung dar.
In allen logischen Schaltungen sind Transistorstufen mit PNP-Aufbau durch Dreiecke mit Punkt und Transistorstufen mit NPN-Aufbau durch Halbkreise mit Punkt symbolisiert. Ferner sind in diesen logischen Schaltungen normale, mit Dioden bestückte UND-Gatter bzw. ODER-Gatter mit n-Eingängen und einem Ausgang wannenförmig (Fig. l) bzw. halbkreisförmig (Fig. 3) ohne Punkt dargestellt.
Widerstandsgatter mit nachfolgender PNP-Transistorstufe, sogenannte NAND-Gatter sind durch Punkte an den Ausgängen und neben den Eingängen markiert (Fig. 3 und 5). Überdies sind im Ruhezustand leitende Transistoren durch Schraffur kenntlich gemacht.
Die logische Schaltung nach Fig. 1 stellt eine n-stufige elektronische Sperrkette dar, die n Eingangsleitungen-El.... En-und ebenso viele Ausgangsleitungen--AI... An-aufweist. Jede Eingangsleitung, z. B. --E1--, bildet mit der zugeordneten Ausgangsleitung, z. B. --A1--, eine
EMI2.1
Analoges gilt für die übrigen Ausgangsleitungen-A2, Ai... An-. Die Eingangsleitungen-El...
En--, die ebenfalls über einen Eingang der zugeordneten UND-Gatter-Gl... Gn-geführt sind, haben im Ruhezustand gleiches, z. B. Minuspotential. Das Ruhepotential der Ausgangsleitungen-AI ... An-ist gegensinnig dem Ruhepotential der Eingangsleitungen-El... En--, im vorliegenden Fall also Pluspotential. Die Transistorschaltkreise-Sl... Sn-sind im Ruhezustand gesperrt.
Wird z. B. an der Eingangsleitung--El--positives Potential angelegt (oder das negative Potential abgeschaltete), so wird der zugeordnete Transistorschaltkreis--S l-geöffnet und zwingt dem zugeordneten Ausgang--AI--unter Überwindung des positiven Ruhepotentials ein negatives Potential auf. Dadurch wird an je einen Eingang jedes der UND-Gatter--G2... Gn--aller übrigen Eingangs-Ausgangsstrecken ein Sperrpotential angelegt, das zur Folge hat, dass bei Anlegen eines positiven Potentials an eine der Eingangsleitungen--E2... En-- (bzw. bei Abschaltung des negativen Ruhepotentials an diesen Leitungen) der zugeordnete Transistorschaltkreis--S2... Sn--nicht in den
<Desc/Clms Page number 3>
leitenden Zustand versetzt werden kann.
Werden daher an zwei oder mehr Eingangsleitungen-El... En-gleichzeitig positive Potentiale wirksam oder werden an zwei oder mehr dieser Eingangsleitungen die negativen Ruhepotentiale gleichzeitig abgeschaltet, so ergibt sich auf Grund der unvermeidlichen Streuungen in den Schaltzeiten der einzelnen Transistoren in den Schaltkreisen--S l... Sn--, dass einer dieser Transistoren zuerst in den leitenden Zustand versetzt wird und damit alle übrigen Eingangs-Ausgangsstrecken sperrt, so dass jeweils nur jene Eingangs-Ausgangsstrecke belegt werden kann, die den zuerst ansprechenden Schalttransistor enthält.
Bei der praktischen Ausführungsform nach Fig. 2 sind die UND-Gatter-Gl... Gn-als Dioden-Gatter ausgebildet. Die Transistorschaltkreise sind untereinander gleich aufgebaut, so dass nur
EMI3.1
liegenden Minusspannung ist der Schalttransistor gesperrt. Wird dieses Minuspotential aufgehoben oder durch Pluspotential ersetzt, so wird der Schalttransistor-T-leitend und das vorher über den Widerstand-Rl-an der Ausgangsleitung-AI-Hegende Plus-bzw. Ruhepotential wird durch den Spannungsabfall an diesem Widerstand in ein negatives Potential übergeführt. Dieses negative Potential wirkt auf die UND-Gatter--G2... Gn-aller übrigen Eingangs-Ausgangsstrecken und übernimmt die Sperrfunktion, die im Ruhezustand der Schaltung von den Minuspotentialen an den Eingangsleitungen ausgeübt wird.
Sobald also einmal ein Schalttransistor irgendeiner Eingangs-Ausgangsstrecke leitend geworden ist, sind alle übrigen Eingangs-Ausgangsstrecken auf Belegungsdauer gesperrt.
Im Fall einer eingangsseitigen Doppel- oder Mehrfachbelegung wird also zunächst jedenfalls nur eine Eingangs-Ausgangsstrecke durchgeschaltet. Bei Freiwerden dieser Strecke verschwindet das belegende Pluspotential am Eingang der betreffenden Strecke, und damit verschwinden auch die Sperrpotentiale an den übrigen Strecken. Ist eine dieser übrigen Strecken vorbereitend noch oder schon belegt, so wird sie sofort durchgeschaltet und sperrt damit wieder alle übrigen Strecken.
Die logische Schaltung nach Fig. 3 entspricht unterhalb der strichpunktierten Linie X-X der logischen Schaltung nach Fig. l, nur dass hier andersartige Gatter-Gl'... Gn'--, nämlich NAND-Gatter, mit nachgeschalteten Umkehrstufen --I1 ... In-- vorgesehen sind, die später an Hand von Fig. 4 erläutert werden. überdies ist in Fig. 3 gezeigt, dass den Eingängen-El... En-der Sperrkette eine Rangordnung erteilt werden kann, indem zwischen äusseren Eingangsleitungen--EI'...
En'-und den Eingangsleitungen-El... En-der Sperrkette UND-Gatter-Ul... Un-eingefügt werden, von denen ein Eingang durch Zeitglieder gesteuert wird, die ihrerseits von den äusseren Eingangsleitungen--EI'... En'--über ein ODER-Gatter-0-ausgelöst werden.
Bei der in Fig. 4 dargestellten praktischen Ausführungsform des unteren Teiles der Prinzipschaltung nach Fig. 3 wird, wie für die Eingangs-Ausgangsstrecke-EI-AI-angedeutet worden ist, ein aus Widerständen --w1, w2... wn-- gebildetes Widerstandsgatter in Verbindung mit einem Gattertransistor-Tg--, also ein sogenanntes NAND-Gatter, angewendet, das zusammen mit einem Umkehrtransistor-Ti-gleiche Funktion hat wie das UND-Gatter-G --in Fig. 1. Diesem UND-Gatter ist wieder wie in Fig. 1 der Schalttransistor-T-nachgeschaltet.
Bei dieser Schaltungsanordnung sind je UND-Gatter nur n Widerstände-wl... wn-in Verbindung mit zwei Transistoren-Tg und Ti-erforderlich. Bei grosser Anzahl der Eingangsleitungen--El... En--ist diese Ausführungsform wirtschaftlicher als die Ausführungsform nach Fig. 2, bei der statt n Widerständen n Dioden, allerdings ohne Transistoren erforderlich sind. überdies besteht bei der Schaltungsanordnung nach Fig. 2 die Forderung, dass die Sättigungsspannung des Transistors-T--vermehrt um die Diodendurchlassspannung kleiner sein muss als die grösste Sperrspannung des Transistors. Auch diese Beschränkung wird bei der Schaltungsanordnung nach Fig. 4 vermieden.
Das Ausführungsbeispiel nach Fig. 5 entspricht weitgehend dem in Fig. 3 unter der Linie X-X liegenden Schaltungsteil, nur dass die Abgriffspunkte für die Gattersteuerpotentiale nicht wie in Fig. 3 in
EMI3.2
An-,Transistorschaltkreise-Sl... Sn-selbst ausgeübt wird. Bei diesem Ausführungsbeispiel liegen an den Eingangs-bzw. Ausgangsleitungen--El... En bzw. AI... An-stets gleichsinnige Potentiale.
Die analoge schaltungstechnische Ausführung der Prinzipschaltung nach Fig. 5 ist in Fig. 6 dargestellt.
<Desc/Clms Page number 4>
Selbstverständlich können bei allen dargestellten Schaltungsbeispielen (Fig. 2, 4 und 6) die NPN-Transistoren durch PNP-Transistoren ersetzt und im Zusammenhang damit die Dioden und die Ruhepotentiale umgepolt werden.
PATENTANSPRÜCHE :
1. Schaltungsanordnung für eine elektronische Sperrkette mit n Eingangs- und n Ausgangsleitungen, bestehend aus n Halbleiterschaltzweigen und von jedem Halbleiterschaltzweig zu allen übrigen
EMI4.1
jeder Eingangsleitung (E1 bis En) und der zugehörigen Ausgangsleitung (AI bis An) der Sperrkette ein UND-Gatter (G1 bis Gn) bzw. NAND-Gatter (G l'bis Gn') mit je n Eingängen und ein von dessen Ausgang gesteuerter Transistorschaltkreis (S l bis Sn) liegen, wobei in jeder Eingangs-Ausgangsstrecke (E1-A1 bis En-An) von einem hinter dem UND-Gatter (Gl bis Gn) bzw. NAND-Gatter (Gl'bis Gn') liegenden Abgriffspunkt (Pl bis Pn) ein Koppelweg zu n-1 Eingängen des UND-Gatters (Gl bis Gn) bzw.
NAND-Gatters (G1'bis Gn') aller übrigen Eingangs-Ausgangsstrecken führt, und dass jeder Transistorschaltkreis (S l bis Sn) im Ruhezustand gesperrt ist, durch Potentialänderung an der zugeordneten Eingangsleitung der Sperrkette aber in den leitenden Zustand versetzbar ist, wobei durch die Potentialänderung am Abgriffspunkt (P1 bis Pn) an die UND-Gatter bzw. NAND-Gatter aller übrigen Eingangs-Ausgangsstrecken der Sperrkette ein deren Transistorschaltkreis (Sl bis Sn) sperrendes Potential angelegt wird.
EMI4.2