DE2059934B2

DE2059934B2 - Kippschaltung

Info

Publication number: DE2059934B2
Application number: DE19702059934
Authority: DE
Inventors: Los Angeles; Ma Stephen P.F. Santa Monica; Calif. Sklar. Richard E. (V .St. A.)
Original assignee: Hughes Aircraft Co
Current assignee: Raytheon Co
Priority date: 1969-12-15
Filing date: 1970-12-05
Publication date: 1976-03-04
Also published as: DE2059934A1; GB1323107A; US3593036A; FR2072870A5

Description

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß das erste Eingangssignal, das zweite Eingangssignal und das dritte Eingangssignal einem Verknüpfungsglied zugeführt werden, Jas ein digitales, in einem ersten oder in einem zweiten Zustand beendliches Ausgangssignal abgibt, das nur dann den zweiten Zustand annimmt, wenn alle Eingangssignale den ersten Zustand aufweisen, und daß die Ansteueranordnung in ihrem Schaltverhalten träger ist als das Verknüpfungsglied, so daß dann, wenn das dritte Eingangssignal im ersten Zustand ist und das erste und das zweite Eingangssignal in den ersten Zustand übergehen, das Verknüpfungsglied ein Ausgangssignal im zweiten Zustand liefert, bevor die Ansteueranordnung das dritte Eingangssignal i.i den zweiten Zustand bringt, und dadurch das Ausgangssignal des Verknüpfungsgliedes in den ersten Zustand zurückbringt.

Bei einer bevorzugten Ausführungsform der Erfindung umfaßt die Kippschaltung zusätzlich eine Trig- gerstufe, die ein Ausgangssignal abgibt, das eine Aussage über die Schalterbetätigung beinhaltet und das eine wohldefinierte Wellenform aufweist. Diese Ausführungsform der Erfindung umfaßt weiterhin ein RS-Flipnop, ein NOR-Glied und ein NICHT-Glied. a₅ Diese Bauteile sind so miteinander verbunden, daß sie ein Signal an den Eingang der Triggerstufe ab geben, das von den unerwünschten Signalen unab hängig ist, die durch Kontaktprellen des Schalters oder durch Leitungsrauschen hervorgerufen werden.

Die vollständige Schaltungsanordnung kann auf einem einzelnen Halbleitersubstrat oder als Teil eines größeren Halbleitersubstrats, das noch für andere Steuerfunktionen ausgenutzt wird, aufgebaut sein. Die zusätzlichen Kosten, die es verursacht, die erfin- dungsgemäße Halbleiterschaltung vorzusehen, werden durch die Gewichtsersparnis mehr als aufgewogen.

Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung an Hand der in der Zeich- nung dargestellten Ausführungsbeispiele näher beschrieben und erläutert wird. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfin dung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigt

F i g. 1 das Blockschaltbild einer Schaltungsanordnung nach der Erfindung,

F i g. 2 Impulsdiagramme, die die Arbeitsweise der Schaltungsanordnung nach Fig. 1 veranschaulichen und

F i g. 3 ein Schaltbild, das Einzelheiten der erfin dungsgemäßen Schaltungsanordnung wiedergibt.

Die Erfindung wird an Hand eines negativen Logiksystems unter Verwendung vou p-Kanal-MOS- Bauteilen vom Anreicherungstyp beschrieben. Bei diesem System entspricht Erdpotential der logischen »0« und ein gegenüber Erdpotential negatives Potential der logischen »1«. Es versteht sich, daß ein positives Logiksystem Anwendung finden kann, wenn die Versorgungsspannungen für die Schaltungsanordnung in geeigneter Weise abgeändert und n-Kanal-MOS-Bauteiie vom Anreicherungstyp verwendet werden.

Gemäß Fig. 1 hat ein Schalter 2 einen ersten Kontakt, der ein Potential — V,_)D führt, welches de; logischen »1<- entspricht. Der zweite Kontakt isi mii dem einen Ende eines Widerstandes 4 verbunden.

dessen anderes Ende an Erdpotential liegt. Der zweite Kontakt des Schalters ist weiterhin mit einem NICHT-Glied 6, einem der Eingänge eines NOR-Gliedes 8 und dem Setzeingang S eines RS-Flipflops 10 verbunden. Der Ausgang des NICHT-Gliedes 6 ist mit dem Rücksetzeingang R des RS-Flipfiops 10 verbunden. Der Schalter 2 ist im Normalfall geschlossen, so daß das Potential — V_DD, das dem »!«-Potential entspricht, an dem Eingang des NICHT-Gliedes 6, an dem ersten Eingang des NOR-Gliedes 8 und an dem Setzeingang S des RS-Flipflops 10 anliegt. Ein Rücksetzsignal RESET, das im wesentlichen ein Taktimpuls (CP) ist, wird einem Eingänge/? des RS-Flipflops 10 zugeführt. Das Rücksetzsignal RESET ist in Fig. 2 als Kurve RESET dargestellt. Ein Signal RESET, bei dem es sich um den negierten Taktimpuls (CF) handelt, wird einem Eingang cp des RS-Flipflops 10 und weiterhin einem zweiten Eingang des NOR-Gliedes 8 zugeführt. Das Signai KESET ist in Fi g. 2 als Kurve "RESET ebenfalls dargestellt. Die Bedeutung des Signals RESET, das dem RS-Flipflop 10 zugeführt wird, soll später erklärt werden, wenn die Schaltungsanordnung mehr uis einzelne gehend beschrieben wird. Für den Augenblick genügt es zu sagen, daß das Signal T^EüLT als Teil der eingangsseitigen Umsteuerung für den Setz· und den Rücksetzeingang S bzw. R des RS-Flipfiops 10 verwendet wird.

Im Ruhezustand, wenn der Schalter 2 geschlossen ist, wird ein »1 «-Signal dem Setzsignal S des RS-Flipflops 10 zugeführt. Ein »0«-Signal wird dem Rücksetzeingang R des RS-Flipflops vom Ausgang des NICHT-Gliedes 6 her zugeführt. Daher befindet sich das RS-Flipflop 10 im »Gesetzt«-Zustand. Der Rücksetzausgang 07 des RS-Flipflops 10, der auf »0«-Potential liegt, ist mit einem dritten Eingang des NOR-Gliedes 8 verbunden. Es ist ersichtlich, daß in diesem Zustand mindestens ein Eingang des NOR-Gliedes 8, nämlich der Eingang, der mit dem Schalter 2 verbunden ist, normalerweise auf »1 «-Potential liegt. Didurch wird der Ausgang des NOR-Gliedes 8 auf »0«-Potential gehalten. Der Ausgang des NOR-Gliedes 8 nimmt den Wert »1« nur dann an, wenn alle seine Eingänge auf »0«-Potential liegen.

Wenn nun der Schalter 2 von Hand gedrückt wird, wird das Potential — F₀₀ von dem zweiten Kontakt des Schalters abgetrennt. Dadurch wird es möglich, daß das Erdpotential, das der logischen »0« entspricht, über den Widerstand 4 hinweg an uen Eingang des NICHT-Gliedes 6 gelangt. Das Ausgangssignal des NICHT-Gliedes 6 nimmt den Wert »1« an und wird dem Rücksetzeingang R des RS-Flipflops 10 zugeführt. Eine »0« wird außerdem über den Widerstand 4 an den Setzeingang S des RS-Flipfiops 10 und schließlich an den ersten Eingang des NOR-Gliedes 8 angelegt. Das Signal, das durch das öffnen des Schalters 2 und die damit verbundenen Kontaktprellungen entsteht, ist als Kurve SW in Fig. 2 dargestellt. Da- Ausgangssignal des NICHT-Gliedes 6 ist in F i g. 2 ebenfalls dargestellt, und zwar als Kurve INV. Der Rücksetzausgang (Jf des RS-Flipflops 10 ändert nur dann seinen Zustand entsprechend den Signalen, die an se:nc Eingänge R und S angelegt sind, wenn das Rücksetzsignal RESET, das an den Eingang cp angelegt wird, vom Zustand »0« in den Zustand »1< übergeh!, während gleichzeitig auch das Signal IiESE''' von -i <■- 7u »0« wechselt. Wenn ύα> Sienal IiLSET auf »0« überseht, lieeen

alle drei Eingänge des NOR-Gliedes 8 auf »0«. Dieser Zustand ermöglicht es dem Ausgang des NOR-Gliedes 8, den Zustand »1« anzunehmen. Der entsprechende Verlauf ist in F i g. 2 als Kurve NOR dargestellt. Wenn das Rücksetzsignal RESET den Wert »1« annnimmt, ändert es den Zustand des RS-Flipfiops 10 entsprechend den Signalen, die an den Eingängen R und S anliegen. Da an dem Rücksetzeingang R des RS-Flipflops 10 eine »1« ansteht, wird das RS-Flipflop in den »Rückgesetzt«-Zustand ge- ίο bracht. Der Rücksetzausgang J2r~des RS-Flipflops 10 nimmt den Wert »1« an. Dadurch wird der Wert »1« an den Eingang des NOR-Gliedes 8 angelegt, was dazu führt, daß der Ausgang des NOR-Gliedes den Wert »0« annimmt. Daher zeigt der Ausgang des NOR-Gliedes 8 den Wert »1« lediglich für eine kurze Zeit. Die Arbeitsweise der Schaltungsanordnung hängt davon ab, daß das RS-Flipflop 10 langsamer ist als das NOR-Glied 8. Diese Bedingung kann durch Anwendung von MOS-Feldeffekttransistortechniken leicht erfüllt werden. Der Ausgang des NOR-Gliedes 8 ist mit dem Triggereingang T einer Triggerstufe 12 verbunden. Wenn der Ausgang des NOR-Gliedes 8 den Wert »1« annimmt, wechselt die Triggerstufe 12 ihre Schaltlage. Es ist ersiehtlieh, daß unerwünschte Signale, die durch Kontaktprellen hervorgerufen sind, keinerlei Auswirkung auf die Triggerstufe 12 haben, weil diese unerwünschten Signale durch das NOR-Glied 8 nicht durchgeschaltet werden. Es ist weiterhin ersichtlich, daß die Schaltung hohe Rauschunempfindlichkeit gewährleistet. Wenn der Schalter gedrückt ist, wird jedes Rauschen, das auf den Kontakteingangslei tungen erscheint, in der gleichen Weise behandelt wie das Kontaktprellen und nicht durch das NOR-Glied 8 durchgeschaltet. Wenn der Schalter 2 losgelassen wird und die Kontakte schließen, wird eine »1« an den Eingang des NTCKT-Gliedes 6 angelegt, das wiederum eine »0« an den Rücksetzeingang R des RS-Flipflops 10 anlegt. Das Loslassen des Schalters 2 legt außerdem eine »1« an den Setzeingang 5 des RS-Flipflops 10. Beim nächsten Impuls des Rücksetzsignals RESET, der an den Eingang cp angelegt wird, wird das RS-Flipflop 10 rückgesetzt und veranlaßt dabei, daß der Ausgang &f den Wert »0« annimmt. Dadurch wird der Anfangszustand der Schaltungsanordnung für das nächste Niederdrücken des Schalters wieder hergestellt. Wenn der Schalter wieder gedrückt wird, wird die Schaltungsanordnung in der gleichen Weise arbeiten, und die Triggerstufe 12 wird ihren Zustand wiederum ändern (Kurve JZT in Fig. 2).

Einzelheiten der Schaltungsanordnung nach Fig. 1 sind Fig. 3 zu entnehmen. Alle Teile der Schaltungsanordnung, außer dem Schalter 2, sind auf einem einzigen Halbleitersubstrat aufgebaut, wobei die üblichen MOS-Feldeffekttransistortechniken Anwendung finden. Die Schaltungsanordnung ist so aufgebaut, daß sie nach dem Anreicherungsprinzip mit einem η-dotierten Substrat arbeitet. Dies bedeutet, daß die Gatt-Spannung gegenüber der Emitter-Spannung negativ sein muß, wenn der MOS-Feldeffekttransistor leiten soll. Der Anschluß für die Emitter-Elektrode ist mit Masse verbunden. Die Potentiale für die Schaltung sind so gewählt, daß Erdpotential der logischen »0« und ein negatives Potential, z. B. — 15 V, einer logischen »1« entspricht. Die Versorgungsspannung — V_DD für die Kollektor-Elektrode liegt auf dem »1«-Potential. Die Versorgungsspannung — VQ₀ für die Gatt-Elektrode, die an feldgesteuerte MOS-Widerstände angelegt ist, ist wesentlich stärker negativ als — V_DD und kann beispielsweise bei — 30 V liegen. Das bedeutet, daß, wenn ein MOS-Feldeffekttransistor leiten soll, eine »1« an seine Gatt-Elektrode angelegt wird.

Der Schalter 2 ist normalerweise geschlossen. Einer der Kontakle des Schalters 2 ist mit dem Potential — V_DD verbunden. Der andere Kontakt ist mit verschiedenen Teilen der MOSFET-Anordnung verbunden. Wenn der Schalter 2 geschlossen wird, wird eine logische »1« {—V_DD) an die MOSFET-Anordnung angelegt. Eine »1« vom Schalter 2 her wird an die Gatt-Elektrode des MOS-Feldeffekttransistors 70/1 angelegt. Der Transistor 70/1 arbeitet als NICHT-Glied 6. Die Emitter-Elektrode des Transistors 70 Λ ist mit Masse verbunden. Die Kollektor-Elektrode des Transistors 70/1 ist mit einem feldgesteuerten MOS-Widerstand 7OR verbunden. Die Kollektor-Elektrode des Transistors 70/1 ist weiterhin die Ausgangsklemme des NICHT-Gliedes 6. Wenn ein »1 «-Signal an die Gatt-Elektrode des Transistors 70/1 angelegt wird, leitet dieser, so daß das Erdpotential an der Emitter-Elektrode zur Kollektor-Elektrode gelangen kann. Die Kollektor-Elektrode des Transistors 70/1 ist mit einer der Anschlußklemmen eines MOS-Feldeffekttransistors 39 G verbunden, die als Rücksetzeingang des RS-Flipflops 10 dient.

Eine logische »1« vom Schalter 2 her wird weiterhin an die Gatt-Elektrode eines MOS-Feldeffekttransistors 71A angelegt, die als eine der Eingänge des NOR-Gliedes 8 dient, sowie an eine der Eingangsklemmen eines weiteren MOS-Feldeffekttransistors 39H, die als Setzeingang S des RS-Flipflops 10 dient. Im Normalzustand, wenn nämlich der Schalter 2 geschlossen ist, wird eine logische »1« an den Setzeingang S und vom negierenden Transistor 70/1 eine logische »0« an den Rücksetzeingang R des RS-Flipflops 10 angelegt. Wenn in dieser Situation ein Rücksetzsignal RESET den Wert »1« annimmt, wird der Transistor 39// leiten, weil dann an seine Gatt-Elektrode der Wert »1« angelegt wird. Dadurch ist es möglich, daß die »1« vom Schalter 2 her an die Gatt-Elektrode eines weiteren MOS-Feldeffekttransistors 39Fgelangt. Wenn das negierte Rücksetzsignal RESET »wahr« ist, wird der Wert »1« auch an den MOS-Feldeffekttransistor 39 G angelegt, was diesen in den leitenden Zustand versetzt. Wenn der Transistor 39 G leitet, wird Erdpotential durch ihn hindurch an die Gatt-Elektrode eines MOS-Feldeffekttransistors 39 C angelegt. Dies hindert den Transistor 39 C am Leiten. Wenn nun das Rücksetzsignal RESET »wahr« und infolgedessen das negierte Rücksetzsignal RESET »falsch« wird, werden die Transistoren 39 G und 39 H gesperrt. Das bedeutet, daß der Transistor 39 C immer noch nicht leitet, da an seiner Gatt-Elektrode keine logische »1« ansteht. Weil das Rücksetzsignal RESET »wahr« ist, legt es »1 «-Potential an die Gatt-Elektroden von weiteren MOS-Feldeffekttransistoren 39 D und 39 E und versetzt diese jeweils in den leitenden Zustand. Da der Transistor 39 D zu dem Transistor 39 C in Serie geschaltet ist, hat die Tatsache, daß der Transistor 39 D leitet, keinerlei Auswirkungen auf den Rest der Schaltung. Jedoch ist der Transistor 39 E nunmehr leitend. Der Transistor 39 ff

7 8

ist gesperrt worden, da das negierte Rücksetzsignal trode des Transistors 70Λ auf »!«-Potential, und TfETSET den Wert »0« angenommen hat. Das es wird das »1 «-Potential an den Rücksetzeingang »1 «-Signal, das an die Gatt-Elektrode des Transistors des RS-Flipflops 10 angelegt, der von einer der An-39 F angelegt worden ist, wird jedoch für eine ge- schlußklemmen des Transistors 39 G gebildet wird, wisse Zeit erhalten bleiben und in Abhängigkeit von 5 Weiterhin wird Erdpotential an den Setzeingang des den Kapaziiätswerten des Feldeffekttransistors ab- RS-Flipflops 10 angelegt, der eine der Anschlußklingen. Das Abklingen ist langsam genug, um den klemmen des Transistors 39 H ist.

Transistor 39F hinreichend lange leitend zu halten, Wenn das negierte Rücksetzsignal RESET »wahr« so daß das »0«-Signal durch den Transistor 39 £ und ist, wird die logische »1«, die am Rücksetzeingang den Transistor 39 F hindurch an die Gatt-Elektrode io des RS-Flipflops 10 ansteht, durch den Transistor des Transistors 39 A angelegt wird. Der Transistor 39 G hindurchgeleitet und an die Gatt-Elektrode des 39 A und ein weiterer MOS-FeldeffekUransistor 39 B MOS-Feldeffekttransistors 39 C angelegt. In ähnsind miteinander in einer üblichen bistabilen Kipp- licher Weise wird Erdpotential durch den Transistor schaltung mit feldgesteuerten MOS-Widerständen 39 H hindurchgeleitet und an die Gatt-Elektrode des 39i? und 39/T verbunden. Wenn die Gatt-Elektrode 15 Transistors 39F angelegt.

des MOS-Feldeffekttransistors 39/4 an Masse gelegt Wenn nun das Rücksetzsignal RESET »wahr« und wird, wird der Transistor 39 A am Leiten gehindert. das negierte Rücksetzsignal RESET »falsch« wird, Es wurde vorhin gezeigt, daß der Transistor 39 C schaltet das RS-Flipflop 10 in einer Weise um, die nicht leitet. Deshalb besteht keine leitende Verbin- der oben für das Setzen des RS-Flipflops 10 bedung vom Knotenpunkt Q_F zu Masse. In diesem ao schriebenen ähnlich ist. Im einzelnen werden die Falle erscheint die negative Spannung —V_DD durch Transistoren 39 G und 39 H gesperrt. Das bedeutet, den feldgesteuerten MOS-Widerstand 39 R hindurch daß der Transistor 39 F nicht leitet, da an seiner am Knotenpunkt Q_r. Dieses »1 «-Potential wird an Gatt-Elektrode keine negative Spannung anliegt. Das die Gatt-Elektrode des MOS-Feldeffekttransistors Rücksetzsignal RESET legt, wenn es »wahr« ist, 39 B angelegt, so daß ein Strom durch den feld- 45 »1 «-Potential an die Gatt-Elektroden der Transistogesteuerten MOS-Widerstand 39 X fließen kann, der ren 39D und 39E und versetzt dadurch diese beiden den Knotenpunkt Sf auf Erdpotential festhält. Unter Transistoren in den leitenden Zustand. Da der Trandieser Bedingung wird das RS-Flipflop gesetzt. Der sistor 39 E zu dem Transistor 39 F in Serie geschaltet Rücksetzausgang oder der Knotenpunkt Q_F ist mit ist, wirkt sich die Tatsache, daß der Transistor 39 E der Gatt-Elektrode eines weiteren MOS-Feldeffekt- 30 leitend ist, nicht auf den Rest der Schaltung aus. Jetransistors 71C verbunden, die einen zweiten Ein- doch ist der Transistor 39 D jetzt leitend. Der Trangang des NOR-Gliedes 8 bildet, sistor 39 G ist gesperrt worden, da das negierte

Das negierte Rücksetzsignal RESET wird an die Rücksetzsignal RESET Erdpotential angenommen Gatt-Elektrode eines weiteren MOS-Feldeffekttran- hat. Jedoch wird das »1«-Signal, das an der Gattsistors 715 angelegt, die einen dritten Eingang des 35 Elektrode des Transistors 39 C anliegt, für eine geNOR-Gliedes 8 bildet. Die drei Transistoren 71/4, wisse Zeit erhalten bleiben und in Abhängigkeit von 71 B und 71C und der feldgesteuerte MOS-Wider- den Kapazitätseigenschaften des Transistors abklinstand 71 R sind miteinander so verbunden, daß sie gen. Das Abklingen ist langsam genug, um den Tranein NOR-Glied mit drei Eingängen bilden. Der Aus- sistor 39 C so lange leitend zu halten, daß das Signal gang des NOR-Gliedes wird durch die übliche Ver- 40 mit Erdpotential durch den Transistor 39 D und den bindung der Kollektor-Elektroden der drei Tran- Transistor 39 C hindurchgehen und an die Gattsistoren 71/4, 71 B und 71C gebildet und befindet Elektrode des Transistors 39 B gelangen kann, sich auf »(!«-Potential, solange nicht alle drei Ein- Wenn die Gatt-Elektrode des Transistors 39B auf gänge des NOR-Gliedes auf »0« liegen. Sobald je- Erdpotential gelegt wird, wird der Transistor 39 B doch diese Bedingung erfüllt ist, nimmt der Ausgang 45 gesperrt. Wie oben vermerkt, leitet der Transistor den Wert »1« an. Wie oben vermerkt, liegt der Ein- 39 F nicht. Es besteht also keine leitende Verbindung gang des Transistors 71C auf »Oe-Potential. Der vom Knotenpunkt Sf zu Masse. In diesem Falle erEingang des Transistors 71/4 liegt auf »le-Poten- scheint die logische »1« durch den feldgesteuerten tial, wenn der Schalter 2 nicht gedruckt wird. Die MOS-Widerstand 39 X hindurch am Knotenpunkt Eingangsgröße des Transistors 71 B ist eine Recht- 50 Sf- Diese logische »1« wird an die Gatt-Elektrode eckwelle, die zwischen den Werten »0« und »1« des Transistors 39/i angelegt. Dies ermöglicht wechselt. Ersichtlich liegt mindestens ein Eingang, Stromfluß durch den feldgesteuerten MOS-Widernämlich der Eingang, der mit der Gatt-Elektrode stand 39R, so daß der Knotenpunkt Q_F auf Erddes Transistors 71Λ verbunden ist, auf »1«-Poten- potential gehalten wird. In diesem Zustand wird das tial. Auf diese Weise wird der Ausgang des NOR- 55 RS-Flipflop rückgesetzt. JDer Rücksetzausgang, dei Gliedes auf dem Wert »0« gehalten. mit dem Knotenpunkt Q_F übereinstimmt, ist, wie

Wenn der Schalter 2 gedrückt wird, wird die »1« oben erwähnt, mit der Gatt-Eliiktrode des Transistors

vom Schalter her nicht mehr länger in der oben be- 71C verbunden, die ein zweiter Eingang des NOR-

schriebenen Weise an die Schaltungsanordnung an- Gliedes 8 ist

gelegt. Der Kontakt des Schalters kann ein beliebiges 60 Es sollte festgehalten werden, daß die Umschalt-Potential annehmen. Daher kann das Erdpotential zeit des RS-Flipflops 10 sich über einen wesentlich durch den feldgesteuerten MOS-Widerstand 48 R längeren Zeitraum erstreckt als die Umschaltzeit des hindurch an die Gatt-Elektrode des MOS-Feldeffekt- NOR-Gliedes 8. Daher geht, wenn der Schalter 2 transistors 7OA und an den Setzeingang des RS- niedergedrückt wird, die Eingangsgröße an der Gatt-Flipflops 10 gelangen. Unter dieser Bedingung leitet 65 Elektrode des Transistors 71A lange, bevor die Einder Transistor nicht, und es fließt kein Strom durch gangsgröße an der Gatt-Elektrode des Transistor! den feldgesteuerten MOS-Widerstand 70Ä in Rieh- 71C auf den Wert »Ic geht, auf den Wert >0c tune auf Masse. Deshalb liegt die KoUektor-Elek- Außerdem beginnt das RS-Flipflop nicht eher sein«

Zustand zu wechseln, bis das Rücksetzsignal RESET »wahr« und das negierte Rücksetzsignal -RESET »falsch« wird. Das bedeutet, daß die Eingangsgröße an der Gatt-Elektrode des Transistors 71B Erdpotential annimmt, bevor das RS-Flipflop 10 damit beginnt, seinen Zustand zu wechseln. Daher liegen, wenn das RS-Fhpflop mit dem Wechseln seines Zu-Standes beginnt alle Eingänge des NOR-Gliedes 8 auf Erdpotential. Das bedeutet, daß keine leitende Verbindung zwischen Masse und dem Ausgang des NOR-Gliedes besteht. Die logische »1« kann also über den feldgesteuerten MOS-Widerstand 71R hinweg am Ausgang des NOR-Gliedes 8 erscheinen. Der Ausgang des NOR-Gliedes 8 ist mit dem Ein-

Gatt-Elektrode eines weiteren MOS-Feldeffekttran-

große der Gatt-Elektrode des Transistors 71C den

ϊϊϊηΗ ^an" "¹⁶V. ΐ Ts I"^{16 leiten},^de

NOR Ars' h^^aSSe ""η T H^Sßang f*

AuSane des NofcSe,'sT^H W fT *^Γ Ausgang des NOR-Gliedes 8 auf den Wert »0« zuruckgeschaltet wird. Wie ersichtlich, ist also der Ausgröße für die Triggerstufe 12 wird an die Gatt-Elektrode eines MOS-Feldeffekttransistors 40 £ angelegt der mit einem feldgesteuerten MOS-Widerstand 4OY zu einem NICHT-Glied zusammengeschaltet ist Die Eingangsgröße an der Gatt-Elektrode des Transistor« 40 £ zeigt somit normalerweise den Wert »0« und die Kollektor-Elektrode des Transistors 40£ wird normalerweise auf dem Wert »1« gehalten. Dieses »1«-Signal wird an die Gatt-Elektrode von weiterer MOS-Feldeffekttransistoren 4OK und 4OL aneeleet Eine der Anschlußklemmen des Transistors 40 K ist mit dem Knotenpunkt Q_T am Setzausgang der Triggerstufe 12 verbunden, während die andere AH-schlußklemme des Transistors 4OX mit der Gatt-

'^{5 Elektrode ei}«es MOS-Feldeffekttransistors 4OF verbunden ist. Es soll nun angenommen werden, daß ^die TriSgerstufe 12 gesetzt sei. Das bedeutet, daß de. ^KnotenP^unkt Qr sich auf »!«-Potential befindet. Dadurch wird »!«-Potential an die Gatt-Elektrode des Jß^nsist0™ ⁴°# angelegt, um für den Knotenpunkl ^Qt' ^{der Wiederum mit der} Gatt-Elektrode des Tran-^S1St°^rl⁴°^{C V6rbunden ist}' ^eine Verbindung zu Masse zu schaffen. Auf diese Weise wird das Leiten de< Transistors 40 C verhindert und der

der

sistor 4OC leitet. Dadurch wird der Knotenpunkt Q_T am Setzausgang der Triggerstufe 12 auf Erdpotential gehalten. Dieses Erdpotential wird wiederum an die Gatt-Elektrode d« Transistors 4OD angelegt, was diesen gesperrt hält. Das bedeutet, daß der Knotenpunkt 57, der dem Rücksetzausgang der Trigger- " stufe 12 zugeordnet ist, über den Widerstand 40ΛΓ auf »!«-Potential gehalten wird. Diese logische »1« wird an die Gatt-Elektrode des Transistor! 4OC angelegt, was diesen leitend hält. Die Tri.ggerstufe 12 umfaßt außerdem einen MOS-Feldeffekttransistor 40^, der ein sofortiges Rücksetzen der Triggerstufe ermöglicht. Seine Arbeitsweise ist die folgende: Wenn eine logische »1« an die Anschlußklemme C₀ angelegt wird, gelangt sie an die Gatt-Elektrode des Transistors 40Λ. Hierdurch wird der Transistor 40^ leitend, und es wird eine Verbindung zwischen dem Knotenpunkt ß_r am Setzausgang der Triggerstufe 12 und Masse hergestellt. Die Triggerstufe 12 umfaßt außerdem einen MOS-Feldeffekttransistor 40ß, der einen direkten Setzeingang für die Triggerstufe bildet und in genau der gleichen Weise wie der Transisto 40Λ arbeitet, abgesehen davon, daß er eine Verbindung mit Masse für den Knotenpunkt S7 am Rücksetzausgang der Triggerstufe lf schaft Die Εΐί- 6ο gänge für direktes Setzen und direktes Rücksetzen an der Triggerstufe 12 können verwendet werden um der Schaltung bei Betriebsbeginn einen Anfangt wert zu geben. ^B

Wie oben bemerkt, wird der Eingang der Triggerstufe 12 nur für eine sehr kurze Zeit auf ,!«-Pofential gehalten. Deshalb ist der Normalzustand für den Eingang der Triggerstufe 12 eine ,0*. Die Eingangs- Z t

de!

4OG angelS der zu L· ??» \ ^deff^"^ransf °" geschähet sfledochi,»^ , * Z

für die Gatt eSSJ? ί Γ·⁶ Io ische »otoeshaTb leit? dlrTäSoi Nifl! i« ί£

Normaifal!»
ganzer

Transistor 4ol zl tete»
lektor E?ekirode™def
annhimΓ £w das
GattStrodT des
Zu dSsem^Zeitounk
4OG zu Teiten ^Prf_a
stufe S den Weft
Gatt-Elektrode dl T™ ⁸f °
Wie obenVermerkt ^T τ · mV lekenden 7,!^nH h" ^Trai?^MStoI ist. DarniTill _ete
Massel dSnSf

^{an aen}

^E.^rdP^otenS

^Jed°^Ch ^l ^Transistor

^h3t'

leitendTvSini.L
SSL£ It

40? eine
Star 40^
spem Die

Stach^ffir
S£ u^ deT

^{νβΛΐη(Ιΐιη}8 zwsd ^{r am} Setzausgang der ^Verbindung ^{hat em} n Zustand, um die f^m ^⁰¹^"^ Qr am ^ ^Es,^SO"^te Λ·ϋ*Λ» -Elektrode des Transistors

^ht' ^{die den Τγ}^ ⁰^ ^Transistor *°^F die sich an der Gatt-

^aufß^{ebaut hat}« ^bleibt ™ ^halten' ^blS

bunden mit der Gatt-Elektrode eines MOS-Feldeffektiransitors 4OH, der mit dem MOS-Feldeffekttransistor 40/ in Serie liegt. Die Gatt-Elektrode des Transistors 407 ist mit einer der Anschlußklemmen einrs MOS-Feldeffekttransistors 40 L verbunden, dessen andere Anschlußklemme mit dem Knotenpunkt

Q_T am Rücksetzausgang der Triggerstufe 12 verbunden ist. Die Transistoren 4OL, 407 und 4OW bewirken die Umschaltung der Triggerstufe 12, wenn sie sich ursprünglich im rückgesetzten Zustand befunden hat, in genau der gleichen Weise wie die Transistoren 4OK, 4OF und 4OG.

Hierzu 2 Blatt Zeichnungen

Claims

ι 2 des NICHT-Gliedes (6) zugeführt wird, eine Patentansprüche: zweite Anschlußklemme, die mit dem Rücksetzeingang der bistabilen Kippstufe (10) verbunden

1. In MOS-Feldeffekihalbleiiertechnik herstell- ist, und einen Gatt-Anschluß aufweist, welchem bare Kippschaltung mit einer Ansteueranord- 5 das zweite digitale Eingangssignal (RESET) zunung, die ein erstes und ein zweites digitales geführt wird, und einen zweiten MOS-Feldeffekt-Eingangssignal mit jeweils einem ersten oder transistor (39H) enthält, der eine erste Eingangszweiten Zustand empfängt und ein drittes digi- klemme, welcher das erste digitale Eingangstales Eingangssignal in Abhängigkeit von den signal (SW) zugeführt wird, eine zweite Eingangsersten beiden Eingangssignalen gemäß der Regel io klemme, welche mit dem Setzeingang der bistabiliefert, daß das dritte Eingangssignal in einem len Kippstufe (10) verbunden ist, und einen Gatterstea Zustand ist, wenn das erste und das Anschluß aufweist, welchem das zweite digitale zweite Eingangssignal in ihrem zweiten Zustand Eingangssignal (RESET) zugeführt wird, sind, und in einem zweiten Zustand, wenn das
erste und das zweite Eingangssignal in ihrem 15

ersten Zustand sind, dadurch gekenn-

zeichnet, daß das erste Eingangssignal (SW),
das zweite Eingangssignal (RESET) und das

dritte Eingangssignal (Qf) einem Verknüpfungs- Die Erfindung bezieht sich auf eine in MOS-FeId-

glied (8) zugeführt werden, das ein digitales, in ao effekthalbleitertechnik herstellbare Kippschaltung mit einem ersten oder in einem zweiten Zustand be- einer Ansteueranordnung, die ein erstes und ein zweifindliches Ausgangssignal (NOR) abgibt, das nur tei digitales Eingangsignal mit jeweils einem ersten dann den zweiten Zustand annimmt, wenn alle oder zweiten Zustand empfängt und ein drittes digi-Eingangssignale den ersten Zustand aufweisen, tales Eingangssignal in Abhängigkeit von den ersten und daß die Ansteueranordnung (6, 10) in ihrem as beiden Eingangssignalen gemäß der Regel liefert, Schaltverhalten träger ist als das Verknüpfungs- daß das dritte Eingangssignal in einem ersten Zuglied (8Y, so daß dann, wenn das dritte Eingangs- stand ist, wenn das erste und das zweite Eingangssignal (jQ_F) im ersten Zustand ist und das erste signal in ihrem zweiten Zustand sind, und in einem und das zweite Eingangssignal (SW bzw. RESET) zweiten Zustand, wenn das erste und das zweite Einin den ersten Zustand übergehen, das Verknüp- 30 gangssignal in ihrem ersten Zustand sind, fungsglied (8) ein Ausgangssignal (NOR) im zwei- Eine" solche Kippschaltung ist aus der US-PS

ten Zustand liefert, bevor die Ansteueranordnung 34 71 789 bekannt! Bei dieser Kippschaltung wird (6,10) das dritte Eingangssignal (Q~_F) in den zwei- die Ansteueranordnung von einem NAND-Glied geten Zustand bringt und dadurch das Ausgangs- bildet, dessen Ausgangssignal einem Flipflop als signal (NOR) des Verknüpfungsgliedes (8) in den 35 Eingangssignal zugeführt wird. Diesem Flipflop wird ersten Zustand zurückbringt. außerdem ein Taktsignal zugeführt. Es ändert seinen

2. Kippschaltung nach Anspruch 1, dadurch Zustand nur dann, wenn ein Taktsignal erscheint, gekennzeichnet, daß dem Verknüpfungsglied (8) Die Zustände der ersten beiden Eingangssignale eine Triggerstufe (12) nachgeschaltet ist, die der- werden von der Stellung eines Schalters und dem art ausgebildet ist, daß sie ihre Schaltlage ver- 40 über ein weiteres Flipflop rückgekoppelten Ausändert, wenn das Ausgangssignal (NOR) des Ver- gangssignal des ersten Flipflops gebildet. Diese Kippknüpfungsgliedes den zweiten Zustand annimmt. schaltung liefert bei Betätigen des den Zustand der

3. Kippschaltung nach Anspruch 1 oder 2, da- ersten beiden Eingangssignale bestimmenden Schaldurch gekennzeichnet, daß zur Abgabe des ters zu Beginn des dem Schließen des Schalters folersten digitalen Eingangssignals (SW) ein von 45 genden Taktimpuls. Die Dauer des Signals ist gleich Hand betätigter Kurzzeitschalter (2) vorgesehen der Taktimpulsperiode.

ist. Eine solche Kippschaltung kann dazu dienen, ein

4. Kippschaltung nach einem der vorhergehen- durch die Betätigung eines Kurzzeitschalters ausgeden Ansprüche, dadurch gekennzeichnet, daß die löstes Signal definierter Form zu liefern. In zahl-Ansteueranordnung (6, 8) ein NICI IT-Glied (6), 50 reichen Systemen, hauptsächlich digitalen Systemen, dem das erste digitale Eingangssignal (SW) zu- ist der Gebrauch von Kurzzeitschaltern, die von geführt wird, und eine bistabile Kippstufe (10) Hand betätigt werden, zur Veranlassung einer geumfaßt, die einen Setzeingang (S), einen Rück- wünschten Funktion erforderlich. Probleme, die setzeingang (R), einen Taktimpulseingang (cp) durch Prellen der Schalterkontakte und durch Leizum Empfang einer vierten digitalen Eingangs- 55 tungsrauschen verursacht waren, können durch eine Signals (RESET), welches das Komplement des solche Kippschaltung vermieden werden. Die bezweiten digitalen Eingangssignals (RESET) ist, kannte Kippschaltung hat jedoch das Vorliegen und einen Rücksetzausgang (Q~_P) zur Abgabe des eines Taktsignals zur Voraussetzung, und es ist das dritten digitalen Eingangssignals (QT) aufweise erhaltene Signal an die Taktperiode gebunden. Es und ihre Schaltlage in Abhängigkeit von den 60 besteht jedoch ein Bedarf an Anordnungen, die bei Signalen ändert, die an ihrem Setzeingang (S) Auslösen eines Kurzzeitschalters ein definiertes Si- und an ihrem Rücksetzeingang (R) anliegen, gnal liefern, das von irgendwelchen Taktsignalen wenn das vierte digitale eingangssignal (RESET) unabhängig ist.

sich in seinem zweiten Zustand befindet. Der Erfindung liegt demnach die Aufgabe zu-

5. Kippschaltung nach Anspruch 4, dadurch 65 gründe, eine Kippschaltung der eingangs beschriebegekennzeichnet, daß die Kippstufe (10) einen nen Art so auszubilden, daß sie unabhängig vom ersten MOS-Feldeffekttransistor (39G), der eine Vorliegen eines Taktsignals ein definiertes Ausgangserste Anschlußklemme, der das Ausgangssignal signal liefert.