DE2551063A1 - Binaerlogische signalquelle in festkoerperbauweise - Google Patents

Binaerlogische signalquelle in festkoerperbauweise

Info

Publication number
DE2551063A1
DE2551063A1 DE19752551063 DE2551063A DE2551063A1 DE 2551063 A1 DE2551063 A1 DE 2551063A1 DE 19752551063 DE19752551063 DE 19752551063 DE 2551063 A DE2551063 A DE 2551063A DE 2551063 A1 DE2551063 A1 DE 2551063A1
Authority
DE
Germany
Prior art keywords
input
flop
flip
output
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752551063
Other languages
English (en)
Other versions
DE2551063B2 (de
DE2551063C3 (de
Inventor
Shigeru Morokawa
Fukuo Sekiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of DE2551063A1 publication Critical patent/DE2551063A1/de
Publication of DE2551063B2 publication Critical patent/DE2551063B2/de
Application granted granted Critical
Publication of DE2551063C3 publication Critical patent/DE2551063C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C9/00—Electrically-actuated devices for setting the time-indicating means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G5/00—Setting, i.e. correcting or changing, the time-indication
    • G04G5/02—Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Description

PATENTANWÄLTE A. GRÜNECKER
DOT. ING
H. KINKELDEY
Drt-ING
9551063 Wl STOCKMAlR
*" DR-ING ■ Ac-F .CALTfCII)
K. SCHUMANN
\T DIPL -PHrä
JAKOB G. BEZOLD
DfI REH !SÄT DIPL-CHEM.
Citizen Watch Company Limited München
ITo. 9-18, 1-chome
Hxshishin juku
£5hin3uku-ku
(Tokyo/ Japan
8 MÜNCHEN 22
MAXIMILIANSTRASSE 43
12. November 1975 P 9828
Binärlogische Signalquelle in Pestkörperbauweise
Die Erfindung bezieht sich auf eine binärlogische Signalquelle in Pestkörperbauweise mit einem Arbeitskontakte aufweisenden Schalter, von denen einer mit einer Spannungsquelle verbunden ist. Diese Signalquelle soll z.B. in einer elektronischen Uhr od.dgl. als logisches Zwischenglied zwischen dem Benutzer und der Schaltung der elektronischen Uhr od.dgl. wirken.
Bei elektronischen Armbanduhren odex"1 Tischrechnern ist ein niedriger Leistungsverbrauch von großer Wichtigkeit nicht nur um die vorhandene Energie zu schonen, sondern auch um die Größe der zur Durchführung der erforderlichen Punktionen nötigen Schaltung so klein wie möglich zu machen. Bisherige Schaltungen weisen einen aus einem Metalloxidhalbleiter aufgebauten invertierenden Verstärker auf, der einen Eingangswiderstand hoher Impedanz zwischen einem Eingangsanschluß und einer Miedrigspannungsquelle aufweist. Ein Schalter ist zwischen den Eingangsanschluß und eine höhere Spannungsquelle geschaltet. Wenn der Schalter geschlossen ist, so
609822/0910
TELEFON (OBO) 22 28 62 TELEX 05 - 29 38Ο TELEGRAMME MONAPAT
—c—
? S B 1 O 6
wird die höhere Spannung an den Eingangsanschluß über den Eingangswiderstand gegeben, und bei offenem Schalter wird die niedrige Spannung an den EingangsanSchluß gegeben. Die Ausgangsspannung des Verstärkers ist das Inverse der Eingangsspannung und wird an eine elektronische Einrichtung, wie z.B. an die elektronische Schaltung einer Uhr, gegeben. Das Ausgangssignal des Verstärkers kann als ein Rücksetzeingangssignal für die elektronische Uhr benutzt werden, um deren Zählbetrieb oder die Bewegung eines Sekundenzeigers zu stoppen, die Stunden-, Minuten- oder Sekundeneinstellungen vorzustellen oder ähnliche Funktionen durchzuführen. Der Eingangswiderstand bildet jedoch einen Strompfad zwischen den Quellen der höheren und der niedrigen Spannung, wenn der Schalter geschlossen ist, und gibt daher Wärme ab. Darum wurde der Eingangswiderstand bisher außerhalb der integrierten Schaltung angeordnet, die die Zeit zählenden Funktionen ausübt. Diese äußere Anordnung des Widerstandes kann jedoch dazu führen, daß der Widerstand durch die Umgebungsfeuchtigkeit nachteilig beeinflußt wird und die Verbindung zwischen dem Widerstand und der integrierten Schaltung kann sich lösen.
Eine weitere bisherige Schaltung, die diese Nachteile beseitigt, weist einen invertierenden Verstärker oder ein NICHT-Glied und ein NOR-Glied auf, dessen einer Eingang mit dem Ausgang des NICHT-Gliedes und dessen Ausgang mit dem Eingang des NICHT-Gliedes verbunden sind, wodurch sie eine Speicherschleife bilden. Der Eingang des NICHT-Gliedes ist außerdem mit einer Spannungsquelle höherer Spannung über einen Schalter und sein Ausgang ist mit der elektronischen Uhrschaltung verbunden. Der andere Eingang des NOR-Gliedes erhält Rücksetzimpulse. Wenn der Schalter geschlossen ist, ist die Spannungsquelle • höherer Spannung mit dem NICHT-Glied verbunden und eine niedrige Spannung, das Inverse des Eingangssignals, wird an das NOR-Glied gegeben. Wenn der Schalter geöffnet ist und ein Rücksetzimpuls an das NOR-Glied gegeben wird, wird die Aus-
609822/0910
.gangsspannung des HTCHT-Gliedes hoch. Bei dieser Schaltung fließt jedoch ein Strom von der Quelle mit der höheren Spannung zum ITOR-Glied, wenn der Schalter geschlossen ist und ein Rücksetzimpuls zugeführt wird, wodurch ein größerer Energieverbrauch auftritt.
Aufgabe der Erfindung ist es, eine neue binärlogische Signalquelle in Festkörperbauweise zu schaffen, die bei geringem Leistungsverbrauch die Nachteile der bisherigen Schaltungen nicht aufweist.
Bei einer Signalquelle der genannten Art ist diese Aufgabe gemäß der Erfindung gelöst durch einen Impulsgenerator, der eine erste Impulsfolge, die bestimmte Längen für die Impulse und Impulspausen hat, und eine zweite Impulsfolge erzeugt, deren Ansteuerflanken während der Impulspausen der ersten Impulsfolge auftreten, durch eine Pestkörperschaltereinrichtung, die auf die erste Impulsfolge anspricht, um während deren Impulspausen eine leitende Verbindung durchzuschalten, durch ein Flip-Flop mit einem mit dem anderen Arbeitskontakt des Schalters über die leitende Verbindung der Festkörperschalteinrichtung verbundenen Setzeingang und einem Rücksetzeingang, dem die erste Impulsfolge zugeführt ist, um das Flip-Flop während der Impulszeiten rückzusetzen, und durch ein D-Flip-Flop mit einem D-Eingang, der mit dem Ausgang des ersten Flip-Flops verbunden ist, und einem Takteingang, dem die zweite Impulsfolge zugeführt ist, um das D-Flip-Flop bei den Ansteuerflanken der zweiten Impulsfolge anzusteuern.
Bei der neuen Signalquelle erzeugt also ein Impulsgenerator eine erste und eine zweite Impulsfolge, wobei die Ansteuerflanken der zweiten Impulse innerhalb der Impulspausen der ersten Impulsfolge auftreten. Die erste Impulsfolge wird an den Rücksetzeingang eines S-R-Flip-Flops und an einen Steuereingang einer Festkörperschaltereinrichtung gegeben, um eine Verbindung niedriger
6098 2 2/0910
..Ζμ.
Impedanz während der Impulspausen der ersten Impulsfolge zwischen einer Spannungsquelle über einen Arbeitskontakt und einem Setzeingang des S-R-Plip-Flops zu bilden. Der Q-Ausgang des Flip-"B1Iops wird mit einem Daten- oder D-Eingang des D-Flip-Flops verbunden. Die zweite Impulsfolge wird an den Takteingang des D-Flip-Flops zu dessen Ansteuerung bei den Ansteuerflanken der zweiten Impulsfolge gegeben. Ein Ausgangsimpuls wird am Q-Ausgang des D-Flip-Flops abgegeben, wenn der Schalter geschlossen ist. Die Erfindung wird anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Im einzelnen zeigen:
Fig. 1 schematisch eine bisherige Schaltung,
Fig. 2 schematisch eine weitere bisherige Schaltung, die durch die Erfindung verbessert wird,
Fig. 3 eine schematische Schaltung einer Ausführungsform der neuen Signalquelle,
Fig. 4- ein Signaldiagramm zur Erläuterung der Arbeitsweise der in Fig. 3 gezeigten Schaltung,
Fig. 5 die Schaltung einer modifizierten Ausführungsform der Flip-Flop-Schaltung der in Fig. 3 gezeigten Schaltung und
Fig. 6 ein Signaldiagramm, das die zeitlichen Beziehungen zwischen den Takt- und Rücksetzimpulsen zeigt.
In Fig. 1 ist eine erste logische Signalquelle gezeigt, die einen invertierenden Verstärker 10 in komplementärer Metalloxid-Halbleiterbauweise (CMOS) aufweist, dessen Eingang
6098 2 2/0910
über einen Eingangswiderstand 12 hoher Impedanz mit einer Spannungsquelle L niedriger Spannung verbunden ist, die den niedrigen logischen Spannungspegel abgibt. Der Eingang des Verstärkers 10 ist außerdem über einen Schalter 14 mit einer Spannungsquelle H größerer Spannung verbunden, die den hohen logischen Spannungspegel abgibt. Beim Betrieb wird bei offenem Schalter 14- die niedrige Spannung L an den Eingang des Verstärkers 10 gegeben und eins höhere Spannung, die vorzugsweise das Potential H hat, erscheint am Ausgang des Verstärkers 10. Wird der Schalter 14 geschlossen, so wird die höhere Spannung H an den Eingang des Verstärkers 10 gegeben, so daß eine niedrigere Spannung, die vorzugsweise das Potential L hat, am Ausgang des Verstärkers 10 erscheint.
Diese Schaltung hat den Nachteil, daß der Widerstand 12 außerhalb der Schaltung für die elektronische Uhr od.dgl. angeordnet werden muß, da es schwierig ist, durch eine integrierte Schaltungstechnik ein Widerstandselement hohen Widerstandes auf einem Halbleiterchip zusammen mit anderen Bauelementen zu realisieren. Dieses wiederum bedingt den Nachteil, daß der Widerstand 12 ungünstig durch Umgebungsbedingungen, wie z.B. eine hohe Luftfeuchtigkeit, beeinträchtigt werden kann, und daß die Verbindung zwischen dem Widerstand und der Schaltung Kontaktschwierigkeiten macht, sowie daß eineerhebliche Leistung, ' durch den Widerstand 12 verbraucht wird, wenn der Schalter 14 geschlossen ist.
Ein niedrigerer Leistungsverbrauch und die Herstellungserfordernisse für integrierte Schaltungen haben zu einer Schaltung geführt, die als eine" zweite logische Signal quelle in Fig. 2 dargestellt ist. Die in Fig. 2 dargestellte Schaltung weist einen CMOS-Inverter oder ein NICHT-Glied 18 auf, dessen Eingang über einen Schalter 16 mit der Spannungsquelle H höherer Spannung verbunden ist. Der Eingang des NICHT-Giiedes 18 ist außerdem mit dem Ausgang eines NOR-Gliedes 19 verbunden.
609822/0910
Der Ausgang des NICHT-Gliedes 18 ist mit einem Eingang des NOR-Gliedes 19 verbunden. Der andere Eingang des NOR-Gliedes 19 ist mit einer Quelle von Rücksetzimpulsen 20 verbunden. Ist der Schalter 16 geschlossen, um die Spannungsquelle H höherer Spannung mit dem NICHT-Glied 18 zu verbinden, so wird ein niedriger Signalpegel an das NOR-Glied 19 gegeben, wodurch sich ein hoher Signalpegel am Ausgang des NOR-Gliedes
19 ergibt, wenn die Impulse 20, die dem NOR-Glied 19 zugeführt werden, einen niedrigen Pegel haben. Dieser Betrieb wird aufrechterhalten, solange der Schalter 16 geschlossen ist. Werden die Impulse 20 an das NOR-Glied 19 gegeben, wenn der Schalter 16 geöffnet ist, so wird das Ausgangssignal des NOR-Gliedes 19 niedrig und das Ausgangssignal des NICHT-Gliedes 18 hoch. Es ist darauf hinzuweisen, daß das NICHT-Glied 18 und das NOR-Glied 19 auf diese Weise eine Art Setz-Rücksetz-Flip-Flop bilden. Aber auch bei dieser Schaltung bleibt immer noch der- Nachteil, daß bei geschlossenem Schalter 16 die Rücksetzimpulse
20 einen Strom durch das NOR-Glied 19 hindurchsteuern. Das !'ließen des Stromes zu der Spannung ε quelle H größerer Spannung verbraucht daher eine erhebliche Energiemenge, was ein wesentliches Problem bei Anwendungen darstellt, bei denen die Größe der zur Verfügung stehenden Energie begrenzt ist.
Diese vorstehenden Probleme werden durch die in Fig. 3 dargestellte Ausführungsform der neuen Signalquelle gelöst. Ein Setz-Rücksetz-Flip-Flop 25, das identisch dem in Fig. 2 gezeigten ist, weist einen Setzeingang S auf, der mit dem Ein- ■ gang des NICHT-Gliedes 18 verbunden ist, sowie einen Rücksetzeingang R, der mit dem NOR-Glied 19 in der gleichen Weise wie in Fig. 2 gezeigt verbunden ist, und einen Ausgang Q, der mit dem Ausgang des NOR-Gliedes 19 verbunden ist. Der Setzeingang des Flip-Flops 25 ist mit einem Schalter 22 über eine Festkörperschaltereinrichtung 24- verbunden, die aus einem MOS-Feldeffekttransistor mit einer P-Kanal-Vergrößerung ge-
609322/0910
bildet ist. In diesem !fall ist der Setzeingang des Flip-Flops 25 mit dem Schalter 23 über die Drain-Source-Strecke des Transistors 24 mit Hilfe einer Leitung 34 und der Rücksetzeingang E ist mit der Gate-Elektrode des Transistors 24 mit Hilfe einer Leitung 32 verbunden. Ein Daten-Flip-Flop oder D-Flip-Flop 26 ist ebenfalls vorgesehen. Dieses Flip-Flop ist eine solche Schaltung, die einfach den Wert an ihrem Eingang annimmt, wenn ein Taktimpuls erscheint,und in diesem Schaltzustand bleibt, bis der nächste Taktimpuls erscheint. Der ^-Eingang, der als Takteingang des Flip-Flops 26 wirkt, ist mit einer hier nicht gezeigten Quelle von Taktimpulsen über eine Leitung 31 und außerdem mit einem Eingang eines NOR-Gliedes 27 verbunden. Der D-Eingang und der Q-Ausgang des Flip-Flops 26 sind über eine Leitung 36 miteinander verbunden, während der Q-Ausgang mit dem Rücksetzeingang des Flip-Flops 25 und außerdem mit dem anderen Eingang des NOR-Gliedes 27 verbunden ist. Der Ausgang des NOR-Gliedes 27 ist seinerseits mit dem Takteingang {# eines zweiten D-Flip-Flops 28 über eine Leitung 33 verbunden. Mit dem D-Eingang des Flip-Flops 28 ist der Q-Ausgang des Flip-Flops 25 verbunden.
Die Arbeitsweise der in Fig. 3 gezeigten Schaltung
wird in Verbindung mit Fig. 4 erläutert. Erscheint ein Taktimpuls an dem (^-Eingang des Flip-Flops 26 auf der Leitung 31» so wird die Ausgangsfrequenz am Q-Ausgang die halbe Periodendauer der Taktimpulse auf der Leitung 31 haben, wie dieses in Fig. 4b gezeigt ist. Das Signal am Q-Ausgang des Flip-Flops 26 erscheint mit der halben Wiederholungsfrequenz der Taktimpulse auf der Leitung 31 und wird an den Rücksetzeingang R des Flip-Flops 25 und an die Gate-Elektrode des Feldeffekttransistors 24 über die Leitung 32 gegeben. Da der Feldeffekttransistor 24 ein Typ mit verbessertem B-Kanal ist,
609822/091 0
wird eine leitende Verbindung über seine Source-Drain-Elektroden zwischen dem Schalter 22 und dem Setzeingang des Flip-Flops hergestellt, wenn die Gate-Elektrode des Transistors 24 auf niedrigem Pegel liegt. Da die Spannung am Eingang des NICHT-Gliedes 18 niedrig ist, solange der Schalter 22 geöffnet ist und damit die Spannung an einem der Eingänge des NOR-Gliedes 19 hoch ist, erzeugt das NOR-Glied 19 ein Signal niedrigen Pegels. Die Source-Drain-Impedanz des Feldeffekttransistors 24- ist in seinem leitenden Zustand niedriger als der Ausgangswiderstand des NOR-Gliedes 19» wenn sich sein Ausgang auf niedrigem Pegel befindet.
Wenn der Q-Ausgang des Flip-Flops 26 hohes Potential führt, wird der Transistor 24 gesperrt, so daß damit der Schalter 22 von der logischen Schaltung abgetrennt wird, während die Spannung am Setzeingang S des Flip-Flops 25 auf der Leitung 34 niedrigen Pegel beibehält.
Unter diesen Bedingungen bewirkt das Schließencfes Schalters ein Potential hohen Pegels auf der Leitung 34, wenn der Transistor 24 in seinen leitenden Zustand umgeschaltet wird, wobei die Spannung auf der Leitung 32 niedrig ist. Die hohe Spannung am Setzeingang des Flip-Flops 25 bringt eine niedrige Spannung an das NOR-Glied 19, wodurch der Q-Ausgang des Flip-Flops 25 hohes Potential erhält. Jedoch bleibt das Ausgangssignal des NOR-Gliedes 19 immer noch niedrig, wenn die Spannung auf der Leitung 34 hoch wird. Unter diesen Übergangsbedingungen wird die tatsächlich an das NIOHT-Glied 18 gegebene Spannung durch das Verhältnis der Gesamtimpedanz der Durchlaßimpedanz des Transistors 24 zuzüglich des Ausgangswiderstandes des NOR-Gliedes 19 zu dem Ausgangswiderstand des NOR-Gliedes 19 bestimmt. Da die Impedanz des Transistors 24 bei einem niedrigen Wert verglichen mit dem Ausgangswiderstand des NOR-Gliedes in der zuvor beschriebenen Weise gewählt ist, nimmt die Spannung am Eingang des NICHT-Gliedes 18 einen Wert an, der
609822/0910
nälierungsweise der von der Spannungsquelle H über den Schalter 22 zugeführten Spannung ist.
Liegt der Q-Ausgang des Flip-Flops 25 auf einem hohen Spannungspegel, so erhält auch der Q-Ausgang des D-Flip-Flops 28 hohe Spannung bei der ansteigenden Flanke eines Taktimpulses, der "von dem NOR-Glied 27 auf der Leitung 33 zugeführt wird. Diese hohe Spannung am Q-Ausgang des Flip-Flops 28 wird über die Leitung 35 an die Schaltung einer elektronischen Uhr od.dgl. gegeben.
Da die ansteigenden Flanken des Signals auf der Leitung 34 zu einem Zeitpunkt auftreten, nach-dem ein vernachlässigbar kleines Zeitintervall nach dem Seitpunkt verstrichen ist, zu dem das Signal auf der Leitung 32 niedrig wird, treten die ansteigenden oder Ansteuerflanken der Impulse auf der Leitung 33 innerhalb der Impulsdauer der Impulse auf der Leitung 34- auf, wie dieses in den Fig. 4c und 4d gezeigt ist. Der D-Eingang des Flip-Flops 28 wird daher durch die Taktimpulse auf der Leitung 33 weiterhin angesteuert und das Ausgangssignal auf der Leitung 35 bleibt solange hoch, wie der Schalter 22 geschlossen ist, wie dieses in Fig. 4e gezeigt ist. Obwohl die ansteigenden und abfallenden Flanken der Impulse auf der Ausgangsleitung 35 nach dem Verstreichen eines maximalen Zeitintervalls von "T" auftreten, wie dieses in Fig. 4 gezeigt ist, ist das Verzögerungsintervall eines Wiederholungsintervalles der Impulse auf der Leitung 33 veraachlässigbar klein verglichen mit der Zeit, die bei einer Betätigung des Schalters 22 von Hand auftritt.
Da der Transistor 24 nur dann leitend ist, wenn das Signal auf der Leitung 32 eine niedrige Spannung hat, fließt kein Strom von der Spannungsquelle H höherer Spannung zu dem NOR-Glied über den Transistor 24, wodurch der Leistungsverbrauch während
609822/0910
der Einschaltzeit des Schalters 22 auf ein Minimum vermindert wird. Außerdem findet infolge der Speicherfunktion des Flip-Flops 28 keine gegenseitige Beeinträchtigung des Ausgangsimpulses auf der Leitung 35 mit einem möglichen Kontaktprellen der Kontakte des Schalters 22 statt, vorausgesetzt, daß der Ausgangsimpuls auf der Leitung 33 eine Frequenz hat, die größer als die maximale Dauer dieses Kontaktprellens ist.
Um sicherzustellen, daß bei geschlossenem Schalter 22 der Setzeingang des Flip-Flops 25 eine Spannung erhält, die groß genug ist, um dieses in dem Augenblick zu setzen, zu dem der Transistor 24 in seinen leitenden Zustand geschaltet wird, ist ein Widerstand 4-0 zwischen den Ausgang des NOR-Gliedes 19 und den Verbindungspunkt zwischen dem Eingang des NICHT-Gl ie des und dem Ausgang oder der Drain-Elektrode des Transistors 24 geschaltet und der Q-Ausgang des Flip-Flops 25 ist mit dem zuvor erwähnten Verbindungspunkt verbunden, wie dieses in Fig.5 gezeigt ist. Geben Β/ρϊ^ und· R7 d^e Widerstände des Durchlaßpfades des Transistors 24, des Widerstandes 40 und des Ausgangs widerstandes des NOR-Gliedes 19 jeweils an, so ist die an den Setzeingang des Flip-Flops 25 gegebene Spannung V gleich:
R0 + Ex
Y - -2 L- Y
wobei Yo gleich dem Potential H ist, das von der Spannungsquelle über den Schalter 22 abgegeben wird. Ist der Widerstand 40 in der gezeigten Weise geschaltet, so kann ein erheblicher Impedanzwert des Durchlaßpfades des Transistors 24 zugelassen werden, wenn die Widerstände R0 +R^ ausreichend größer als Rxj sind. Eine größere Toleranz beim V/ert der Durchlaßimpedanz erleichtert die Herstellung des Feldeffekttransistors 24 auf einem integrierten Schaltungschip.
609822/0310
Wie zuvor erwähnt, sollen die ansteigenden oder Ansteuerflanken der Taktimpulse auf der Leitung 33 innerhalb der Impulspaueen der Impulse auf der Leitung 34- am D-Eingang des Flip-Flops 28 auftreten, um einen Ausgangsimpuls zu erzeugen, solange der Schalter 22 geschlossen ist. Solange diese Forderung erfüllt ist, sind auch andere zeitliche Beziehungen als die in Verbindung mit Fig. 3 gezeigten und beschriebenen zwischen den Rücksetzimpulsen auf der Leitung und den Taktimpulsen auf der Leitung 33 möglich, wie dieses in den Fig. 6a und 6b gezeigt ist, wo die Ansteuerflanken der Taktimpulse auf der Leitung 33 während der Impulspausen der Eücksetzimpulse auf der Leitung 32 auftreten.
Mit der vorstehenden Beschreibung wurden lediglich bevorzugte Ausführungsformen der neuen Signalquelle erläutert. Verschiedene Abänderungen können bei diesen Ausführungsbeispielen vorgenommen werden, ohne daß die erfindungsgemäße Lehre verlassen wird. Die gezeigten und beschriebenen Ausführungsbeispiele dienen daher lediglich zur Erläuterung der neuen Signalquelle.
609822/0910

Claims (6)

  1. Patentansprüche
    (wBinärlogische Signalquelle in Festkörperbauweise mit einem Arbeitskontakte aufweisenden Schalter, von denen einer mit einer Spannungsquelle verbunden ist, gekennzeichnet durch einen Impulsgenerator (26,27), der eine erste Impulsfolge, die bestimmte Längen ür die Impulse und Impulspausen hat, und eine zweite Impulsfolge erzeugt, deren Ansteuerflanken während der Impulspausen der ersten Impulsfolge auftreten, durch eine Festkörpersehaltereinrichtung (24), die auf die erste Impulsfolge anspricht, um während deren Impulspausen eine leitende Verbindung durchzuschalten, durch ein Flip-Flop(25) mit einem mit dem anderen Arbeitskontakt des Schalters über die leitende Verbindung der Festkörperschalteinrichtung verbundenen Setzeingang und einem Rücksetzeingang, dem die erste Impulsfolge zugeführt ist, um das Flip-Flop während der Impulszeiten rückzusetzen, und durch ein D-Flip-Flop (28) mit einem D-Eingang, der mit dem Ausgang des ersten Flip-Flops verbunden ist, und einem Takteingang, dem die zweite Impulsfolge zugeführt ist, um das D-Flip-Flop bei den Ansteuerflanken der zweiten Impulsfolge anzusteuern. ·
  2. 2. Signalquelle nach Anspruch 1, dadurch gekennzeichnet , daß die Festkörperschaltereinrichtung (24) ein Feldeffekttransistor mit gesteigerter Durchlässigkeit ist.
  3. 3. Signalquelle nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das erste Flip-Flop (25) ein NICHT-Glied (18), dessen Eingang mit der Festkörperschaltereinrichtung (24) verbunden ist, und ein NOR-Glied (19) aufweist, dessen einer Eingang mit dem Ausgang des UICHT-Gliedes und dessen Ausgang
    609822/091 0
    -15- ? E B I O 6
    mit dem Eingang des NICHT-Gliedes verbunden sind, die eine
    geschlossene Speicherschleife bilden, wobei der Eingang des
    NICHT-Gliedes außerdem mit dem D-Eingang des D-Flip-Flops(28) verbunden ist, während der andere Eingang des NOR-Gliedes mit dem Impulsgenerator verbunden ist.
  4. 4. Signalquelle nach einem der Ansprüche 1 bis 3> dadurch
    gekennzeichnet , daß eine Einrichtung (zl-0) zum Vergrößern des Ausgangswiderstandes des NOR-Gliedes (19) vorgesehen ist.
  5. 5. Signalquelle nach Anspruch 4, dadurch ge kennzeich net, daß die Einrichtung (40) einen Widerstand aufweist, der zwischen den Ausgang des NOR-Gliedes (19) und den Eingang des NICHT-Gliedes (18) geschaltet ist.
  6. 6. Signalquelle nach einem der Ansprüche 1 bis 5? dadurch
    gekennzeichnet , daß der Impulsgenerator ein
    D-Flip-Flop (26) mit einem D-Eingang, der mit dessen einem
    Ausgang (Q) verbunden ist, einem Takteingang (0), der Impulse konstanter Viederholungsfrequenz erhält, und ein NOR-Glied
    (27) aufweist, dessen einer Eingang mit dem anderen Ausgang
    (Q) des D-Flip-Flops (26) und dessen anderer Eingang mit dem
    Takteingang des D-Flip-Flops (26) verbunden sind, wodurch die erste Impulsfolge an dem anderen Ausgang des D-Flip-Flops
    (26) und die zweite Impulsfolge an dem Ausgang des NOR-Gliedes (27) erscheint.
    609822/0910
DE2551063A 1974-11-14 1975-11-13 Binärlogische Signalquelle in Festkörperbauweise Expired DE2551063C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49131257A JPS5156675A (de) 1974-11-14 1974-11-14

Publications (3)

Publication Number Publication Date
DE2551063A1 true DE2551063A1 (de) 1976-05-26
DE2551063B2 DE2551063B2 (de) 1980-10-02
DE2551063C3 DE2551063C3 (de) 1981-08-06

Family

ID=15053675

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2551063A Expired DE2551063C3 (de) 1974-11-14 1975-11-13 Binärlogische Signalquelle in Festkörperbauweise

Country Status (3)

Country Link
US (1) US3979608A (de)
JP (1) JPS5156675A (de)
DE (1) DE2551063C3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931083B2 (ja) * 1975-09-19 1984-07-31 セイコーエプソン株式会社 半導体集積回路
JPS6019471B2 (ja) * 1978-02-17 1985-05-16 シチズン時計株式会社 電子時計

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795823A (en) * 1972-11-09 1974-03-05 Rca Corp Signal detection in noisy transmission path

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823550A (en) * 1972-01-14 1974-07-16 Time Computer Solid state watch display switch
US3917960A (en) * 1974-01-31 1975-11-04 Signetics Corp MOS transistor logic circuit
JPS5733892B2 (de) * 1974-08-14 1982-07-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795823A (en) * 1972-11-09 1974-03-05 Rca Corp Signal detection in noisy transmission path

Also Published As

Publication number Publication date
DE2551063B2 (de) 1980-10-02
JPS5156675A (de) 1976-05-18
DE2551063C3 (de) 1981-08-06
US3979608A (en) 1976-09-07

Similar Documents

Publication Publication Date Title
DE2525075B2 (de) Spannungs-Vervielfacherschaltung
DE2359646A1 (de) Integrierte treiberschaltung mit feldeffekttransistoren
DE2714715B2 (de) Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssignals einen Ausgangsimpuls erzeugt
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2819524A1 (de) Taktgesteuerte spannungsvergleichsschaltung
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE2203456C3 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ
DE2059934B2 (de) Kippschaltung
DE2543403A1 (de) Binaersignalquelle in festkoerperbauweise
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2551063A1 (de) Binaerlogische signalquelle in festkoerperbauweise
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE2723190A1 (de) Schaltung fuer elektronische uhr
DE2713319C2 (de) Taktgeber für digitale Halbleiterschaltungen
DE2538207A1 (de) Signalgenerator
DE2915882A1 (de) Phasen-modulatorkreis
DE2240428A1 (de) Elektronisches signaluebermittlungstor
DE2536362C2 (de) Schaltkreis zur Vermeidung von Schalterprellen
DE2300178C3 (de) Elektrische Kippschaltung
DE2845379A1 (de) Digitale integrierte halbleiterschaltung
DE2250893C3 (de) Frequenzteilerschaltung
DE2450921C3 (de) MOS-integrierte Schaltungsanordnung für einen Impulsgenerator
DE2008147A1 (de) Elektronische Schaltungsanordnung mit mindestens einem bistabilen Multivibrator, insbesondere für integrierte Schaltkreise

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee