DE2845379A1

DE2845379A1 - Digitale integrierte halbleiterschaltung

Info

Publication number: DE2845379A1
Application number: DE19782845379
Authority: DE
Inventors: Helmut Roesler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-10-18
Filing date: 1978-10-18
Publication date: 1980-04-30
Also published as: GB2034552A; FR2439508A1; US4293780A; JPS5556725A; GB2034552B; FR2439508B1; DE2845379C2

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA ^p₁₁₉

Digitale integrierte Halbleiterschaltung

_QRjj

Die Erfindung bezieht sich auf eine digitale integrierte Halbleiterschaltung mit einem zwei unterschiedliche Folgen von Taktimpulsen der gleichen Frequenz liefernden Taktgeber, bei der die vom Taktgeber gelieferten beiden Taktfolgen dasselbe Wirkungspegelniveau haben und zwischen den Wirkungspegeln der einen Taktfolge und den Wirkungspegeln der anderen Taktfolge je eine definierte Pause vorgesehen ist, bei der außerdem ein durch einen Rücksetzimpuls in den digitalen Ausgangszustand versetzbarer Schaltungsteil und ein die Rücksetzimpulse erzeugender Generator vorhanden sind und bei der schließlich für den Betrieb der Halbleiterschaltung ein erstes Betriebspotential sowie ein als Bezugspotential geschaltetes zweites Betriebspotential vorgesehen ist.

Ein Taktgeber, welcher zur Abgabe von periodischen Taktimpulsen TM und TS der soeben angegebenen Art befähigt ist, ist in der DE-Patentanmeldung P 27 13 319.3 (VPA 77 P 1027) beschrieben. An Schaltungsteilen, die durch Rücksetzimpulse in den digitalen Ausgangszustand versetzbar sind, kommen im Prinzip alle digitalen Schal-

030018/0211

- 6-

- > - VPA 78 P 1 t 9 1 BRD

tungsteile in Betracht, die mehrere stabile Betriebszustände einnehmen können. Zu nennen sind hauptsächlich Zähler, Schieberegister, Flip-Flopzellen und logische Gatter.
5

Bei den bekannten digitalen integrierten Halbleiterschaltungen werden die Rücksetzimpulse durch eine entsprechende schaltungstechnische Auslegung der Anlage spontan erzeugt, z.B. indem die Anlage kurz vom ersten Betriebspotential U™ abgeschaltet und wieder angelegt wird. Manchmal ist es aber erwünscht, in einem beliebigen Digitalzustand einer solchen Anlage ohne Unterbrechung des Betriebes des Taktgebers und weiterer Schaltungsteile eine Rücksetzung eines oder mehrerer Schaltungsteile auszulösen, wozu die Erzeugung eines Rücksetzimpulses notwendig ist, der von den übrigen Signalen, insbesondere auch von den beiden Taktfolgen TM und TS klar unterscheidbar ist und der durch einen Schalter nach Belieben erzeugt werden kann.

Eine solche digitale integrierte Halbleiterschaltung ist erfindungsgemäß derart ausgestaltet, daß der die Rücksetzimpulse erzeugende Generator einen Eingangstransistor enthält, dessen Ausgangselektrode mit dem einen Eingang einer Logikschaltung verbunden ist, dessen Steuerelektrode durch die eine Folge der vom Taktgeber erzeugten Taktimpulse beaufschlagt ist und dessen dritter Anschluß über einen Schalter an das erste elektrische Betriebspotential gelegt ist, daß ferner ein zweiter Eingang der Logikschaltung für die zweite Folge der vom Taktgeber erzeugten Taktimpulse sowie ein weiterer Transistor vorgesehen ist, über den die Ausgangselektrode des Eingangstransistors an das Bezugspotential anschaltbar ist, und daß schließlich ein den Ausgang des Generators bildendes, mit zwei Eingängen versehenes logisches Gatter mit Negationseigenschaft an seinem einen Eingang über einen Inverter durch ein sich beim Anschalten des

030018/0211

" * ' ^VPA 78 P 1 ' 9 1 BRD

ersten Betriebspotentials an den Eingangstransistör ergebendes Signal bzw. Potential und an seinem anderen Eingang über die vom Eingangstransistor beaufschlagte Logikschaltung gesteuert ist.
5

Die Erfindung läßt sich auf zwei verschiedene Weise weiter ausgestalten, die nun anhand der Figuren 1 und 2 erläutert werden. Fig. 3 stellt den zeitlichen Verlauf der Rücksetzimpulse R inbezug auf die Taktsignale TS und TM dar.

Bei der ersten Ausgestaltung ist die Logikschaltung zu einer quasistatischen Schieberegisterzelle ergänzt, indem der Ausgang des Eingangstransistors einerseits an den Eingang eines Inverters, andererseits an den dritten Anschluß eines weiteren Transistors gelegt ist, indem ferner der Steueranschluß dieses weiteren Transistors durch das Hilfssignal beaufschlagt und sein Ausgang zusammen mit dem Ausgang eines weiteren Gatters mit negierenden Eigenschaften an den einen Signaleingang des Ausgangsgatters gelegt ist, indem außerdem der Ausgang des Inverters über einen durch die zweite Folge der vom Taktgeber erzeugten Taktimpulse gesteuerten dritten Transistor an einen Eingang des genannten weiteren Gatters mit negierenden Eigenschaften geschaltet ist und indem schließlich der Ausgang des Inverters außerdem mit dem zweiten Eingang des Ausgangsgatters verbunden ist. Die Hilfssignale werden bei dieser Ausgestaltung bevorzugt von der einen Folge der Taktsignale TS abgeleitet. Eine dazu geeignete Schaltung ist in Fig. 1 miteinbezogen.

Die Transistoren können Bipolartransistoren sein. Für diesen Fall ist die Steuerelektrode durch den Basiseingang , der Transistorausgang durch den Kollektor und der dritte Anschluß durch die Emitterelektrode gegeben. Bei der in Fig. 1 gegebenen Darstellung ist jedoch die vorteilhaftere Ausgestaltung in MOS-Technik gewählt, wobei

030018/0211

- ö-

- 4 - ^VPA 78 P Π 9 1 BR3'

die Transistoren einschließlich der der Realisierung der logischen Gatter dienenden Transistoren als Transistoren vom Anreicherungstyp und vom gleichen Kanaltyp gegeben sind, obwohl andererseits auch eine Realisierung in CMOS-Technik ohne weiteres möglich ist.

Zu bemerken ist noch, daß außer der der Erzeugung der Hilfssignale dienenden Anlage noch die Möglichkeit der Anwendung eines Koordinators angedeutet ist, der die Aufgabe hat, beim Wiedereinschalten der Gesamtanlage für die allgemeine Rücksetzung in den digitalen Ausgangszustand zu sorgen. Der Koordinator kann z.B. entsprechend der DE-PS 24 60 671 (VPA 74/1210) ausgestaltet sein.

Bei der in Fig. 1 dargestellten Ausgestaltung des der Erzeugung von Rücksetzsignalen dienenden taktgesteuerten Generators liegt das Bezugspotential U₃₅ an den Invertern I^ und Ip sowie an den logischen Gattern G₁ und G₂. Dasselbe gilt für das andere Betriebspotential Uqq· Der Eingangstransistör T1 liegt mit seinem Sourceanschluß an dem Schalter S1 und - falls dieser geschlossen ist am ersten Betriebspotential Uqq· Mit seinem Drain liegt er an einem Verzweigungspunkt, der einerseits an den Eingang des Inverters I-., andererseits an den Sourceanschluß eines weiteren Transistors T3 führt. Der Ausgang des Inverters I- ist mit dem Sourceanschluß eines dritten Transistors T2 verbunden, der zum Eingang eines Gatters G₂ mit negierenden Eigenschaften leitet.

Dieses Gatter G₂ i'st für den Fall, daß keine Steuerung durch einen Koordinator vorgesehen ist, ein einfacher Inverter, dessen Ausgang zusammen mit dem Drain des weiteren Transistors T5 an den einen Eingang des den Ausgang des Generators bildenden Gatters G. gelegt ist.

Für den Fall, daß eine Steuerung durch einen Koordinator geplnat ist, besteht das Gatter G₂ aus einem zwei logische Eingänge aufweisenden Gatter mit negierenden

030018/0211

~ * - ^VPA 78 P 1 1 9 1 BRQ Eigenschaften. Bevorzugt, wie auch bei dem in Fig. 1 dargestellten Ausführungsbeispiel, ist das Gatter G₁ durch ein NOR-Gatter gegeben. Dasselbe gilt auch für das Gatter Gp, falls dieses mit zwei logischen Eingängen versehen sein soll.

Bei Realisierung der Schaltung in MOS-Technik bestehen die Inverter I₁, Ip und ggf. auch das Gatter Gp aus der Serienschaltung eines am ersten Betriebspotential U_GG liegenden (bevorzugt durch einen als Widerstand geschalteten MOS-Feldeffekttransistor realisierten) Lastwiderstand und eines Treibertransistors, dessen Sourceanschluß mit dem Bezugspotential U₃₃ verbunden ist. Ein Schaltungspunkt zwischen dem Widerstand und dem Treibertransistor dient als Ausgang des Inverters. Das NOR-Gatter G₁ (und ggf. auch das Gatter Gp) besteht aus der Parallelschaltung zweier MOS-Feldeffekttransistören, deren Sourceanschlüsse durch das Bezugspotential U₃₃ beaufschlagt sind, während ihre Drainanschlüsse über einen gemeinsamen Widerstand am ersten Betriebspotential liegen. Die Gates der beiden Transistoren gelten als je ein logischer Eingang und der Anschluß der Paralellschaltung an den gemeinsamen Lastwiderstand als Signalausgang des Gatters.

Schließlich ist noch zu erwähnen, daß der Ausgang des Inverters I₁ auch zur Beaufschlagung des einen Eingangs des NOR-Gatters G₁ vorgesehen ist. Außerdem liegt der Ausgang des Inverters I₁ über einen Kondensator C am Bezugspotential U₃₃*

Der durch den Inverter I₁ an seinem Sourceanschluß versorgte Feldeffekttransistor T2 wird über sein Gate mit der zweiten Folge TS der vom Taktgeber gelieferten FoI-ge von Taktimpulsen gesteuert, während sein Drain über das Gatter Gp mit dem zweiten Eingang des Ausgangs-NOR-Gatters G₁ verbunden ist. Am gleichen Eingang des

030018/0211

- ,6 - VPA 78 P I « 0 1 BRD

des Ausgangsgatters G₂ liegt auch der Drain des bereits genannten Transistors T3, dessen Gate mit den für die beschriebene Anordnung notwendigen und aus dem Taktsignal TS abgeleiteten Taktsignalen TSS gesteuert ist. 5

Das Gatter G₂ ist als Inverter wirksam, falls auf den bereits erwähnten Koordinator verzichtet wird. Sonst ist es ein dem Ausgangsgatter G^ gleiches NOR-Gatter. Der Koordinator hat die Aufgabe, beim Wiedereinschalten der Anlage einen Impuls abzugeben, durch den der digitale Ausgangszustand der Gesamtanlage hergestellt wird, so daß die Schaltung wieder betriebsbereit ist. Bei dem in der bereits oben genannten De-PS 24 60 671 beschriebenen Koordinator handelt es sich um einen Richtimpulsgeber in integrierter MOS-Technik, der beim Einschalten einer Versorgungspannung einen Impuls RZ abgibt, und welcher dadurch gekennzeichnet ist, daß die Sourceelektrode eines ersten MOS-Feldeffekttransistors vom Anreicherungstyp auf einem Bezugspotential U_ss und die Drainelektrode über einen Widerstand auf einem Versorgungspotential Uqq liegt, daß zwischen das Versorgungspotential Uq£ und das Bezugspotential U„„ ein Spannungsteiler für die Versorgungsspannung geschaltet ist, mit dessen Teilerpunkt die Gateelektrode des MOS-Feldeffekttransi-■ stors verbunden ist und daß weiterhin die Drainelektro- des des MOS-Feldeffekttransistors zu. einem Ausgang der Schaltungsanordnung führt.

Wenn also ein solcher Koordinator vorgesehen ist, dann ist auch das Gatter G₂ als NOR-Gatter ausgebildet, wobei der zweite logische Eingang dieses Gatters durch die vom Koordinator abgegebenen Impulse gesteuert ist, während der andere logische Eingang dieses Gatters über den Drain des Transistors T2 beaufschlagt ist. Im übrigen kann die Aufgabe des Koordinators auch der vorliegenden Anordnung übertragen werden, indem die durch

030018/021 1

Steuerung des Schalters S1 erzeugten Impulse dazu verwendet werden, um die Anordnung in den Ausgangszustand zu schalten und indem das Anschalten der Anordnung an die Betriebspotentiale zwangsläufig mit einer kurzdauernden Aktivierung der die Resetimpulse erzeugenden Anlage gemäß der Erfindung verbunden wird. In diesem Falle kommt man mit der vereinfachten Ausgestaltung aus, bei der das Gatter Gp nur ein Inverter ist.

Die durch die Taktimpulse TS gesteuerte Anlage zur Erzeugung der für das Gate des Transistors T3 benötigten Impulse TSS besteht aus einem als Widerstand geschalteten Feldeffekttransistor t (z.B. vom Verarmungstyp), dessen Source den Eingang der Schaltung bildet, dessen Gate am ersten Betriebspotential Uq^ liegt und dessen Drain mit dem Gate des zu steuernden Transistors T3 leitend verbunden ist.und außerdem einerseits über einen Kondensator C2, andererseits über die Source-Drainstrecke eines durch den Steuertakt TS über einen Inverter Ip gesteuerten Feldeffekttransistors T4 an das Bezugspotential Ug_S gelegt ist.

Bevor auf die Wirkungsweise dieser Schaltung eingegangen wird, soll noch die in Fig. 2 dargestellte Anlage beschrieben werden. Dabei ist zunächst festzustellen, daß die Hilfssignale TSS bei der in Fig. 2 dargestellten Anlage nicht erforderlich sind. .

Der das erste Betriebspotential Unn an den Drain des Transistors T5 legende Schalter S2 stellt zugleich die Verbindung dieses Potentials mit dem Eingang eines Inverters I-z her, dessen Ausgang mit dem einen Signaleingang des den Ausgang der Schaltung bildenden NOR-Gatters G, verbunden ist. Der Sourceanschluß des Transistors T5 ist einerseits über einen Kondensator C3 an das Bezugspotential U_ss, andererseits an den einen Eingang eines

030018/0211

NOR-Gatters Gg geschaltet, dessen zweiter Eingang durch die Folge TS von Taktimpulsen beaufschlagt ist. Dieselbe Folge von Taktimpulsen ist außerdem an den einen Eingang eines zweiten NOR-Gatters G₇ gelegt, dessen zweiter Eingang an den einen Anschluß eines weiteren Feldeffekttransistors T6 und über einen weiteren Kondensator C4 an das Bezugspotential U_ss geschaltet ist. Der zweite Anschluß des Transistors T6, also sein Drain, ist mit demjenigen Eingang des Schlußgatters G, verbunden, der auch vom Ausgang des Inverters I^ her gesteuert ist. Die Gateelektroden der beiden Feldeffekttransistoren T5 und T6 werden durch das vom Taktgeber gelieferte Taktsignal TM gesteuert.

Der Ausgang des NOR-Gatters Gg liegt am einen Eingang eines weiteren NOR-Gatters G^, der Ausgang des NOR-Gatters G₇ am Eingang eines fünften NOR-Gatters G₅, welches bei Anwendung eines Koordinators mit drei Eingängen, sonst mit zwei Eingängen versehen ist. Im ersten Fall ist ein Eingang des NOR-Gatters G= durch Kopplung mit dem Ausgang des NOR-Gatters G^, ein Eingang durch die Beaufschlagung durch das NOR-Gatter G₇ und ein Eingang durch die vom Koordinator gelieferten Rücksetzsignale RZ gesteuert. Im zweiten Falle werden nur zwei Eingänge benötigt und durch das Gatter G7 beziehungsweise durch den Ausgang des Gatters G^ gesteuert. Das NOR-Gatter Gr hat nur zwei Eingänge, von denen der eine mit dem Ausgang des Gatters G₅ und der andere mit dem Ausgang des Gatters Gg verbunden ist. Das zweite und das dritte NOR-Gatter der Schaltung, also die Gatter Gg und G₇ sind, wie bereits festgestellt, mit dem einen ihrer beiden logischen Eingänge mit den Sourceanschlussen je eines der beiden Transistoren T5 und T6 sowie über den Kondensator C3 bzw. C4 an das Bezugspotential Ug₃ geschaltet. Der jeweils andere Eingang dieser beiden NOR-Gatter Gg und G₇ wird durch das vom Taktgeber abgegebene Taktsignal TS gesteuert.

030018/0211

-4 - VPA 78P 1 191 BRD

Hat das mit seinem Ausgang am Schlußgatter G, liegende NOR-Gatter G₅ drei Eingänge und ist demzufolge ein Koordinator vorgesehen, so liegt der vom Koordinator her mit den Rückstellimpulsen RZ gesteuerte dritte logische Eingang des NOR-Gatters Gc außerdem am Gate eines Transistors T7 (vom Anreicherungstyp), dessen Source-Drainstrecke den Sourceanschluß des zweiten Feldeffekttransistors T5 und damit den einen Eingang des zweiten NOR-Gatters Gg in Abhängigkeit vom Signal RZ an das Bezugspotential U_gs schaltet.

Hinsichtlich der Wirkung der Schaltung gemäß Fig. 1 ist nun folgendes festzustellen, wobei auch auf das Impulsdiagramm gemäß Fig. 3 hingewiesen wird.

Mit dem Schließen des Schalters S1 liegt die Source des Eingangstransistors T1 am Potential Uqq> dem der logische Zustand EINS zugeordnet ist. Mit dem folgenden Signal aus der Taktfolge TM wird der Transistor T1 leitend so daß die logische EINS an den Eingang des Inverters I₁ und an die Source des Transistors T3 gelangt. Das am Ausgang des Inverters I₁ erscheinende Signal wird im Kondensator C1 gespeichert und außerdem an den einen Eingang des Ausgangs-NOR-Gatters G₁ als auch an die Source des durch das zweite Taktsignal TS getasteten Transistors T2 gelegt. Nach dem Abklingen des am Gate des Transistors T1 anhängigen TM-Signals wird der Transistor T2 infolge des nun auftretenden Signals TS leitend, so daß die am Ausgang des Inverters I₁ anhängige logische NULL an den Eingang des Gatters G₂ geschoben wird und die vorher dort anhängig gewesene EINS ersetzt, so daß am Ausgang von G₂ eine logische EINS erscheint. Andererseits wird über den Transistor T3 - verzögert durch die Ausgestaltung des Hilfssignals TSS - der nunmehr am Ausgang des gesperrten Eingangstransistors T1 vorliegende Zustand, also eine NULL, übeetragen, durch die die EINS am Ausgang der Logikschaltung abgebaut wird, was auch durch

030018/0211

- 10 - VPA 78 P 11 9 1 BRD

den Ausgangskondensator C3 mitbedingt ist. Erreicht· wird auf diese Weise, daß an den beiden Eingängen des Ausgangs-NOR-Gatters G₁ jeweils eine logische NULL solange anliegt, daß sie von der ansteigenden Flanke des ersten nach Betätigung des Schalters S1 erscheinenden Taktimpulses TM bis zur ansteigenden Flanke des darauffolgenden Taktimpulses TS reicht.

Ähnlich wie die in Fig. 1 dargestellte Schaltung wirkt auch eine Schaltung gemäß Fig. 2,· deren Kern ein aus vier NOR-Gattern (oder auch NAND-Gattern) G^-Gy aufgebautes Master-Slave-Flip-Flop ist. Beim Auftreten des ersten nach dem Schließen des Schalters S2 folgenden Taktimpulses TM wird über den Eingangstransistor T5 der Kondensator C4 auf eine EINS geladen, während das beim Schließen von S2 am Eingang des Inverters I, auftretende Signal eine logische NULL am Ausgang des Inverters und damit an dem einen Eingang des Ausgangsgatters G, zur Folge hat. Dieses Gatter kann einen Resetimpuls R aber erst dann erzeugen, wenn auch am anderen Eingang, also am Ausgang des NOR-Gatters Gc eine NULL anhängig ist. Diese erscheint, sobald die beiden Transistoren T5 und T6 aufgrund des folgenden Signals TM leitend geworden sind und dementsprechend über den Transfertransistor T5 (Eingangstransistor) die durch das erste Betriebspotential U™ bedingte logische EINS an das NOR-Gatter Gg herangetragen wird. Das nun folgende Signal TS sorgt dafür, daß am Ausgang des Gatters G₅ eine logische EINS erscheint, so daß der am Ausgang von G, anstehende Reaet-Impuls R abgebrochen wird.

Die über einen eventuell vorgesehenen Koordinator gelieferten General-Rücksetzimpulse RZ werden bei der in Fig. 2 dargestellten Anlage auf das NOR-Gatter G₅ gegeben, das dann zu diesem Zwecke mit drei logischen Eingängen versehen ist. Außerdem ist in diesem Fall noch

030018/0211

" Ab"

- /\ - VPA 78 ρ 1 1 9 1 BRD

ein Feldeffekttransistor T7 vorgesehen, dessen Source am Bezugspotential U_Ss^} dessen Drain am Ausgang des Eingangstransistors T5 und dessen Gate mit dem die Signale RZ liefernden Koordinator verbunden ist. Der Koordinator ist in den Figuren nicht dargestellt.

Die Wirkung des Signals RZ ist bei den Anordnungen gemäß Fig. 1 und 2 derart, daß durch dieses Signal an den beiden Eingängen der Ausgangsgatter G₁ bzw. G-, jedesmal eine logische NULL erzeugt wird, so daß ein RUckstellimpuls R abgegeben wird.

3 Figuren

9 Patentansprüche

030018/0211

Claims

Patentansprüche

^J Digitale integrierte Halbleiterschaltung mit einem zwei unterschiedliche Folgen von Taktimpulsen der gleichen Frequenz liefernden Taktgeber, bei der die vom Taktgeber glieferten beiden Taktfolgen dasselbe Wirkungspegelniveau haben und zwischen den Wirkungspegeln der einen Taktfolge und den Wirkungspegeln der anderen Taktfolge je eine definierte Pause vorgesehen ist, bei der außerdem ein durch einen Rücksetzimpuls in den digitalen Ausgangszustand versetzbarer Schaltungsieil und ein die Rücksetzimpulse erzeugender Generator vorhanden sind und bei der schließlich für den Betrieb der Halbleiterschaltung ein erstes Betriebspotential sowie ein als Bezugspotential geschaltetes zweites Betriebspotential vorgesehen ist, dadurch gekennzeichnet, daß der die Rücksetzimpulse (R) erzeugende Generator einen Eingangstransistor (T1;T5) enthält, dessen Ausgangselektrode mit dem einen Eingang einer Logikschaltung verbunden ist, dessen Steuerelektrode durch die die eine Folge (TM) der vom Taktgeber erzeugten Taktimpulse (TM,TS) beaufschlagt ist und dessen dritter Anschluß über einen Schalter (S1;S2) an das erste elektrische Betriebspotential (Uqq) gelegt ist, daß ferner ein zweiter Eingang der Logikschaltung für die zweite Folge (TS) der vom Taktgeber erzeugten Taktimpulse (TM,TS) sowie ein weiterer Transistor (T3;T5) vorgesehen ist, über den die Ausgangselektrode des Eingangstransistors (T1;T5) an das Bezugspotential (Ugg) anschaltbar ist, und daß schließlich ein den Ausgang des Generator bildendes, mit 2wei Eingängen versehenes logisches Gatter mit Negationseigenschaft (G₁;G,) an seinem einen Eingang über einen Inverter (I^;I,) durch ein sich beim Anschalten des Betriebspotentials (Uqq) an den Eingangstransistor (T1;T5) ergebendes Signal bzw. Potential und an seinem anderen Eingang über die vom Eingangstransistor

030018/0211
ORIGINAL INSPECTED

_ 2 - VPA 78 P 1 1 9 1 BRD (T1;T5) beaufschlagte Logikschaltung gesteuert ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung aus dem - gleichzeitig zur Beaufschlagung des einen Eingangs des den Ausgang des Generators bildenden Gatters (G₁) dienenden - Inverter (I₁), einem diesem nachgeschalteten Transistor (T2) und einem Ausgangsgatter (G₂) mit Negationseigenschaft sowie einem Kondensator (C1) besteht, daß dabei der Ausgang des Inverters (I₁) über den Kondensator (C1) an das Bezugspotential (Uqq) und die Steuerelektrode des Transistors (T2) an die zweite Folge (TS) der vom Taktgeber erzeugten Taktsignale (TM,TS) angeschlossen ist und daß schließlich der Eingang des Inverters (I₁) über einen mittels eines aus der zweiten Folge (TS) der vom Taktgeber erzeugten Taktsignale (TM,TS) gewonnenen Hilfssignals (TSS) gesteuerten - Transistor (T3) mit dem Signalausgang des Ausgangsgatters (Gp) der Logikschaltung und damit mit dem zweiten Eingang des den Ausgang des Generators bildenden Gatters (G₁) verbunden ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß wenigstens das den Ausgang des Generators bildende logische Gatter (G₁) als NOR-Gatter ausgebildet ist.
4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daßein beim Anschalten der Anordnung an das erste Betriebspotential (U_Qq) wirksam werdender und die Anordnung in den digitalen Ausgangszuständ durch einen allgemeinen Rücksetzimpuls (RZ) versetzender Koordinator vorgesehen ist und daß die vom Koordinator gelieferten Rücksetzimpulse (RZ) an den anderen Eingang des als NOR-Gatter mit zwei logischen Eingängen ausgebildeten Ausgangsgatters (Gp) der Logikschaltung gelegt sind.
5. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß daß das Ausgangsgatter (G«) der Logik-

030018/0211

" ³ " ^VPA 78 P 1 1 9 1 BRD schaltung als Inverter ausgebildet ist.
6. Vorrichtung nach den Ansprüchen 2 bis 5» dadurch gekennzeichnet, daß die nicht zur Steuerung des Eingangstransistors (T1) vorgesehene zweite Folge (TS) der vom Taktgeber erzeugten Folgen von Taktimpulsen einerseits an den Eingang eines an seiner Steuerelektrode durch das erste Betriebspotential (Uqq) beaufschlagten und mit seinem Ausgang über einen weiteren Transistor (T4) und einen weiteren Kondensator (C2) am Bezugspotential (Ug_S) liegenden Transistors(t) gegeben ist und daß der Ausgang dieses Transistors (t) mit der Steuerelektrode des den Ausgang des Eingangstransistors (T1) mit dem einen Eingang des Ausgangsgatters (G₁) verbindenden Transistors (T3) verbunden ist und daß schließlich der mit den umzuwandelnden Taktimpulsen (TS) beaufschlagte Eingang über einen weiteren Inverter (I₂) an die Steuerelektrode des den Ausgang des durch das erste Betriebspotential (Uqq) gesteuerten Transistors

(t) mit dem Bezugspotential (Ugg) verbindenden Transistors (T4) gelegt ist.
7· Vorrichtung nach den Ansprüchen 2 bis 6, dadurch gekennzeichnet, daß die vorgesehenen Transistoren als MOS-Feldeffekttransistoren, insbesondere vom Anrelcherungstyp, ausgebildet sind.
8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung vier NOR-Gatter in Master-Slave-Flip-Flopschaltung aufweist und daß die Transistoren des Generators als MOS-Feldeffekttransistören vom Anreicherungstyp ausgebildet sind.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Sourceelektrode des Eingangstransistors (T5) über einen Kondensator (C4) am Bezugspotential (Ug₃)

030018/0211

- 4 - VPA 78 P 1 1 9 1 BRD und außerdem am einen Eingang eines NOR-Gatters (Gg) liegt, dessen zweiter Eingang durch das eine der beiden vom Taktgeber gelieferte Taktsignal (TS) gesteuert ist, daß weiter die Gatelektrode des Eingangstransistors (T5) durch das andere Taktsignal (TM) beaufschlagt und der Drainanschluß des Eingangstransistors (T5) einerseits über einen Schalter (S2) mit dem ersten Betriebspotenti potential (Uqq), andererseits über einen Inverter (I,) mit dem einen logischen Eingang des als NOR-Gatter mit zwei logischen Eingängen ausgebildeten Ausgangsgatters (G,) des Generators verbunden ist, daß außerdem das Bezugspotential (Ugg) über einen weiteren Kondensator (C5) sowohl mit dem einen Eingang eines weiteren NOR-Gatters (Gy), dessen zweiter Eingang in gleicher Weise wie das mit dem Sourceanschluß des Eingangstransistors (T5) verbundene NOR-Gatter (Gg) taktgesteuert ist, als auch mit dem Sourceanschluß eines weiteren Feldeffekttransistors (T6) verbunden ist, dessen Gateelektrode mit der Gateelektrode des Eingangstransistors (T5)und dessen Drainanschluß mit demjenigen Eingang des den Ausgang des Generators bildenden NOR-Gatters (G,) verbunden ist, der über den Inverter (I,) einerseits vom Drainpotential des Eingangstransistors (T5), andererseits durch das über den Schalter (S2) gelieferte erste Betriebspotential (Uqq) gesteuert ist, und daß schließlich die Logikschaltung durch die beiden anderen NOR-Gatter (Gc,Gc) ergänzt ist, die zueinander kreuzgekoppelt und an ihrem freien Eingang durch je eines der beiden anderen NOR-Gatter (Gg,Gy) der Logikschaltung gesteuert sind, wobei der Ausgang desjenigen der beiden zu steuernden NOR-Gatter (Gc) an den zweiten Eingang des den Ausgang des Generators bildenden NOR-Gatters (G,) gelegt ist, das seinerseits durch denjenigen Feldeffekttransistor (T6) gesteuert ist, dessen Gateelektrode mit der Gateelektrode des Eingangstransistors (T5) leitend verbunden ist.

030018/0211