DE1293842B

DE1293842B - Aus NAND-Gattern aufgebautes, taktgesteuertes Flip-Flop

Info

Publication number: DE1293842B
Application number: DE1967S0112370
Authority: DE
Inventors: Fleischhammer; Dipl-Ing Werner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1967-10-12
Filing date: 1967-10-12
Publication date: 1969-04-30
Also published as: GB1185938A; FR1589009A; NL6814096A

Description

In der digitalen Schaltungstechnik hat es sich eingebürgert, die einzelnen Bausteine durch ihr logisches Verhalten zu beschreiben. Insbesondere ist es üblich geworden, die verschiedenen Arten von bistabilen Kippschaltungen nach den Gesichtspunkten der sequentiellen Logik zu unterscheiden.

Durch die Zeitschrift »Elektronische Rechenanlagen«, 9 (1967), H. 1, S. 9 bis 16 ist eine taktgesteuerte bistabile Kippschaltung unter der Bezeichnung »DV-Flipflop« bekanntgeworden, deren Symbol in Fig. la dargestellt ist. Eine am Eingang D anliegende Information wird beim Eintreffen eines Taktimpulses vom Flipflop übernommen und an den Ausgang Q bzw. mit ihrem inversen Wert an den Ausgang £7 weitergegeben, wenn gleichzeitig an dem zweiten Eingang V eine »1« anliegt. Wird dagegen der Eingang V auf »0« gehalten, so ändert sich der bisherige Schaltzustand des Flipflop beim Eintreffen eines Taktimpulses nicht, unabhängig von der am Eingang D anliegenden Information.

Diese Beziehungen sind in Fig. Ib in Form einer Wahrheitstabelle wiedergegeben, wobei die an den Eingangs- bzw. Ausgangsklemmen auftretenden logischen Signale hier und im weiteren die Namen ihrer Klemmen tragen und die Indices η bzw n + 1 die Zustände vor dem Eintreffen bzw. nach dem Eintreffen eines Taktimpulses kennzeichnen.

Für die Realisierung von DV-Flipflops sind mehrere Möglichkeiten bekannt; der einfachste Aufbau besteht aus sieben NAND-Gattern. Auch das stellt noch einen beträchtlichen Aufwand dar, und es ist deshalb die Aufgabe der Erfindung, die Anzahl der zur Bildung eines DV-Flipflops erforderlichen Verknüpfungsglieder zu verringern.

Gemäß der Erfindung wird diese Aufgabe mit einem aus sechs NAND-Gattern aufgebauten Flipflops gelöst durch die Verbindung des Takteinganges mit je einem Eingang der beiden Gatter zur Übernahmesteuerung und durch die Verbindung des Vorbereitungseinganges mit je einem weiteren Eingang dieser beiden Gatter, ferner durch eine in an sich bekannter Weise vorgesehene Verbindung zwischen dem Ausgang des zweiten Gatters zur Übernahmesteuerung mit einem Eingang des ersten Gatters zur Übernahmesteuerung.

Die F i g. 2 zeigt den inneren Aufbau des Flipflops gemäß der Erfindung in Form seiner logischen Struktur. Die NAND-Gatter Gl bis G 6 sind dabei in der üblichen Weise durch Halbkreise dargestellt. Der Punkt an der Seite des Ausgangs kennzeichnet die Inversion der UND-Funktion. Die gestrichelten Verbindungen in Fig. 2 sollen zunächst nicht berücksichtigt werden.

Die beiden NAND-Gatter GS und G6 bilden für sich infolge der gegenseitigen Rückkopplung eine bistabile Kippstufe, wobei vorausgesetzt wird, daß die Gesamtverstärkung in der Ringschaltung GS, G 6, GS gleich 1 im stationären Zustand und größer als 1

ίο während des Überganges von einem stationären Zustand in den anderen ist. Beispielsweise kann die erforderliche Verstärkung von den zur Inversion der Signale dienenden Elementen der Gatter mit übernommen werden.

Die bistabile Kippstufe mit den NAND-Gattern G 5 und G 6 ist jedoch für sich allein nicht taktgesteuert und erfüllt auch sonst nicht die in der Tabelle nach F i g. 1 b festgelegten Bedingungen für ein DV-Flipflop.

Zum vollständigen Aufbau des DV-Flipflops nach der Erfindung bedarf es vielmehr noch der weiteren NAND-Gatter Gl bis G 4. Das Informations-Sperrgatter Gl bewirkt je nach Art der am Informationseingang D anliegenden Information teils allein, teils im Zusammenwirken mit dem Hilfsgatter G 2 und den Gattern G 3 und G 4 zur Übernahmesteuerung, daß ein Wechsel der anliegenden Information während der Dauer eines Taktimpulses keinen Einfluß mehr auf den Inhalt des Flipflops hat. Das bedeutet, daß der für die Informationsübernahme entscheidende Zeitpunkt der Beginn eines Taktimpulses ist. Man spricht daher in diesem Zusammenhang auch von einer Taktflankensteuerung.
Zum besseren Verständnis ist das innere logische Verhalten des Flipflops nachstehend an Hand von Wahrheitstabellen für die einzelnen Gatter Gl bis G6 erläutert. Die Bezeichnungen D, T, Gl bis G6 sollen hierbei wieder die an den Eingängen D und T bzw. die an den Ausgängen der Gatter anliegenden Signale bedeuten. Die ersten Zeilen gelten für den willkürlich gewählten Fall, daß im Flipflop eine »0« eingespeichert ist und die Information am Eingang D dem binären Wert »1« entspricht. Die zweiten Zeilen der Tabellen geben den Zustand nach dem Beginn des Taktimpulses an, der die Einspeicherung der Information bewirkt. Die dritten Zeilen berücksichtigen schließlich noch den Fall, daß sich die am Eingang D anliegende Information bereits während der Dauer des Taktimpulses wieder ändert.

D	G3	Gl
1	1	0
1	1	0
0	1	1

Gl	G4	G2
0	1	1
ο	0	1
ι	0	1

Gl	G4	T	G3
0	1	0	1
ο	0	1	1
ι	0	1	1

Gl	T	G4
1	0	1
1	1	0
1	1	0

G3	G6	GS
1	0	1
1	1	0
1	1	0

G4	GS	G6
1	1	0
0	0	1
0	0	1

Der Fig. 2 ist ohne weiteres zu entnehmen, daß die Taktimpulse unwirksam bleiben, wenn an dem Vorbereitungseingang V eine »0« anliegt. Soll also eine Einspeicherung erfolgen, so muß mindestens bei Beginn des betreffenden Taktimpulses und für die Dauer der Schaltzeit der Vorbereitungseingang V auf

einem Potential gehalten werden, das einer binären »1« entspricht. Dieser Zustand wurde auch bei den vorstehenden Wahrheitstabellen vorausgesetzt. Darüber hinaus wurde F=I auch noch für den in den dritten Zeilen der Tabellen angenommenen Fall vorausgesetzt. Das DV-Flipflop gemäß der Erfindung kann durch einen Setzeingang 3 und/oder einen Rücksetzeingang E zum asynchronen, d. h. nicht taktgesteuerten Setzen und/oder Rücksetzen erweitert werden. Zum Setzen des Flipflops muß an den Eingang 3, der nach F i g. 2 über gestrichelt gezeichnete Verbindungen mit Eingängen der Gatter G 2 und G 6 verbunden ist, eine »0« angelegt werden. Entsprechendes gilt für das Rücksetzen über den Eingang]!?, der zu den Gattern Gl, G 4 und G 5 führt. Im Normalbetrieb des Flipflops müssen also die beiden Eingänge 15 und ~K, sofern vorhanden, mit einem der binären »1« entsprechenden Potential beaufschlagt sein.

Claims

Patentansprüche: 30

1. Aus NAND-Gattern aufgebautes, taktgesteuertes Flipflop, bei dem eine an einem Informationseingang anliegende Information in Abhängigkeit von dem Signalwert (»1« oder »0«) an einem Vorbereitungseingang mit Beginn eines über einen Takteingang zugeführten Taktimpulses in eine aus zwei gegenseitig rückgekoppelten NAND-Gattern (G 5, G 6) bestehende bistabile Kippstufe übernommen oder nicht übernommen wird (DV-Flipflop), mit einem ersten und einem zweiten NAND-Gatter (G 3, G 4) zur Übernahmesteuerung, deren Ausgänge jeweils mit den Steuereingängen der bistabilen Kippstufe verbunden sind, mit einem Informations-Sperrgatter (Gl), das dem ersten Gatter (G 3) zur Übernahmesteuerung vorgeschaltet ist und das einerseits mit der am Informationseingang (D) anliegenden Information und andererseits mit dem Ausgangssignal des nachgeschalteten Gatters (G 3) beaufschlagt wird und mit einem dem zweiten Gatter (G 4) zur Übernahmesteuerung vorgeschalteten, von dessen Ausgang her rückgekoppelten Hilfsgatter (G 2), dessen zweiter Eingang mit dem Ausgang des Informations-Sperrgatters (Gl) verbunden ist, gekennzeichnet durch die Verbindung des Takteinganges (T) mit je einem Eingang der beiden Gatter (G 3, G 4) zur Übernahmesteuerung und durch die Verbindung des Vorbereitungseinganges (V) mit je einem weiteren Eingang dieser beiden Gatter (G 3, G 4), ferner durch eine in an sich bekannter Weise vorgesehene Verbindung zwischen dem Ausgang des zweiten Gatters (G 4) zur Übernahmesteuerung mit einem Eingang des ersten Gatters (G 3) zur Übernahmesteuerung.

2. Flipflop nach Anspruch 1, dadurch gekennzeichnet, daß je ein Eingang des Informations-Sperrgatters (Gl), des zweiten Gatters (G 4) zur Übernahmesteuerung und des mit dem Ausgang des ersten Gatters (G 3) zur Übernahmesteuerung verbundenen Gatters (G 5) der bistabilen Kippstufe mit einem Rücksetzeingang Tf verbunden ist, wobei das Rücksetzen des Flipflops asynchron erfolgt, wenn an den Rücksetzeingang 3? ein dem Binärwert »0« entsprechendes Potential angelegt wird.

3. Flipflop nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß je ein Eingang des Hilfsgatters (G 2) und des mit dem Ausgang des zweiten Gatters (G 4) zur Übernahmesteuerung verbundenen Gatters (G 6) der bistabilen Kippstufe mit einem Setzeingang 3 verbunden ist, wobei das Setzen asynchron erfolgt, wenn an den Setzeingang S ein dem Binärwert »0« entsprechendes Potential angelegt wird.

Hierzu 1 Blatt Zeichnungen