DE3883167T2 - TTL zu ECL-Eingangsumsetzer/Treiberschaltung. - Google Patents
TTL zu ECL-Eingangsumsetzer/Treiberschaltung.Info
- Publication number
- DE3883167T2 DE3883167T2 DE88310444T DE3883167T DE3883167T2 DE 3883167 T2 DE3883167 T2 DE 3883167T2 DE 88310444 T DE88310444 T DE 88310444T DE 3883167 T DE3883167 T DE 3883167T DE 3883167 T2 DE3883167 T2 DE 3883167T2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- translator
- input
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
Description
- Die Erfindung betrifft einen elektronischen Schaltkreis und insbesondere einen Spannungspegel-Übersetzungsschaltkreis.
- Zwei gut bekannte und gemeinsam verwendete Typen von elektronischen, logischen Schaltkreisen sind TTL-Schaltkreise und ECL-Schaltkreise. TTL-Schaltkreise sind derart konstruiert, daß sie zwischen einem L-Spannungspegel, welcher von 0,0 Volt bis 0,8 Volt reicht, und einem H-Spannungspegel, welcher von 2,0 Volt bis 5,5 Volt reicht, hin und her schalten. ECL- Schaltkreise arbeiten bei wesentlich niedrigeren Spannungsniveaus. Der für die Erfindung maßgebende Typ von ECL- Schaltkreisen ist herkömmlicherweise derart gestaltet, daß er zwischen Spannungsniveaus von Minus 1,5 Volt und Minus 0,8 Volt hin und her schaltet, d.h. zwischen -1500 Millivolt und -800 Millivolt.
- Viele Schaltkreise können derart gestaltet sein, daß sie TTL- Signale in ECL-Signale übersetzen. Jedoch sind die bekannten Schaltkreise zum Übersetzen von Signalen von einem TTL-Pegel in einen ECL-Pegel relativ langsam und arbeiten bei relativ hohen Leistungsniveaus.
- Ein wohlbekannter und allgemein verwendeter Übersetzungsschaltkreis, wie er beispielsweise aus der WO-A-86/02792 bekannt ist, vergleicht TTL-Eingangssignale mit einer Bezugsspannung. Ein Pseudo-ECL-Stromschalter liefert wahre/falsche Ausgangswerte bei Pseudo-ECL-Spannungspegeln. Diese Pseudo-ECL-Spannungspegel werden mittels Emitterverstärkern in ein Widerstands-Netzwerk eingegeben. Das Widerstands-Netzwerk wird in der Mitte differenziert angezapft, um einen wahren ECL-Stromschalter anzusteuern, welcher seinerseits auf dem Kollektor basierende wahre/falsche Ausgangswerte liefert, welche als Eingangswerte in Emitterverstärker dienen können. Derartige Schaltkreise haben zwei Puffer, welche in Reihe geschaltet sind und eine relativ lange Verzögerungszeit in dem Signal-Fortpflanzungspfad bewirken.
- In IEEE Intercon Conference, 6. Auflage, 1975, Seite 18/3 1-8; J Buie "3D-LST Compatible Logic Family" ist eine TTL zu EFL- Übersetzung offenbart, bei welcher die Ausgangssignale von einem Schaltkreisknoten an den Emittern von zwei TTL-Eingangs transistoren abgegriffen werden. Die Ausgangssignale werden mittels Pegel-Verschiebe-Puffer zu einem EFL-Ausgangsanschluß abgegriffen.
- Es ist eine Aufgabe der Erfindung, einen verbesserten Übersetzer für das Übersetzen von einem TTL-Pegel in einen ECL- Pegel zu schaffen.
- Es ist eine weitere Aufgabe der Erfindung, einen Übersetzer zum Übersetzen von einem TTL-Pegel in einen ECL-Pegel zu schaffen, welcher mit einer höheren Geschwindigkeit arbeitet.
- Eine weitere Aufgabe der Erfindung ist es, einen Übersetzer zum Übersetzen von einem TTL-Pegel in einen ECL-Pegel zu schaffen, welcher bei einem relativ geringen Leistungspegel arbeitet. Es ist noch eine weitere Aufgabe der Erfindung, einen Hochgeshwindigkeits-Niedrigleistungs-Übersetzer zum Übersetzen von einem TTL-Pegel in einen ECL-Pegel zu schaffen.
- Es ist eine weitere Aufgabe der Erfindung, einen Schaltkreis zu schaffen, welcher eine präzise, gesteuerte Spannungspegel- Übersetzung bei einer breiten Fabrikationstoleranz, Verfahrensschwankungen, Temperaturschwankungen, Spannungsschwankungen oder anderen Schwankungen durchführt.
- Erfindungsgemäß ist eine Hochgeschwindigkeits-Niederleistungs- Spannungspegelübersetzerschaltkreis zum Übersetzen von Eingangssignalen vorgesehen, welche zwischen einer relativ großen ersten und zweiten positiven Spannung wechseln in Ausgangssignale, welche zwischen einer relativ geringen dritten und vierten, negativen Spannung wechseln, mit:
- einer Bezugsspannungs-Erzeugungseinrichtung zum Erzeugen eines ersten positiven Spannungs-Bezugsgrenzwertes (Vref), welcher einen Wert zwischen der ersten und zweiten Spannung aufweist; einem begrenzten Pegelverschiebe-Komparator, welcher einen ersten und einem zweiten emittergekoppelten Eingangstransistor aufweist, welcher auf die Eingangssignale anspricht bzw. auf den ersten Bezugsgrenzwert zum Erzeugen einer Zwischenspannung an einem Schaltkreis-Knotenpunkt anspricht, welcher an dem gemeinsamen Emitter-Verbindungspunkt der vorgenannten Transistoren ausgebildet ist, wobei die Zwischenspannung positiv ist und eine relativ geringe Spannungsschwankung aufweist;
- einem Bezugsgrenzwert-Übersetzer zum Erzeugen eines zweiten Spannungs-Bezugsgrenzwerts, welcher einen Wert zwischen der dritten und vierten negativen Spannung aufweist;
- einer Stromquelle;
- einem Spannungsübersetzer welcher in Reihe zwischen dem Schaltkreis-Knotenpunkt und der Stromquelle geschaltet ist; und
- einer Puffer-Treibereinrichtung, welche auf die übersetzte Spannung von dem Spannungsübersetzer anspricht und auf den zweiten Spannungs-Bezugsgrenzwert anspricht, um die oben genannten Ausgangssignale zu erzeugen.
- Die Erfindung wird nachfolgend anhand der Beschreibung eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung erläutert, in welcher:
- Figur 1 ein Schaltbild des erfindungsgemäßen Schaltkreises zeigt;
- Figur 2A die TTL-Eingangssignalpegel zeigt;
- Figur 2B die Spannungspegel am Knotenpunkt 1 zeigt;
- Figur 2C die Spannungspegel am Knotenpunkt 2 zeigt;
- Figur 2D die ECL-Spannungspegel zeigt.
- Der in Figur 1 gezeigte Schaltkreis weist fünfzehn Transistoren Q1 bis Q15, drei Dioden D1 bis D3 und dreizehn Widerstände R1 bis R13 auf.
- Der Zweck des Schaltkreises ist es, wahre TTL-Spannungspegel in wahre ECL-Spannungspegel zu übersetzen.
- Die Spannungspegel am Eingang des Schaltkreises sind in Figur 2A gezeigt und die Spannungspegel am Ausgang sind in Figur 2D gezeigt. Die Spannungspegel an den Zwischenknotenpunkten 1 und 2 sind in den Figuren 2B und 2C gezeigt. Die Spannungspegel am Ausgang des Schaltkreises sind in Figur 2D gezeigt. Die Querschraffurlinien in Figur 2A repräsentieren einen möglichen Spannungsbereich. Die Figur ist nicht maßstäblich. Der Bereich beträgt 800 Millivolt auf der Low-Seite und 3 Volt auf der High-Seite. Die Figuren 2B, 2C und 2D haben keine querschraffierten Bereiche, weil an den in Figuren 2B, 2C und 2D gezeigten Punkten die Bereiche innerhalb von nur 100 Millivolt liegen und diese Bereiche zu klein sind, um sie in den Figuren zu zeigen.
- Der spezielle Wert der Widerstände ist nicht von besonderer Bedeutung. Bedeutsam ist das Verhältnis zwischen verschiedenen Widerständen, welches im Detail weiter unten erläutert wird.
- Die Diode D2, die Transistoren Q6 und Q9 und der Widerstand R2 liefern einen Eingangs-Bezugsspannungs-Grenzwert. In Figur 2 ist dieser als TTL-Bezugswert bezeichnet. Der Widerstand R1, und die Transistoren Q1, Q2 und Q3 bilden einen Regel- Verschiebekomparator mit begrenztem Eingang. Diese Schaltkreise erzeugen am Knoten 1 eine Schwankung relativ geringer Spannung als Antwort auf die relativ großen Eingangsspannungs- Schwankungen. In Figur 2B ist diese Spannung als Zwischenspannung an Knoten 1 bezeichnet.
- Die Transistoren Q7, Q8, Q10 und Q15 sowie die Widerstände R5, R6 und R12 liefern einen Bezugsgrenzwert-Übersetzer mit sich selbst einstellendem Mittelwert als Bezugswert. Dieser Teil des Schaltkreises hält eine Beziehung zwischen der TTL-Bezugsspannung, wie sie in Figur 2A gezeigt ist, und dem ECL- Spannungspegel, wie er in Figur 2C gezeigt ist, aufrecht. Wenn der TTL-Bezugsspannungswert sich aufgrund von Schwankungen in der Temperatur oder anderen Einflußfaktoren ändert, ändert sich die ECL-Spannung um einen festen Prozentsatz entsprechend der Änderung des TTL-Bezugswertes. Auf diese Weise hat der ECL- Bezugswert am Knotenpunkt 3 die identischen Abhängigkeiten von Schwankungen von Einflußfaktoren wie Temperatur, Eingangsspannung und anderen Betriebsablauf-Variablen, wie die übersetzten ECL-Eingangsspannungen, welche am Knotenpunkt 2 vorliegen.
- Transistoren Q4, Q5, Q14 und Widerstände R3, R4 und R10 liefern eine Widerstandverhältnis-Eingangsspannungs-Übersetzung, welche die Spannung, welche an dem Knotenpunkt 1 erscheint, präzise verringert. Die Transistoren Q11, Q12 und Q13 bilden gemeinsam mit den Widerständen R7, R8 und R11 einen ECL- Puffertreiber aus, welcher auf die pegelverschobenen Signale reagiert und den Ausgang ansteuert.
- Die Betriebsweise von jedem Teil des Schaltkreises wird nachfolgend im Detail beschrieben.
- Die Vorrichtungen D2, Q6, Q9 und R2 bilden den Eingangs- Bezugsspannungsgrenzwert für den TTL-Eingangsschaltkreis aus. Dieser Grenzwert ist in der Figur 2A gezeigt und als TTL- Bezugswert bezeichnet. Sein Wert wird wie folgt berechnet:
- VCC - Iref * R2 - Vbe(Q9) - Vbe(Q6) - Vsd(D2) = 0
- Iref = [VCC - Vbe(Q() - Vbe(Q6) - Vsd(D2)] / R2
- Let Vbe(Q6) = Vbe(Q7) = Vbe and Vsd(D2) = Vsd(D1) = Vsd; was durch die Konstruktion bestimmt wird.
- Vref = Vsd + 2Vbe, und V(Q2) = Vref.
- Auf diese Weise liefert dieser Schaltkreisabschnitt den Basisanschluß von Q2 mit Vref = 2Vbe+Vsd. Dabei fällt auf, daß die wahre Bezugsspannung, wie sie an dem Eingang anliegt, 2Vbe ist, weil sich Vsd(D2) und Vsd(D1) gegeneinander aufheben.
- Für eine solche Leistungsfähigkeit des Schaltkreises über die Spannungsbereiche müssen bei herkömmlichen Schaltkreisen Temperatur-Meßstreifen zum Korrigieren des Betriebsverhaltens verwendet werden. Auf diese Weise führt dieser Bezug keinen neuen Systempegel-Elektrokonstruktions-Entwurf ein.
- Die Vorrichtungen R1, Q1, Q2 und Q3 werden dazu verwendet, eine relativ kleine, genau gesteuerte, ECL-ähnliche Spannung an dem mit dem Emitter verbundenen Knoten bereitzustellen, welcher als Knotenpunkt 1 bezeichnet ist, ausgehend von den großen TTL- Eingangsspannungs-Übergängen. Die Spannung am Knotenpunkt 1 ist in Figur 2B gezeigt.
- Die Spannung am Knotenpunkt 1 wird wie folgt erzeugt. Wenn wie nachfolgend angenommen an dem Eingang "A" VIL anliegt, dann ist unter Berücksichtigung der TTL GND
- VILmin = 0,0 V < = VIL < = 0,8 V = VTLmax.
- Dann leitet D1 den IIL-Strom, welcher definiert ist durch
- IIL = [VCC - Vsd(D1) - VIL] / R1.
- Infolgedessen liegt an der Basis von Q1 folgende Spannung an:
- Vb(Q1) = VIL + Vsd (iii)
- Aus der oben erläuterten Analyse (Gleichung ii) ist ersichtlich, daß
- Vb(Q2) = Vref = Vsd + 2Vbe.
- Weil 2Vbe eine höhere Spannung als VILmax ist, ist Vb(Q1) kleiner als Vb(Q2). Aus diesem Grund erzeugt der Transistor Q2 den vollen Wert Vbe und ist in Vorwärtsrichtung leitend, während der Transistor Q1 einen Wert < 0,5Vbe erhält und dadurch seine Sperrwirkung entfaltet. Infolgedessen folgt V(1) Vb(Q2), und die Stromquelle Ics1 (Q14/R10) wird von Q2 mittels R3, R4 und Q5 befriedigt. Auf diese Weise wird der V(1)-LOW- Pegel etabliert.
- V(1)LOW = Vbe + Vsd (iv)
- Wenn nachfolgend angenommen wird, daß an dem Eingang "A" VIH anliegt, dann ist unter Berücksichtigung der TTL GND
- VIHmin = 2,0 V < = VIL < = 5,0 V = VIHmax (v)
- Weil VIHmin eine höhere Spannung als 2Vbe ist, leitet D1 nur den in Umkehrrichtung gerichteten Kriechstrom. Der IIH-Strom wird durch R1 zu Q3 in den Eingangs-Bezugsspannungs-Schaltkreis geleitet.
- IIH = [VCC - Vbe(Q3) - Vref] / R1
- Der Transistor Q3 dient als Blockierschaltung für Vb(Q1), so daß bei einem Eingang von einer Spannung, die größer als VIHmin ist, beispielsweise 3Vbe, gilt:
- Vb(Q1)max = Vbe(Q3) + Vref = Vbe(Q3) + 1Vb3 + Vsd (vi)
- Vb(Q1)max = 3Vbe + Vsd (vii)
- Aus der obigen Analyse (Gleichung ii) läßt sich erkennen, daß
- Vb(Q2) = Vref = Vsd + 2Vbe.
- Vb(Q1) ist eine höhere Spannung als Vb(Q2).
- Aus diesem Grund erzeugt der Transistor Q1 einen vollen Wert Vbe und nimmt seine vorwärts-aktive Leitfunktion ein, während der Transistor Q2 einen Wert < 0,5Vbe erhält und damit seine Sperrwirkung entfaltet. Infolgedessen folgt V(1) Vb(Q1), und die Stromquelle Icsl (Q14/R10) wird mittels Q1 über R3, R4 und Q5 gespeist.
- Auf diese Weise wird für V(1) der H-Pegel etabliert.
- V(1)HIGH = 2Vbe + Vsd. (viii)
- Aus der obigen Beschreibung des Schaltkreises sollte deutlich werden, daß dieser Schaltkreis sich wesentlich von herkömmlichen TTL-Eingangskomparatoren unterscheidet. Diese herkömmlichen Schaltkreise verwenden den gleichen Komparator-Bezugswert, aber wandeln die Eingangsspannung in Pseudo-ECL-Pegel um und wandeln diese später in wahre ECL-Pegel um, wozu ein herkömmliches Widerstandsnetzwerk verwendet wird. Bei der zuvor beschriebenen Technik kann die Eingangsschaltung als begrenzter, geschalteter Emitterverstärker beschrieben werden.
- Dieser Schaltkreis weist Vorrichtungen Q7, Q8 und Widerstände R5 und R6 auf. Dieser Schaltkreis übersetzt den TTL-Bezugswert, wie er in Figur 2A gezeigt ist, in den ECL-Bezugswert, wie er in Figur 2C gezeigt ist. Der Schaltkreis hält ein Verhältnis zwischen den Bezugssignalen unabhängig von Schwankungen in der Temperatur, der Quellenspannung, und anderen Änderungen der Betriebsvariablen bei. Das heißt, immer wenn sich der TTL- Bezugswert ändert, ändert sich der ECL-Bezugswert um einen festen Prozentsatz der Änderung des TTL-Bezugswerts. Die Betriebsweise des Vref-Übersetzerschaltkreises ist wie folgt. Angenommen Ics3 stellt denjenigen Strom dar, welcher erforderlich ist, um die durch Q15 und R12 gebildete Stromquelle zu befriedigen.
- Ics3 = [VCS - Vbe(Q15)] / R12
- Ics3 wird durch die parallel geschaltete Kombination von Transistor Q7 und Widerstand R6 geliefert. Der Ics3-Wert muß so gewählt werden, daß ein angemessener Vorspannungsstrom bereitgestellt wird, um den Transistor Q7 in dem nach vorne durchlässigen Betriebsmodus vorzuspannen wird, während ebenso I(R6) befriedigt werden muß. Zunächst gilt:
- I(R6) = Vbe(Q7) / R6 und
- Ie(Q7) = Ics3 - I(R6).
- Hierbei fällt auf, daß Vbe(Q7) tatsächlich eine Funktion von Ie(Q7) ist.
- V(R5) = R5 * I(R6) + [Ie(Q7) / (Hfe + 1)],
- wobei Hfe die Stromverstärkung durch Q7 ist. Durch eine geeignete Wahl von R5 kann daher ein geeignetes Maß an gesamter Spannungspegelverschiebung durch diesen Schaltkreis gewährleistet werden. Hier wird gewählt:
- R5 : R6 = 2,5 : 1. (ix)
- Wenn dann Hfe als eine große positive Zahl definiert wird, gilt
- V(R5) = 2,5 * V(R6) = 2,5 * Vbe(Q7)
- Auf diese Weise wird die gesamte Spannungspegelübersetzung von dem Emitter des Transistors Q10 zu der Basis des Transistors Q12 auf 3,5 Vb3 festgesetzt.
- Aus der Diskussion weiter oben (Gleichung ii) folgt, daß
- Vref = Vsd + 2Vbe.
- Infolgedessen gilt für die Spannungspegelübersetzung wie oben abgeleitet, daß
- Vb(Q12) = Vref - Vbe(Q10) - 3,5 Vbe
- Vb(Q12) = Vsd + 2Vbe - Vbe - 3,5 Vbe, oder
- Vb(Q12) = Vsd - 2,5 Vbe (xi)
- Hierbei wird besonders auf die ungewöhnliche Konfiguration des Transistors Q8 hingewiesen. Die Basis-Emitter und Basis- Kollektor-Verbindung sind in Sperr-Richtung parallel vorgespannt. Auf diese Weise wird ein hochwertiger und platzsparender Kondensator bereitgestellt. Um die Stromquelle Ics2 zu befriedigen, muß der Transistor Q12 eine erhöhte Basisspannung aufbauen, um einen geeigneten Vbe-Wert zu erreichen. Der Kondensator Q8 kann bei geeigneter Auslegung eine geeignete Spannung auf die Basis von Q12 wesentlich schneller als die R6- Q7-Kombination aufbringen, wodurch eine deutliche Verbesserung des Betriebsverhaltens hinsichtlich der Verzögerung erzielt wird.
- Die TTL-Eingangssignale werden in ein Vbe-Spannungsdelta am Knotenpunkt 1 übersetzt, wie weiter oben beschrieben wurde. In diesem Abschnitt wurde der Betrieb des V(1)-Übersetzerschaltkreises beschrieben.
- Angenommen Ics1 stellt denjenigen Strom dar, welcher erforderlich ist, um die Spannungsquelle gemäß der Anordnung von Q14 und R10 zu befriedigen, gilt
- Ics1 = [VCS = Vbe(Q14)] / R10
- Ics1 wird durch die parallel geschaltete Kombination des Transistors Q5 und des Widerstands R4 bereitgestellt. Der Ics1- Wert muß auf einen derart angemessenen Stromwert gewählt werden, daß der Transistor Q5 in seinem vorwärtsgerichteten Betriebsmodus vorgespannt wird, während ebenfalls I(R4) befriedigt wird. Dabei gilt
- I(R4) = Vbe(Q5) / R4 und
- Ie(Q5) = Ics1 - I(R4).
- Dabei fällt auf, daß Vbe(Q5) tatsächlich eine Funktion von Ie(Q5) ist.
- V(R3) = R3 * I(R4) + [Ie(Q5) / (Hfe + 1)]
- wobei Hfe der Stromverstärkungswert von Q5 ist. Deshalb kann bei geeigneter Wahl von R3 ein geeignetes Maß von gesamter Spannungspegelverschiebung durch diesen Schaltkreis gewährleistet werden. Dabei wird hier gewählt:
- R3 : R4 = 3 : 1. (xii)
- Wenn Hfe auf eine große positive Zahl definiert wird, gilt
- V(R3) = 3 * V(R4) = 3 * Vbe(Q5) (xiii)
- Auf diese Weise wird die gesamte Spannungspegelübersetzung von dem Knoten 1 zu der Basis des Transistors Q11 auf 4Vbe gesetzt.
- Aus der Diskussion weiter oben (Gleichung ii) folgt
- Vref = Vsd + 2Vbe.
- Wenn die oben abgeleitete Spannungsübersetzung angewendet wird, gilt, daß
- Vb(Q11) = V(1) - 4Vbe (xiv)
- Unter Anwendung der früheren V(1)HIGH- und V(1)LOW-Grenzwerte (vergl. Gleichungen iv nd viii) ergibt sich, daß
- Vb(Q11)HIGH = V(1)HIGH - 4Vbe = Vsd - 2Vbe (xv)
- und
- Vb(Q11)LOW = V(1)LOW - 4Vb3 = Vsd - 3Vbe (xvi)
- Vergleicht man die Gleichungen xv und xvi mit der Gleichung xi, so stellt sich heraus, daß die ursprünglich eingegebenen TTL- Eingangssignale, d.h. die VIL- und VIH-Spannungswerte in ECL- Spannungswerte Vb(Q11)HIGH oder Vb(Q11)LOW übersetzt wurden. Darüber hinaus wurde ein geeigneter Bezug mit inherentem, exzellentem Gleichlauf über weite Spannungsbereiche, Temperaturbereiche und Variationen der Betriebsbedingungen geschaffen.
- Der Transistor Q4 hat eine äußerst ungewöhnliche Konfiguration. Die Basis-Emitter und Basis-Kollektor-Verbindungen sind parallel in Sperr-Richtung vorgespannt. Auf diese Weise erhält man einen hochwertigen, platzsparenden Kondensator. Wenn eine Schwankung des Eingangssignals festgestellt wird, übermittelt der Q4-Kondensator bei geeigneter Dimensionierung eine geeignete Ladungsmenge zu der Basis von Q11 wesentlich schneller als die Kombination von R4 und Q5 dies kann, wodurch ein deutlich verbessertes Betriebsverhalten hinsichtlich der Verzögerungszeit bewirkt wird. Der Ausgangs-Emitterverstärker Q17 / Ioef1 und Q16 / Ioef 2 führen eine normale Spannungspegelverschiebung durch und liefern die Fähigkeit der Stromansteuerung.
- Der Schlüssel zu dem optimalen Betriebsverhalten dieses Schaltkreises liegt in der Schaffung der oben beschriebenen Spannungen Vb(Q11) und Vb(Q12). Sobald diese geeigneten Spannungen erhalten werden können, arbeitet der ECL- Stromschalter in normaler Weise. Die Widerstände R7, R8 und R11, sowie die Transistoren Q11, Q12 und Q13 bilden den ECL- Stromschalter. Wenn Vb(Q11) > Vb(Q12) gilt, dann wird Ics2 durch ECL VCC mittels R7 befriedigt, und Vb(Q17) erzeugt einen ICL-LOW Ausgangspegel, während Vb(Q16) einen ECL-HIGH-Pegel erzeugt. Wenn umgekehrt Vb(Q11) < Vb(Q12) gilt, dann wird Ics2 durch ECL VCC mittels R8 befriedigt, und Vb(Q16) erzeugt einen ECL-LOW-Ausgangspegel, während Vb(Q17) einen ECL-HIGH-Pegel erzeugt.
Claims (8)
1.
Hochgeschwindigkeits-Niederleistungs-Spannungspegelübersetzerschaltkreis zum Übersetzen von Eingangssignalen (A),
welche zwischen einer relativ großen ersten und zweiten
positiven Spannung wechseln in Ausgangssignale (YA, ), welche
zwischen einer relativ geringen dritten und vierten, negativen
Spannung wechseln, mit:
einer Bezugsspannungs-Erzeugungseinrichtung (R2,
Q9, Q6, D2) zum Erzeugen eines ersten positiven Spannungs-
Bezugsgrenzwertes (Vref), welcher einen Wert zwischen der
ersten und zweiten Spannung aufweist;
einem begrenzten Pegelverschiebe-Komparator (R1, D1, Q1,
Q2, Q3), welcher einen ersten und einem zweiten
emittergekoppelten Eingangstransistor (Q1, Q2) aufweist, welcher auf
die Eingangssignale (A) anspricht bzw. auf den ersten
Bezugsgrenzwert (Vref) zum Erzeugen einer Zwischenspannung an
einem Schaltkreis-Knotenpunkt (1) anspricht, welcher an dem
gemeinsamen Emitter-Verbindungspunkt der vorgenannten
Transistoren (Q1, Q2) ausgebildet ist, wobei die
Zwischenspannung positiv ist und eine relativ geringe
Spannungsschwankung aufweist;
einem Bezugsgrenzwert-Übersetzer (Q7, Q8, Q10, Q15, R5,
R6, R12) zum Erzeugen eines zweiten Spannungs-Bezugsgrenzwerts,
welcher einen Wert zwischen der dritten und vierten negativen
Spannung aufweist;
einer Stromquelle (Q14, R10);
einem Spannungsübersetzer (Q4, Q5, R3, R4), welcher in
Reihe zwischen dem Schaltkreis-Knotenpunkt (1) und der
Stromquelle (Q14, R10) geschaltet ist; und
einer Puffer-Treibereinrichtung (Q11, Q12, Q16, Q17),
welche auf die übersetzte Spannung von dem Spannungsübersetzer
anspricht und auf den zweiten Spannungs-Bezugsgrenzwert
anspricht, um die oben genannten Ausgangssignale (YA, ) zu
erzeugen.
2. Spannungen-Übersetzungsschaltkreis nach Anspruch 1, wobei
der begrenzte Pegelverschiebekomparator (R1, D1, Q1, Q2, Q3)
als TTL-Eingangskomparator arbeitet und eine Schottky-Diode
(D1) aufweist, welche derart verbunden ist, daß sie von den
Eingangssignalen (A) durchlaufen wird, welche in den ersten und
zweiten Eingangstransistor (Q1, Q2) eingegeben werden.
3. Spannungs-Übersetzerschaltkreis nach Anspruch 1, wobei
der Spannungsübersetzer (Q4, Q5, R3, R4) einen ersten und einen
zweiten Widerstand (R3, R4) aufweist, welche in Reihenschaltung
zwischen dem ersten Schaltkreis-Knotenpunkt (1) und der
Stromquelle (Q14, R10) verbunden sind.
4. Spannungs-Übersetzerschaltkreis nach Anspruch 3, wobei
der Spannunngsübersetzer (Q4, Q5, R3, R4) einen dritten und
einen vierten Transistor (Q4, Q5) aufweist, wobei der Kollektor
des dritten Transistors (Q5) mit dem Schaltkreis-Knotenpunkt
(1) verbunden ist, dessen Emitter mit der Stromquelle (Q14,
R10) verbunden ist und dessen Basis mit einem Punkt zwischen
dem dritten und vierten Widerstand (R3, R4) verbunden ist,
wobei bei dem vierten Transistor (Q4) sowohl dessen Emitter,
als auch dessen Kollektor mit dem Schaltkreis-Knotenpunkt (1)
verbunden ist und dessen Basis mit der Stromquelle (Q14, R10)
verbunden ist.
5. Spannungs-Übersetzerschaltkreis nach Anspruch 1, wobei
der begrenzte Pegelverschiebe-Komparator (R1, D1, Q1, Q2, Q3)
eine Diode (Q3) aufweist, welche mit der Basis des ersten und
zweiten Transistors (Q1, Q2) verbunden ist, wobei die Basis des
ersten Transistors (Q1) derart verbunden ist, daß sie die
Eingangssignale (A) aufnimmt.
6. Spannungs-Übersetzerschaltkreis nach Anspruch 5, wobei
die Kollektoren des ersten und des zweiten Transistors (Q1, Q2)
miteinander an eine positive Zuführspannung angelegt sind.
7. Spannungs-Übersetzerschaltkreis nach einem der
vorangehenden Ansprüche, wobei die Puffer-Treibereinrichtung einen
dritten, vierten und fünften Widerstand (R7, R8, R11) aufweist
und einen fünften, siebten und achten Transistor (Q11, Q12,
Q13) aufweist, welche derart verbunden sind, daß sie einen ECL-
Stromschalter ausbilden, wobei eine erste Seite (3) des
Schalters mit der ECL-Bezugsspannung verbunden ist und eine
zweite Seite (2) des Schalters mit dem Schaltkreis-Knotenpunkt
(1) mittels des Spannungs-Übersetzers (Q4, Q5, R3, R4)
verbunden ist.
8. Spannungs-Übersetzerschaltkreis nach einem der
vorangehenden Ansprüche, wobei eine erste Zwischenspannung an dem
Schaltkreis-Knotenpunkt (1) erzeugt wird, und der
Spannungsübersetzer derart betätigbar ist, daß er die erste
Zwischenspannung in eine zweite Zwischenspannung übersetzt, und wobei
die Puffer-Treibereinrichtung auf die zweite Zwischenspannung
und den zweiten Spannungs-Grenzwert anspricht, um die
vorgenannten Ausgangssignale zu erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/123,507 US4806800A (en) | 1987-11-20 | 1987-11-20 | TTL-to-ECL input translator/driver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3883167D1 DE3883167D1 (de) | 1993-09-16 |
DE3883167T2 true DE3883167T2 (de) | 1994-01-13 |
Family
ID=22409086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE88310444T Expired - Fee Related DE3883167T2 (de) | 1987-11-20 | 1988-11-07 | TTL zu ECL-Eingangsumsetzer/Treiberschaltung. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4806800A (de) |
EP (1) | EP0317145B1 (de) |
JP (1) | JP2539899B2 (de) |
AU (1) | AU614781B2 (de) |
CA (1) | CA1292783C (de) |
DE (1) | DE3883167T2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900006047B1 (ko) * | 1987-07-07 | 1990-08-20 | 삼성전자 주식회사 | 전압 레벨 변환기 |
US5075567A (en) * | 1989-06-26 | 1991-12-24 | Nec Corporation | Electronic switch circuit |
US4945265A (en) * | 1989-07-13 | 1990-07-31 | National Semiconductor Corporation | ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit |
US5013941A (en) * | 1989-08-17 | 1991-05-07 | National Semiconductor Corporation | TTL to ECL/CML translator circuit |
US4945263A (en) * | 1989-08-23 | 1990-07-31 | National Semiconductor Corporation | TTL to ECL/CML translator circuit with differential output |
US4978871A (en) * | 1989-08-31 | 1990-12-18 | Analog Devices, Inc. | Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage |
US5068552A (en) * | 1990-09-10 | 1991-11-26 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
USRE34771E (en) * | 1989-09-11 | 1994-11-01 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
US5045729A (en) * | 1989-11-15 | 1991-09-03 | National Semiconductor Corporation | TTL/ECL translator circuit |
JPH03270319A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | レベル変換回路 |
US5008570A (en) * | 1990-03-30 | 1991-04-16 | The United States Of America As Represented By The Secretary Of The Air Force | Schmitt-triggered TTL to CML input buffer apparatus |
US4994691A (en) * | 1990-04-16 | 1991-02-19 | Advanced Micro Devices, Inc. | TTL-to-CML translator circuit |
US5124591A (en) * | 1990-09-04 | 1992-06-23 | International Business Machines Corporation | Low power push pull driver |
JPH05327472A (ja) * | 1992-05-15 | 1993-12-10 | Hitachi Ltd | 半導体集積回路装置 |
JP3143543B2 (ja) * | 1993-04-19 | 2001-03-07 | キヤノン株式会社 | 入力回路 |
US5424660A (en) * | 1993-06-15 | 1995-06-13 | Texas Instruments Incorporated | DECL logic gates which operate with a 3.3 volt supply or less |
US6140718A (en) * | 1994-09-07 | 2000-10-31 | Texas Instruments Incorporated | Complimentary driver circuit with shared voltage breakdown protection |
JP2734426B2 (ja) * | 1995-09-20 | 1998-03-30 | 日本電気株式会社 | レベル変換回路 |
US6175249B1 (en) * | 1999-01-29 | 2001-01-16 | Fairchild Semiconductor Corp. | High speed low skew CMOS to ECL converter |
US7649919B2 (en) * | 2006-05-26 | 2010-01-19 | Mediatek Inc. | Automatic power control circuits and methods |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1157089B (it) * | 1982-11-24 | 1987-02-11 | Cselt Centro Studi Lab Telecom | Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita |
US4527079A (en) * | 1983-11-01 | 1985-07-02 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
US4533842A (en) * | 1983-12-01 | 1985-08-06 | Advanced Micro Devices, Inc. | Temperature compensated TTL to ECL translator |
NL8401847A (nl) * | 1984-06-12 | 1986-01-02 | Philips Nv | Niveauverschuivingsschakeling. |
WO1986002792A1 (en) * | 1984-11-02 | 1986-05-09 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
JPH0763139B2 (ja) * | 1985-10-31 | 1995-07-05 | 日本電気株式会社 | レベル変換回路 |
US4736125A (en) * | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
US4739194A (en) * | 1986-11-25 | 1988-04-19 | Tektronix, Inc. | Supergate for high speed transmission of signals |
US4700087A (en) * | 1986-12-23 | 1987-10-13 | Tektronix, Inc. | Logic signal level conversion circuit |
-
1987
- 1987-11-20 US US07/123,507 patent/US4806800A/en not_active Expired - Lifetime
-
1988
- 1988-10-26 AU AU24383/88A patent/AU614781B2/en not_active Ceased
- 1988-11-07 DE DE88310444T patent/DE3883167T2/de not_active Expired - Fee Related
- 1988-11-07 EP EP88310444A patent/EP0317145B1/de not_active Expired - Lifetime
- 1988-11-15 JP JP63288701A patent/JP2539899B2/ja not_active Expired - Lifetime
- 1988-11-18 CA CA000583472A patent/CA1292783C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU614781B2 (en) | 1991-09-12 |
JP2539899B2 (ja) | 1996-10-02 |
CA1292783C (en) | 1991-12-03 |
JPH02168722A (ja) | 1990-06-28 |
AU2438388A (en) | 1989-05-25 |
DE3883167D1 (de) | 1993-09-16 |
EP0317145A2 (de) | 1989-05-24 |
EP0317145A3 (en) | 1989-12-13 |
US4806800A (en) | 1989-02-21 |
EP0317145B1 (de) | 1993-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3883167T2 (de) | TTL zu ECL-Eingangsumsetzer/Treiberschaltung. | |
DE3875870T2 (de) | Cmos/ecl konverter-ausgangspufferschaltung. | |
DE3883323T2 (de) | Ausgangspufferschaltungen. | |
DE3906927C2 (de) | ||
DE3779784T2 (de) | Logische schaltung. | |
DE69112890T2 (de) | ECL-Ausgangspufferschaltung. | |
DE68917111T2 (de) | BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte. | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE69828226T2 (de) | Hochgeschwindigkeits-Verriegelungsschaltung mit taktgesteuerter Freigabe | |
EP0094044A2 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE3905321A1 (de) | Ecl-zu-cmos-uebersetzer | |
DE19818021A1 (de) | Eingangspuffer mit einer Hysteresecharakteristik | |
DE3854319T2 (de) | ECL/TTL-Pegelumsetzer mit TTL Tri-State Ausgang und ECL Steuereingang. | |
DE2900539B2 (de) | Logische Schaltung | |
DE68916093T2 (de) | Integrierte Schaltung. | |
DE2514462B2 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2842175A1 (de) | Anpassungsfaehige emitterschaltungen mit strombedingter logik | |
DE2941870A1 (de) | Logik-anordnung | |
DE2152444A1 (de) | Mehrweg-Torschaltung | |
DE3781919T2 (de) | Eingangsschaltung. | |
DE68923334T2 (de) | Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln. | |
DE3486360T2 (de) | Differentialschalter. | |
DE3788132T2 (de) | Logische Schaltkreisfamilie von Multibasis-bi-CMOS. | |
EP0100432A2 (de) | Signal-Pegelwandler | |
DE69015507T2 (de) | TTL-ECL/CML-Umsetzer mit differentiellem Ausgang. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |