JPS60134651A - 差動信号ドライバ - Google Patents
差動信号ドライバInfo
- Publication number
- JPS60134651A JPS60134651A JP58243474A JP24347483A JPS60134651A JP S60134651 A JPS60134651 A JP S60134651A JP 58243474 A JP58243474 A JP 58243474A JP 24347483 A JP24347483 A JP 24347483A JP S60134651 A JPS60134651 A JP S60134651A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential signal
- transistors
- voltage
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ツイストペア線などめ差動信号伝送線を駆動
するドライバに関する。
するドライバに関する。
従来技術と問題点
多く前者は一対の該伝送線Ｘ、Ｘ間の線間電圧を言い、
後者はこれらの伝送線Ｘ、Ｘの平均電圧を言う。また差
動信号伝送線は一般に差動インピーダンスとコモンイン
ピーダンスを有し、前者は一対の該伝送線Ｘ。Ｘ間のイ
ンピーダンスであり、後者はこれらの伝送線Ｘ。又の対
地インピーダンスである。
後者はこれらの伝送線Ｘ、Ｘの平均電圧を言う。また差
動信号伝送線は一般に差動インピーダンスとコモンイン
ピーダンスを有し、前者は一対の該伝送線Ｘ。Ｘ間のイ
ンピーダンスであり、後者はこれらの伝送線Ｘ。又の対
地インピーダンスである。
またＬＡＮ （ローカル・エリヤ・ネットワーク）シス
テムなどではデータを時間的に区切って（パケット化し
て）伝送し、そのパケットを送出している間は伝送線Ｘ
、又はＨ（ハイ）レベル、Ｌ（ローレベル）に、送信デ
ータに応じて変化するが、パケットを送出していないア
イドル状態では伝送線Ｘ、ＸのＨ，Ｌレベル変化はない
。
テムなどではデータを時間的に区切って（パケット化し
て）伝送し、そのパケットを送出している間は伝送線Ｘ
、又はＨ（ハイ）レベル、Ｌ（ローレベル）に、送信デ
ータに応じて変化するが、パケットを送出していないア
イドル状態では伝送線Ｘ、ＸのＨ，Ｌレベル変化はない
。
またか−る伝送線Ｘ、又はトランスで終端されることが
多く、トランスで終端すると伝送線Ｘ。
多く、トランスで終端すると伝送線Ｘ。
Ｘ間の差電圧のみ取り出し、コモン電圧は完全に打消す
ことができるという利点がある。第１図はこの種の伝送
線およびドライバを示し、１Ｏは該ドライバ、Ｘ、Ｘは
該差動信号伝送線、１２はトランスである。ドライバ１
０には一般にＥＣＩｊｉ理ゲートが使用され、Ｄ、Ｄは
その入力信号である。
ことができるという利点がある。第１図はこの種の伝送
線およびドライバを示し、１Ｏは該ドライバ、Ｘ、Ｘは
該差動信号伝送線、１２はトランスである。ドライバ１
０には一般にＥＣＩｊｉ理ゲートが使用され、Ｄ、Ｄは
その入力信号である。
しかし、トランスで終端した差動信号伝送線ではパケッ
トを送出していないときドライバの出力状態従って伝送
線Ｘ、Ｘの電位が例えば送信停止時のＨ，Ｌ状態のま＼
にあると、該伝送線およびトランスを通して直流電流が
流れ（この電流値はドライバの出力電圧および伝送線路
とトランスの直流抵抗などにより定まる）、トランスの
磁心が飽和し、送信再開時に信号を正しく伝送すること
ができないという問題がある。そこで従来は、パケット
を送出していないときは、伝送線Ｘ、 Ｘに電位差・か
ないようにドライバの一対の出力電圧を共にＨまたはＬ
レベルにしてトランスを飽和から守ることが行なわれて
いる。伝送線Ｘ、Ｙに電位差がない、従ってトランス１
２の１次側巻線の端子電圧がＯなら該巻線に直流電流が
流れることはなく、トランス１２の磁心が飽和すること
はない。
トを送出していないときドライバの出力状態従って伝送
線Ｘ、Ｘの電位が例えば送信停止時のＨ，Ｌ状態のま＼
にあると、該伝送線およびトランスを通して直流電流が
流れ（この電流値はドライバの出力電圧および伝送線路
とトランスの直流抵抗などにより定まる）、トランスの
磁心が飽和し、送信再開時に信号を正しく伝送すること
ができないという問題がある。そこで従来は、パケット
を送出していないときは、伝送線Ｘ、 Ｘに電位差・か
ないようにドライバの一対の出力電圧を共にＨまたはＬ
レベルにしてトランスを飽和から守ることが行なわれて
いる。伝送線Ｘ、Ｙに電位差がない、従ってトランス１
２の１次側巻線の端子電圧がＯなら該巻線に直流電流が
流れることはなく、トランス１２の磁心が飽和すること
はない。
しかしながらドライバの一対の出力端子の電位状態・従
って伝送線Ｘ、又の電位状態がアイドル時に共にＨレベ
ル又はＬレベルにあれば、該伝送線のコモン電圧は該Ｈ
レベル又はＬレベルであり、一方、パケット送信時は、
伝送線ＸがＨレベルなら伝送線ＸはＬレベル、逆の場合
は逆、になるから伝送線のコモン電圧は該Ｈ，Ｌレベル
の中間にある。そこでアイドル状態からパケット送信状
態に切換わるとき上記両状態のコモン電圧の差分が伝送
されることになる。この差分のコモン電圧は伝送線Ｘ、
Ｘの線路が長いと、該伝送線を伝送されてトランス１２
に至り、トランス側でコモン電圧に対する終端が充分さ
れていないと該トランスで反射して今度は伝送線をドラ
イバ１０側へ向って伝送され、ドライバの出力端で、そ
こがまたコモン電圧に対する終端が充分でないと再び反
射し、といった経過を辿る。か−る反射波が発生すると
、これはパケット差動信号に重畳して受信側で思わぬ伝
送誤りを注し易い。
って伝送線Ｘ、又の電位状態がアイドル時に共にＨレベ
ル又はＬレベルにあれば、該伝送線のコモン電圧は該Ｈ
レベル又はＬレベルであり、一方、パケット送信時は、
伝送線ＸがＨレベルなら伝送線ＸはＬレベル、逆の場合
は逆、になるから伝送線のコモン電圧は該Ｈ，Ｌレベル
の中間にある。そこでアイドル状態からパケット送信状
態に切換わるとき上記両状態のコモン電圧の差分が伝送
されることになる。この差分のコモン電圧は伝送線Ｘ、
Ｘの線路が長いと、該伝送線を伝送されてトランス１２
に至り、トランス側でコモン電圧に対する終端が充分さ
れていないと該トランスで反射して今度は伝送線をドラ
イバ１０側へ向って伝送され、ドライバの出力端で、そ
こがまたコモン電圧に対する終端が充分でないと再び反
射し、といった経過を辿る。か−る反射波が発生すると
、これはパケット差動信号に重畳して受信側で思わぬ伝
送誤りを注し易い。
発明の目的
本発明はか−る点を改善しようとするもので、アイドル
時のコモン電圧がパケット送信時のそれに等しくなるよ
うにして上記問題を解決しようとするものである。
時のコモン電圧がパケット送信時のそれに等しくなるよ
うにして上記問題を解決しようとするものである。
発明の構成
本発明は、入力信号を受けて、一方がＨレベルのとき他
方はＬレベルであり、このＨ，Ｌレベルを該入力信号に
従って変える差動信号を生じる回路を備え、トランスで
終端された差動信号伝送線を駆動するドライバにおいて
、該Ｈ，Ｌレベルの中間電位を出力する回路と、該差動
信号を送出しないアイドル状態を検出する検出回路と、
該検出回路の出力により前記差動信号を生じる回路から
該中間電位出力回路へ緩やかに切換える回路とを備える
ことを特徴とするが、次に実施例を参照しながらこれを
詳細に説明する。
方はＬレベルであり、このＨ，Ｌレベルを該入力信号に
従って変える差動信号を生じる回路を備え、トランスで
終端された差動信号伝送線を駆動するドライバにおいて
、該Ｈ，Ｌレベルの中間電位を出力する回路と、該差動
信号を送出しないアイドル状態を検出する検出回路と、
該検出回路の出力により前記差動信号を生じる回路から
該中間電位出力回路へ緩やかに切換える回路とを備える
ことを特徴とするが、次に実施例を参照しながらこれを
詳細に説明する。
発明の実施例
第２図は本発明の制御要領を波形で示す図である。
（ａ）はドライバ１Ｏの正（＋）出力、山）は間食（−
）出力である。また前者はＸ、後者は又の電圧でもある
。■ｏＨは出力のＨレベル、ｖｏＬは同Ｌレベルを示す
。第２図（Ｃ）は伝送線Ｘ、Ｘの線間電圧（差電圧）で
ある。パケット送信期間ＰＴ中は伝送線Ｘ、又は伝送デ
ータに従って互いに逆にＨ，Ｌを繰り返すが、アイドル
期間ＩＤ（添字１．２は相互を区別するためのもの）に
なると該Ｈ，Ｌの変化を停止する。停止直前の状態は伝
送線Ｘ、Ｘの一方がＨ１他方がＬであり、この状態でＨ
，Ｌ変化を停止したのでは直流電流が流れるから従来方
式では伝送線Ｘ、ＸともＨまたはＬへプルア・ノブまた
はプルダウンし、伝送線Ｘ、Ｘ間に電位差がないように
する。しかもこの変化は緩やかに行ない、トランス１２
の２次側に電圧が誘起してこれが誤信号とならないよう
にする。しかしこれでも前述のように、パケット送信再
開時にコモン電圧が伝送されるという問題がある。そこ
で本発明では第２図のアイドル期間ＩＤ２に示すように
、ノ々ケソト送信停止時には伝送線Ｘ、ＸともＨ，Ｌレ
ベルの中間レベルへ緩やかに変化させる。このようにす
るとＸと７のコモン電圧は第２図（ｄ）に示すようにパ
ケット送信期間ＰＴおよびアイドル期間ＩＤＩ、ＩＤ２
を通して一定（Ｈ，Ｌレベルの中間値）になる。従って
アイドル期間からノ々ケ・ソト送信期間に移る場合もコ
モン電圧差は発生せず、反射波が現われるようなことは
ない。
）出力である。また前者はＸ、後者は又の電圧でもある
。■ｏＨは出力のＨレベル、ｖｏＬは同Ｌレベルを示す
。第２図（Ｃ）は伝送線Ｘ、Ｘの線間電圧（差電圧）で
ある。パケット送信期間ＰＴ中は伝送線Ｘ、又は伝送デ
ータに従って互いに逆にＨ，Ｌを繰り返すが、アイドル
期間ＩＤ（添字１．２は相互を区別するためのもの）に
なると該Ｈ，Ｌの変化を停止する。停止直前の状態は伝
送線Ｘ、Ｘの一方がＨ１他方がＬであり、この状態でＨ
，Ｌ変化を停止したのでは直流電流が流れるから従来方
式では伝送線Ｘ、ＸともＨまたはＬへプルア・ノブまた
はプルダウンし、伝送線Ｘ、Ｘ間に電位差がないように
する。しかもこの変化は緩やかに行ない、トランス１２
の２次側に電圧が誘起してこれが誤信号とならないよう
にする。しかしこれでも前述のように、パケット送信再
開時にコモン電圧が伝送されるという問題がある。そこ
で本発明では第２図のアイドル期間ＩＤ２に示すように
、ノ々ケソト送信停止時には伝送線Ｘ、ＸともＨ，Ｌレ
ベルの中間レベルへ緩やかに変化させる。このようにす
るとＸと７のコモン電圧は第２図（ｄ）に示すようにパ
ケット送信期間ＰＴおよびアイドル期間ＩＤＩ、ＩＤ２
を通して一定（Ｈ，Ｌレベルの中間値）になる。従って
アイドル期間からノ々ケ・ソト送信期間に移る場合もコ
モン電圧差は発生せず、反射波が現われるようなことは
ない。
第３図は本発明の差動信号ドライバの一実施例を示す。
この図でＱ１〜Ｑｌｌはトランジスタ、Ｒ１−Ｒ８は抵
抗、Ｄ１〜Ｄ３はダイオード、Ｃはコンデンサである。
抗、Ｄ１〜Ｄ３はダイオード、Ｃはコンデンサである。
トランジスタＱｌ、Ｑ２はエミッタ相互接続されてカレ
ントスイッチを構成し、信号り、Ｄを入力とする。トラ
ンジスタＱ３は抵抗Ｒ２と共に定電流源を構成し、制御
電圧■。８により定まる一定の電流を流す。トランジス
タＱ４はダイオードＤ１及び抵抗Ｒ３と共にエミッタホ
ロアを構成し、このトランジスタＱ４にはコンデンサＣ
が並列に接続される。ここで、Ｄｌはレベルシフト用ダ
イオードで必要に応じて１つ又は複数直列に接続される
。これらのトランジスタＱ１〜Ｑ４を含む回路はパケッ
ト送信期間中かアイドル期間中かの検出を行ない、緩や
かな切換えを行なうための電圧を発生する機能を持つ。
ントスイッチを構成し、信号り、Ｄを入力とする。トラ
ンジスタＱ３は抵抗Ｒ２と共に定電流源を構成し、制御
電圧■。８により定まる一定の電流を流す。トランジス
タＱ４はダイオードＤ１及び抵抗Ｒ３と共にエミッタホ
ロアを構成し、このトランジスタＱ４にはコンデンサＣ
が並列に接続される。ここで、Ｄｌはレベルシフト用ダ
イオードで必要に応じて１つ又は複数直列に接続される
。これらのトランジスタＱ１〜Ｑ４を含む回路はパケッ
ト送信期間中かアイドル期間中かの検出を行ない、緩や
かな切換えを行なうための電圧を発生する機能を持つ。
トランジスタＱ５．Ｑ６はエミッタを相互接続されて第
２のカレントスイッチを構成する。またトランジスタＱ
ＩＯ，Ｑｌｌは抵抗Ｒ７，Ｒ８と共に出力段のエミッタ
ホロアを構成する。トランジスタＱ９はＱ３と同様なト
ランジスタで、抵抗Ｒ６と共に定電流源を構成し、制御
電圧Ｖ。８により定まる一定電流を流す。抵抗Ｒ４，Ｒ
５はカレントスイッチＱ５．Ｑ６ （カレントスイ・ソ
チは、こ−では該スイッチを構成するトランジスタの符
号で表わす、以下同様）の負荷抵抗である。ドライバ１
０としての本来的な機能はこれらのトランジスタＱ５．
Ｑ６．Ｑ９．ＱＩＯ，Ｑｌｌなどで遂行される。即ち差
動入力信号り、ＤがカレントスイッチＱ５．Ｑ６のベー
スに入力すると、該Ｑ５、Ｑ６はり、ＤのＨ，Ｌに応じ
てオンオフし、その差動出力電圧がエミッタホロアＱ１
０．Ｑｌｌを通して出力され、伝送線Ｘ、Ｘを伝送され
る。
２のカレントスイッチを構成する。またトランジスタＱ
ＩＯ，Ｑｌｌは抵抗Ｒ７，Ｒ８と共に出力段のエミッタ
ホロアを構成する。トランジスタＱ９はＱ３と同様なト
ランジスタで、抵抗Ｒ６と共に定電流源を構成し、制御
電圧Ｖ。８により定まる一定電流を流す。抵抗Ｒ４，Ｒ
５はカレントスイッチＱ５．Ｑ６ （カレントスイ・ソ
チは、こ−では該スイッチを構成するトランジスタの符
号で表わす、以下同様）の負荷抵抗である。ドライバ１
０としての本来的な機能はこれらのトランジスタＱ５．
Ｑ６．Ｑ９．ＱＩＯ，Ｑｌｌなどで遂行される。即ち差
動入力信号り、ＤがカレントスイッチＱ５．Ｑ６のベー
スに入力すると、該Ｑ５、Ｑ６はり、ＤのＨ，Ｌに応じ
てオンオフし、その差動出力電圧がエミッタホロアＱ１
０．Ｑｌｌを通して出力され、伝送線Ｘ、Ｘを伝送され
る。
アイドル時のドライバ出力電圧をＨ，Ｌレベルの中間値
に維持するためにこのドライバ本体部に付加回路が設け
られる。即ち一対のダイオードＤ’ ２．Ｄ３、トラン
ジスタＱ７．Ｑ８等がそれで、ダイオードＤ２．Ｄ３は
アノードをトランジスタＱ５．Ｑ６のコレクタへ接続し
、カソードは互いに接続して、前記Ｈ，Ｌレベルの中間
電位を発生する。またトランジスタＱ７．Ｑ８はエミッ
タを相互接続されてこれまたカレントスイッチを構成し
、カレントスイッチＱ５．Ｑ６と上記中間電位出力回路
との切換えを司どる。
に維持するためにこのドライバ本体部に付加回路が設け
られる。即ち一対のダイオードＤ’ ２．Ｄ３、トラン
ジスタＱ７．Ｑ８等がそれで、ダイオードＤ２．Ｄ３は
アノードをトランジスタＱ５．Ｑ６のコレクタへ接続し
、カソードは互いに接続して、前記Ｈ，Ｌレベルの中間
電位を発生する。またトランジスタＱ７．Ｑ８はエミッ
タを相互接続されてこれまたカレントスイッチを構成し
、カレントスイッチＱ５．Ｑ６と上記中間電位出力回路
との切換えを司どる。
全体の動作を説明するに、今はパケット送信期間ＰＴで
入力信号り、ＤはＨ，Ｌを繰り返しているとすると、カ
レントスイッチＱｌ、Ｑ２はり。
入力信号り、ＤはＨ，Ｌを繰り返しているとすると、カ
レントスイッチＱｌ、Ｑ２はり。
石のＨ，Ｌに従ってオンオフし、このカレントスイッチ
の出力はトランジスタＱ４をオンオフする。
の出力はトランジスタＱ４をオンオフする。
コンデンサＣはトランジスタＱ４がオンになると短絡さ
れ（放電され）、トランジスタＱ４がオフのときは短絡
を開放されてＣ，Ｄｌ、Ｒ３等の経路で充電されるが、
この充電回路の抵抗は大きいのに対して放電回路の抵抗
は小さいので、トランジスタＱ４が入力信号に従ってオ
ンオフしている間コンデンサＣは殆んど充電されず、点
Ａの電位はＨレベルを保持する。従ってトランジスタＱ
７のベースに加えられる電圧はトランジスタＱＢのベー
スに加えられる基準電圧Ｖｒより高く、Ｑ７０ オン、Ｑ８オフとなり、カレントスイッチＱ５゜Ｑ６が
選択されて、前述のドライバ動作を行なう。
れ（放電され）、トランジスタＱ４がオフのときは短絡
を開放されてＣ，Ｄｌ、Ｒ３等の経路で充電されるが、
この充電回路の抵抗は大きいのに対して放電回路の抵抗
は小さいので、トランジスタＱ４が入力信号に従ってオ
ンオフしている間コンデンサＣは殆んど充電されず、点
Ａの電位はＨレベルを保持する。従ってトランジスタＱ
７のベースに加えられる電圧はトランジスタＱＢのベー
スに加えられる基準電圧Ｖｒより高く、Ｑ７０ オン、Ｑ８オフとなり、カレントスイッチＱ５゜Ｑ６が
選択されて、前述のドライバ動作を行なう。
ダイオードＤ２．Ｄ３などはトランジスタＱ８がオフで
あるから、無いのと同じである。
あるから、無いのと同じである。
次にアイドル期間に入ると、入力信号り、ＤばＨ，Ｌ変
化を停止する。この停止状態ではＤ＝Ｈ。
化を停止する。この停止状態ではＤ＝Ｈ。
Ｄ＝Ｌになるようにしておくと、ＱｌはオンでＱ４のベ
ース電圧は低く、該Ｑ４はオフとなる。このためコンデ
ンサＣはＣ，ＤＩ、Ｒ３等の経路で充電され、その端子
間電圧は緩やかに上昇し、点Ａの電位は下降していく。
ース電圧は低く、該Ｑ４はオフとなる。このためコンデ
ンサＣはＣ，ＤＩ、Ｒ３等の経路で充電され、その端子
間電圧は緩やかに上昇し、点Ａの電位は下降していく。
この結果やがてトランジスタＱ７のベース電圧はトラン
ジスタＱ８のベースの基準電圧Ｖｒより低くなり、Ｑ７
オフ、０８オンとなる。トランジスタＱ８がオンとなる
とダイオードＤ２．Ｄ３が選択され、抵抗Ｒ４，Ｒ５、
ダイオードＤ２．Ｄ３、トランジスタＱＢ。
ジスタＱ８のベースの基準電圧Ｖｒより低くなり、Ｑ７
オフ、０８オンとなる。トランジスタＱ８がオンとなる
とダイオードＤ２．Ｄ３が選択され、抵抗Ｒ４，Ｒ５、
ダイオードＤ２．Ｄ３、トランジスタＱＢ。
Ｑ９、抵抗Ｒ６の経路で電流が流れる。抵抗Ｒ４゜Ｒ５
の値は互いに等しいので、トランジスタＱ１０、Ｑｌｌ
のベースに加わる電圧は等しく、このため伝送線Ｘ、Ｘ
に加わる電圧は互いに等しい。
の値は互いに等しいので、トランジスタＱ１０、Ｑｌｌ
のベースに加わる電圧は等しく、このため伝送線Ｘ、Ｘ
に加わる電圧は互いに等しい。
１
このときの伝送線Ｘ、Ｘの電圧はＨ，Ｌレベルの中間値
である。即ち定電流源Ｑ９．Ｒ６は依然有効であり、パ
ケット送信時にはこの定電流源の電流が入力のＨ側に片
寄って流れていたのが今度は均等に流れるだけであるか
ら、Ｈ，Ｌレベルの中間レベルになる。この中間レベル
への変化はコンデンサＣの充電に伴なって緩やかに生じ
（カレントスイッチも、入力信号の変化が緩やかな場合
は、両方のトランジスタが共にオンなどの中間過程をゆ
っくり辿りながら切換わる）、第２図の期間ＩＤ２の（
ａ） （ｂ） （０）に示す中間レベルへの緩やかな上
昇、下降が実現される。
である。即ち定電流源Ｑ９．Ｒ６は依然有効であり、パ
ケット送信時にはこの定電流源の電流が入力のＨ側に片
寄って流れていたのが今度は均等に流れるだけであるか
ら、Ｈ，Ｌレベルの中間レベルになる。この中間レベル
への変化はコンデンサＣの充電に伴なって緩やかに生じ
（カレントスイッチも、入力信号の変化が緩やかな場合
は、両方のトランジスタが共にオンなどの中間過程をゆ
っくり辿りながら切換わる）、第２図の期間ＩＤ２の（
ａ） （ｂ） （０）に示す中間レベルへの緩やかな上
昇、下降が実現される。
中間電位出力用のダイオードＤ２．Ｄ３は、点線枠内に
示すようにエミッタを相互接続され、ベースは共に基準
電圧ｖＲを受ける２個のトランジスタで置き換えてもよ
い。ダイオードＤ２． Ｄ３を用いると０．７〜０．８
Ｖ程度の順方向電圧降下が生じるが、点線枠内のトラン
ジスタを用いればこの場合の電圧降下はＶＣＥであるか
ら０．３ｖ程度で済み、カレントスイッチのトランジス
タＱ５．Ｑ２ ６との対称性もよい。
示すようにエミッタを相互接続され、ベースは共に基準
電圧ｖＲを受ける２個のトランジスタで置き換えてもよ
い。ダイオードＤ２． Ｄ３を用いると０．７〜０．８
Ｖ程度の順方向電圧降下が生じるが、点線枠内のトラン
ジスタを用いればこの場合の電圧降下はＶＣＥであるか
ら０．３ｖ程度で済み、カレントスイッチのトランジス
タＱ５．Ｑ２ ６との対称性もよい。
発明の詳細
な説明したように本発明では、差動信号伝送線を駆動す
るドライバを、差動信号を送出しないアイドル状態では
該差動信号のＨ，Ｌレベルの中間電位を送出するように
したので、差動信号送出時もアイドル時も伝送線のコモ
ン電圧は不変であり、従来方式のように該コモン電圧に
差があって該差が送信再開時に伝送線を進行して反射波
を発生するようなことがない。また中間電位を出力する
回路は、差動信号を出力する回路の負荷抵抗及び定電流
源を共用するようにしたので一対のダイオードまたはト
ランジスタで済み、回路構成が比較的簡単である利点が
ある。勿論本発明は図示実施例に限定されず、請求範囲
内で種々変形できる。
るドライバを、差動信号を送出しないアイドル状態では
該差動信号のＨ，Ｌレベルの中間電位を送出するように
したので、差動信号送出時もアイドル時も伝送線のコモ
ン電圧は不変であり、従来方式のように該コモン電圧に
差があって該差が送信再開時に伝送線を進行して反射波
を発生するようなことがない。また中間電位を出力する
回路は、差動信号を出力する回路の負荷抵抗及び定電流
源を共用するようにしたので一対のダイオードまたはト
ランジスタで済み、回路構成が比較的簡単である利点が
ある。勿論本発明は図示実施例に限定されず、請求範囲
内で種々変形できる。
第１図は差動信号ドライバの説明図、第２図はパケット
送信時及びアイドル時の各部の電圧波形を示す説明図、
第３図は本発明の実施例を示す回路図である。 ３ 図面でＱ５．Ｑ６は差動信号を出力するカレントスイッ
チの一対のトランジスタ、１２はトランス、Ｘ、 Ｘは
差動信号伝送線、Ｄ２．Ｄ３は中間電位を出力する回路
のダイオード、Ｑｌ、Ｑ２゜Ｑ４及びＣはアイドル状態
を検出する回路のトランジスタ及びコンデンサ、Ｑ７．
Ｑ８は差動信号を出力するカレントスイッチと中間電位
出方回路とを切換えるカレントスイッチである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 ４ １ＯＯ 手続補正書（自発） 昭和５９年１２月２１日 特許庁長官 志 賀 学 殿 昭和５８年特許願第２４３４７４号 ２、発明の名称 差動信号ドライバ ３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小出中１０１５査地名
称 （５２２）富士通株式会社 代表者 山 本 車 眞 ４、代理人 〒１０１ ６、補正によｊｌｌｌ増加する発明の数 な し７、補
正の対象 明細書の特許請求の範囲の欄および発明の詳
細な説明の欄 ８、補正の内容 別紙のとおり 別 紙 （１）本願明細書の特許請求の範囲を次の様に補正する
。 ［入力信号に応じて一方が高レベル上他方が低レベルの
差動信号を生じ、平行線路を駆動するドライバにおいて
、 エミッタが共通接続された一対の第１のトランジスタと
、そのコレクタに接続された一対のコレクタ負荷とを有
し、該一対のトランジスタに入力される入力信号に応じ
て該コレクタに接続された出力端子に前記差動信号を生
ずる差動信号用出力回路と、 エミッタが共通接続された一対の第２のトランジスタと
、そのエミッタ側に接続された定電流源とを有し、一方
の第２のトランジスタのコレクタが前記第１のトランジ
スタ対のエミ、り側に接続され、他方の第２のトランジ
スタのコレクタが分流手段を介して直接前記１対のコレ
クタ負荷に接続され、該分流手段は該ｌ対のコレクタ負
荷に前記定電流源の電流を半分づつ分流させ該出力端子
に前記高低レベルの真ん中レベルを発生せしめる手段で
あシ、送信時は該差動信号出力用回路にアイドル時は該
分流手段にることを特徴とする差動信号ドライバ。」（
２）同第６頁２行〜１１行の「入力信号〜備える」を次
の様に補正する。 「入力信号に応じて一方が高レベルで他方が低レベルの
差動信号を生じ、平行線路を駆動するドライバにおいて
、エミッタが共通接続された一対の第１のトランジスタ
Ｑｓ 、Ｑａと、そのコレクタに接続された一対のコレ
クタ負荷Ｒ４＋ Ｒｓとを有シ、該一対のトランジスタ
Ｑｓ 、Ｑａに入力される入力信号に応じて該コレクタ
に接続された出力端子にｒｍ記差動信号を生゛する差動
信号用出力回路と、エミッタが共通接続された一対の第
２のトランジスタＱ７ 、 Ｑａと、そのエミッタ側に
接続された定電流源Ｑ９とを有し、一方の第２のトラン
ジスタＱ７のコレクタが前記第１のトランジスタ対Ｑｓ
、Ｑｓのエミッタ側に接続され、他方の第２のトラン
ジスタＱ８のコレクタが分流手段Ｄ２゜Ｄｓを介して直
接前記１対のコレクタ負荷Ｒ４，Ｒ５に接続され、該分
流手段Ｄ２ 、 Ｄｓは該ｌ対のコレクタ負荷Ｒ４ｒ
Ｒｓに前記定電流源Ｑ９の電流を半分づつ分流させ該出
力端子に前記高低レベルの真ん中レベルを発生せしめる
手段であり、送信時は該差動信号出力用回路にアイドル
時は該分流手段にそれぞれ電流を供給する切換用回路と
を具備する」
送信時及びアイドル時の各部の電圧波形を示す説明図、
第３図は本発明の実施例を示す回路図である。 ３ 図面でＱ５．Ｑ６は差動信号を出力するカレントスイッ
チの一対のトランジスタ、１２はトランス、Ｘ、 Ｘは
差動信号伝送線、Ｄ２．Ｄ３は中間電位を出力する回路
のダイオード、Ｑｌ、Ｑ２゜Ｑ４及びＣはアイドル状態
を検出する回路のトランジスタ及びコンデンサ、Ｑ７．
Ｑ８は差動信号を出力するカレントスイッチと中間電位
出方回路とを切換えるカレントスイッチである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 ４ １ＯＯ 手続補正書（自発） 昭和５９年１２月２１日 特許庁長官 志 賀 学 殿 昭和５８年特許願第２４３４７４号 ２、発明の名称 差動信号ドライバ ３、補正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小出中１０１５査地名
称 （５２２）富士通株式会社 代表者 山 本 車 眞 ４、代理人 〒１０１ ６、補正によｊｌｌｌ増加する発明の数 な し７、補
正の対象 明細書の特許請求の範囲の欄および発明の詳
細な説明の欄 ８、補正の内容 別紙のとおり 別 紙 （１）本願明細書の特許請求の範囲を次の様に補正する
。 ［入力信号に応じて一方が高レベル上他方が低レベルの
差動信号を生じ、平行線路を駆動するドライバにおいて
、 エミッタが共通接続された一対の第１のトランジスタと
、そのコレクタに接続された一対のコレクタ負荷とを有
し、該一対のトランジスタに入力される入力信号に応じ
て該コレクタに接続された出力端子に前記差動信号を生
ずる差動信号用出力回路と、 エミッタが共通接続された一対の第２のトランジスタと
、そのエミッタ側に接続された定電流源とを有し、一方
の第２のトランジスタのコレクタが前記第１のトランジ
スタ対のエミ、り側に接続され、他方の第２のトランジ
スタのコレクタが分流手段を介して直接前記１対のコレ
クタ負荷に接続され、該分流手段は該ｌ対のコレクタ負
荷に前記定電流源の電流を半分づつ分流させ該出力端子
に前記高低レベルの真ん中レベルを発生せしめる手段で
あシ、送信時は該差動信号出力用回路にアイドル時は該
分流手段にることを特徴とする差動信号ドライバ。」（
２）同第６頁２行〜１１行の「入力信号〜備える」を次
の様に補正する。 「入力信号に応じて一方が高レベルで他方が低レベルの
差動信号を生じ、平行線路を駆動するドライバにおいて
、エミッタが共通接続された一対の第１のトランジスタ
Ｑｓ 、Ｑａと、そのコレクタに接続された一対のコレ
クタ負荷Ｒ４＋ Ｒｓとを有シ、該一対のトランジスタ
Ｑｓ 、Ｑａに入力される入力信号に応じて該コレクタ
に接続された出力端子にｒｍ記差動信号を生゛する差動
信号用出力回路と、エミッタが共通接続された一対の第
２のトランジスタＱ７ 、 Ｑａと、そのエミッタ側に
接続された定電流源Ｑ９とを有し、一方の第２のトラン
ジスタＱ７のコレクタが前記第１のトランジスタ対Ｑｓ
、Ｑｓのエミッタ側に接続され、他方の第２のトラン
ジスタＱ８のコレクタが分流手段Ｄ２゜Ｄｓを介して直
接前記１対のコレクタ負荷Ｒ４，Ｒ５に接続され、該分
流手段Ｄ２ 、 Ｄｓは該ｌ対のコレクタ負荷Ｒ４ｒ
Ｒｓに前記定電流源Ｑ９の電流を半分づつ分流させ該出
力端子に前記高低レベルの真ん中レベルを発生せしめる
手段であり、送信時は該差動信号出力用回路にアイドル
時は該分流手段にそれぞれ電流を供給する切換用回路と
を具備する」
Claims (1)
- 【特許請求の範囲】 （１１入力信号を受けて、一方がＨレベルのとき他方は
Ｌレベルであり、このＨ２Ｌレベルを該入力信号に従っ
て変える差動信号を生じる回路を備え、トランスで終端
された差動信号伝送線を駆動するドライバにおいて、 該Ｈ，Ｌレベルの中間電位を出力する回路と、該差動信
号を送出しないアイドル状態を検出する検出回路と、該
検出回路の出力により前記差動信号を生じる回路から該
中間電位出力回路へ緩やかに切換える回路とを備えるこ
とを特徴とする差動信号ドライバ。 （２）差動信号を出力する回路がカレントスイッチで、
エミッタを共通に接続された一対のトランジスタ、該ト
ランジスタのコレクタに接続されて負荷抵抗となる一対
の同じ抵抗値の抵抗、及び定電流源を備え、 中間電位を出力する回路が、アノードを前記トランジス
タの一方及び他方のコレクタに接続し、カソードは相互
に接続した一対のダイオードを備え、 切換え用の回路がカレントスイッチで、エミッタを相互
に接続した一対のトランジスタからなり、そして該差動
信号出力用カレントスイッチと、中間電位出力回路と、
定電流源との間に挿入されてなることを特徴とする特許
請求の範囲第１項記載の差動信号ドライバ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243474A JPS60134651A (ja) | 1983-12-23 | 1983-12-23 | 差動信号ドライバ |
| KR1019840007836A KR890001359B1 (ko) | 1983-12-23 | 1984-12-11 | 차동신호 드라이버 |
| US06/683,495 US4748346A (en) | 1983-12-23 | 1984-12-19 | Driver for differential signal transmission |
| EP84402695A EP0148082B1 (en) | 1983-12-23 | 1984-12-21 | Driver for differential signal transmission |
| DE8484402695T DE3480151D1 (en) | 1983-12-23 | 1984-12-21 | Driver for differential signal transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243474A JPS60134651A (ja) | 1983-12-23 | 1983-12-23 | 差動信号ドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134651A true JPS60134651A (ja) | 1985-07-17 |
| JPH0320943B2 JPH0320943B2 (ja) | 1991-03-20 |
Family
ID=17104421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243474A Granted JPS60134651A (ja) | 1983-12-23 | 1983-12-23 | 差動信号ドライバ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4748346A (ja) |
| EP (1) | EP0148082B1 (ja) |
| JP (1) | JPS60134651A (ja) |
| KR (1) | KR890001359B1 (ja) |
| DE (1) | DE3480151D1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847519A (en) * | 1987-10-14 | 1989-07-11 | Vtc Incorporated | Integrated, high speed, zero hold current and delay compensated charge pump |
| US4823028A (en) * | 1987-12-04 | 1989-04-18 | Tektronix, Inc. | Multilevel logic circuit with floating node voltage clamp |
| JPH01226213A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | ドライバ回路 |
| US4980579A (en) * | 1988-08-29 | 1990-12-25 | Motorola, Inc. | ECL gate having dummy load for substantially reducing skew |
| US4870301A (en) * | 1988-09-06 | 1989-09-26 | Motorola, Inc. | Differential emitter-coupled-logic bus driver |
| GB8912461D0 (en) * | 1989-05-31 | 1989-07-19 | Lucas Ind Plc | Line driver |
| US5017814A (en) * | 1989-12-13 | 1991-05-21 | Tektronix, Inc. | Metastable sense circuit |
| US4994690A (en) * | 1990-01-29 | 1991-02-19 | Motorola, Inc. | Split level bus |
| US5072136A (en) * | 1990-04-16 | 1991-12-10 | Advanced Micro Devices, Inc. | Ecl output buffer circuit with improved compensation |
| US5124591A (en) * | 1990-09-04 | 1992-06-23 | International Business Machines Corporation | Low power push pull driver |
| US5068551A (en) * | 1990-09-21 | 1991-11-26 | National Semiconductor Corporation | Apparatus and method for translating ECL signals to CMOS signals |
| EP0509585A1 (en) * | 1991-04-15 | 1992-10-21 | Koninklijke Philips Electronics N.V. | Clocked comparator with offset-voltage compensation |
| US5235617A (en) * | 1991-06-11 | 1993-08-10 | Digital Equipment Corporation | Transmission media driving system |
| US5255287A (en) * | 1991-06-28 | 1993-10-19 | Digital Equipment Corporation | Transceiver apparatus and methods |
| US5412691A (en) * | 1991-06-28 | 1995-05-02 | Digital Equipment Corporation | Method and apparatus for equalization for transmission over a band-limited channel |
| US5267269A (en) * | 1991-09-04 | 1993-11-30 | Level One Communications, Inc. | System and method employing predetermined waveforms for transmit equalization |
| US5408473A (en) * | 1992-03-03 | 1995-04-18 | Digital Equipment Corporation | Method and apparatus for transmission of communication signals over two parallel channels |
| US5331206A (en) * | 1992-05-01 | 1994-07-19 | The Grass Valley Group, Inc. | Circuit for driving a transmission line |
| US5321320A (en) * | 1992-08-03 | 1994-06-14 | Unisys Corporation | ECL driver with adjustable rise and fall times, and method therefor |
| EP0590818A3 (en) * | 1992-10-02 | 1994-05-11 | Nat Semiconductor Corp | Ecl-to-bicmos/cmos translator |
| US5323068A (en) * | 1992-11-17 | 1994-06-21 | National Semiconductor Corporation | Low power low temperature ECL output driver circuit |
| JP3204565B2 (ja) * | 1993-04-21 | 2001-09-04 | 株式会社東芝 | 位相シフト回路 |
| US5309036A (en) * | 1993-05-28 | 1994-05-03 | Myson Technology Inc. | Driver circuit for an attachment unit interface used in a network system |
| JP3539509B2 (ja) * | 1994-03-15 | 2004-07-07 | 株式会社ルネサステクノロジ | 電流切換型論理回路 |
| US5491439A (en) * | 1994-08-31 | 1996-02-13 | International Business Machines Corporation | Method and apparatus for reducing jitter in a phase locked loop circuit |
| US5619161A (en) * | 1994-08-31 | 1997-04-08 | International Business Machines Corporation | Diffrential charge pump with integrated common mode control |
| US5495207A (en) * | 1994-08-31 | 1996-02-27 | International Business Machines Corporation | Differential current controlled oscillator with variable load |
| US5525932A (en) * | 1994-08-31 | 1996-06-11 | International Business Machines Corporation | Lock indicator for phase locked loop circuit |
| US5513225A (en) * | 1994-08-31 | 1996-04-30 | International Business Machines Corporation | Resistorless phase locked loop circuit employing direct current injection |
| GB2308533B (en) * | 1994-10-31 | 1999-04-07 | Intel Corp | M & A for exchanging data, status, and commands over a hierarchical |
| US5615404A (en) * | 1994-10-31 | 1997-03-25 | Intel Corporation | System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals |
| US5742847A (en) * | 1994-10-31 | 1998-04-21 | Intel Corporation | M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions |
| US5621901A (en) * | 1994-10-31 | 1997-04-15 | Intel Corporation | Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other |
| US5623610A (en) * | 1994-10-31 | 1997-04-22 | Intel Corporation | System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset |
| JP3484825B2 (ja) * | 1995-06-09 | 2004-01-06 | 株式会社デンソー | ドライバ回路 |
| US6115391A (en) * | 1997-02-20 | 2000-09-05 | Level One Communications, Inc. | Method and apparatus for integrating multiple repeaters into a single collision domain |
| US5870028A (en) * | 1997-03-28 | 1999-02-09 | Tektronix, Inc. | Input expansion for crosspoint switch module |
| US5977797A (en) * | 1997-12-30 | 1999-11-02 | Lsi Logic Corporation | Method and apparatus for transferring data on a voltage biased data line |
| US6104232A (en) * | 1998-08-27 | 2000-08-15 | Maxim Integrated Products | DC output level compensation circuit |
| US6791359B1 (en) * | 2002-11-08 | 2004-09-14 | Lockheed Martin Corporation | Electronic structure for passing signals across voltage differences |
| US6922075B1 (en) * | 2003-02-20 | 2005-07-26 | Analog Devices, Inc. | Low power driver circuitry |
| US20180195373A1 (en) * | 2015-07-08 | 2018-07-12 | Moog Inc. | Downhole linear motor and pump sensor data system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2025740C3 (de) * | 1970-05-26 | 1979-09-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Sammelleitungsanordnung |
| DE2027515A1 (de) * | 1970-06-04 | 1971-12-09 | Stute G | Übertragungsvorrichtung für elektromagnetische Signale in stark gestörten Räumen |
| JPS528741A (en) * | 1975-07-10 | 1977-01-22 | Fujitsu Ltd | Electronic circui |
| US4131808A (en) * | 1977-08-04 | 1978-12-26 | Fairchild Camera And Instrument Corporation | TTL to MOS driver circuit |
| US4286179A (en) * | 1978-10-27 | 1981-08-25 | International Business Machines Corporation | Push pull switch utilizing two current switch circuits |
| JPS5922414B2 (ja) * | 1980-10-08 | 1984-05-26 | 富士通株式会社 | ラインドライバ回路 |
| JPS58154923A (ja) * | 1982-03-09 | 1983-09-14 | Matsushita Electric Ind Co Ltd | 差動回路 |
-
1983
- 1983-12-23 JP JP58243474A patent/JPS60134651A/ja active Granted
-
1984
- 1984-12-11 KR KR1019840007836A patent/KR890001359B1/ko not_active IP Right Cessation
- 1984-12-19 US US06/683,495 patent/US4748346A/en not_active Expired - Fee Related
- 1984-12-21 DE DE8484402695T patent/DE3480151D1/de not_active Expired
- 1984-12-21 EP EP84402695A patent/EP0148082B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3480151D1 (en) | 1989-11-16 |
| EP0148082B1 (en) | 1989-10-11 |
| JPH0320943B2 (ja) | 1991-03-20 |
| KR850005185A (ko) | 1985-08-21 |
| EP0148082A3 (en) | 1987-06-03 |
| US4748346A (en) | 1988-05-31 |
| EP0148082A2 (en) | 1985-07-10 |
| KR890001359B1 (ko) | 1989-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134651A (ja) | 差動信号ドライバ | |
| EP0239762B1 (en) | Buffer circuit | |
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| US5416364A (en) | Direct current to direct current galvanic isolator | |
| US5012384A (en) | Load circuit for a differential driver | |
| EP0039501B1 (de) | Sendeverstärker für ferngespeiste Zwischenregeneratoren | |
| JPH0714141B2 (ja) | パルス発生器 | |
| US5517066A (en) | Constant voltage drive type driver circuit | |
| JPH0219651B2 (ja) | ||
| US4011406A (en) | PCM regenerator | |
| DE3049811C2 (de) | Schaltungsanordnung elektrischer Rufstromsignale in ein akustisches Signal | |
| GB2059210A (en) | Pulse trasnmission and repetition circuit | |
| JP2691958B2 (ja) | 信号源選択装置 | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| SU1742999A1 (ru) | Преобразователь бипол рного сигнала в два однопол рных | |
| JP3338162B2 (ja) | 受信装置 | |
| US5789965A (en) | Driver circuit | |
| JPS62266911A (ja) | トランスミツタ用駆動回路 | |
| JP2634807B2 (ja) | インバータ装置 | |
| JPS6378698A (ja) | 選択駆動回路 | |
| JPH024500Y2 (ja) | ||
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JPH0413310A (ja) | 論理回路 | |
| JPH03102914A (ja) | 出力回路 | |
| JPS58156225A (ja) | パルスのアイソレ−タ |