JPH0320943B2 - - Google Patents

Info

Publication number
JPH0320943B2
JPH0320943B2 JP58243474A JP24347483A JPH0320943B2 JP H0320943 B2 JPH0320943 B2 JP H0320943B2 JP 58243474 A JP58243474 A JP 58243474A JP 24347483 A JP24347483 A JP 24347483A JP H0320943 B2 JPH0320943 B2 JP H0320943B2
Authority
JP
Japan
Prior art keywords
transistor
pair
transistors
collector
differential signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58243474A
Other languages
English (en)
Other versions
JPS60134651A (ja
Inventor
Shinji Emori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58243474A priority Critical patent/JPS60134651A/ja
Priority to KR1019840007836A priority patent/KR890001359B1/ko
Priority to US06/683,495 priority patent/US4748346A/en
Priority to EP84402695A priority patent/EP0148082B1/en
Priority to DE8484402695T priority patent/DE3480151D1/de
Publication of JPS60134651A publication Critical patent/JPS60134651A/ja
Publication of JPH0320943B2 publication Critical patent/JPH0320943B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ツイストペア線などの差動信号伝送
線を駆動するドライバに関する。
従来技術と問題点 ツイストペア線などの差動信号伝送線上の伝送
信号は差電圧とコモン電圧に分離して用いること
が多く前者は一対の該伝送線Ｘ，間の線間電圧
を言い、後者はこれらの伝送線Ｘ，の平均電圧
を言う。また差動信号伝送線は一般に差動インピ
ーダンスとコモンインピーダンスを有し、前者は
一対の該伝送線Ｘ，間の対地インピーダンスで
ある。
またLAN（ローカル・エリヤ・ネツトワーク）
システムなどではデータを時間的に区切つて（パ
ケツト化して）伝送し、そのパケツトを送出して
いる間は伝送線Ｘ，はＨ（ハイ）レベル、Ｌ（ロ
ーレベル）に、送信データに応じて変化するが、
パケツトを送出していないアイドル状態では伝送
線Ｘ，のＨ，Ｌレベル変化はない。
またかゝる伝送線Ｘ，はトランスで終端され
ることが多く、トランスで終端すると伝送線Ｘ，
Ｘ間の差電圧のみ取り出し、コモン電圧は完全に
打消すことができるという利点がある。第１図は
この種の伝送線およびドライバを示し、１０は該
ドライバ、Ｘ，は該差動信号伝送線、１２はト
ランスである。ドライバ１０には一般にECL論
理ゲートが使用用され、Ｄ，はその入力信号で
ある。
しかし、トランスで終端した差動信号伝送線で
はパケツトを送出していないときドライバの出力
状態従つて伝送線Ｘ，の電位が例えば送信停止
時のＨ，Ｌ状態のまゝにあると、該伝送線および
トランスを通して直流電流が流れ（この電流値は
ドライバの出力電圧および伝送線路とトランスの
直流抵抗などにより定まる）、トランスの磁心が
飽和し、送信再開時に信号を正しく伝送すること
ができないという問題がある。そこで従来は、パ
ケツトを送出していないときは、伝送線Ｘ，に
電位差がないようにドライバの一対の出力電圧を
共にＨまたはＬレベルにしてトランスを飽和から
守ることが行なわれている。伝送線Ｘ，に電位
差がない、従つてトランス１２の１次側巻線の端
子電圧が０なら該巻線に直流電流が流れることは
なく、トランス１２の磁心が飽和することはな
い。
しかしながらドライバの一対の出力端子の電位
状態、従つて伝送線Ｘ，の電位状態がアイドル
時に共にＨレベル又はＬレベルにあれば、該伝送
線のコモン電圧は該Ｈレベル又はＬレベルであ
り、一方、パケツト送信時は、伝送線ＸがＨレベ
ルなら伝送線はＬレベル、逆の場合は逆、にな
るから伝送線のコモン電圧は該Ｈ，Ｌレベルの中
間にある。そこでアイドル状態からパケツト送信
状態に切換わるとき上記両状態のコモン電圧の差
分が伝送されることになる。この差分のコモン電
圧は伝送線Ｘ，の線路が長いと、該伝送線を伝
送されてトランス１２に至り、トランス側でコモ
ン電圧に対する終端が充分されていないと該トラ
ンスで反射して今度は伝送線をドライバ１０側へ
向つて伝送され、ドライバの出力端で、そこがま
たコモン電圧に対する終端が充分でないと再び反
射し、といつた経過を辿る。かゝる反射波が発生
すると、これはパケツト差動信号に重畳して受信
側で思わぬ伝送誤りを生じ易い。
そこで、従来方式では伝送線Ｘ，ともＨまた
はＬレプルアツプまたはプルダウンし、伝送線
Ｘ，間に電位差がないようにするとともに、こ
の変化を緩やかに行ない、トランス１２の２次側
に電圧が誘起してこれが誤信号とならないように
する。しかしこれでもなおパケツト送信再開時に
コモン電圧が伝送されるという問題がある。
発明の目的 本発明は、インダクタンス手段で終端された差
動（平衡）信号伝送線を駆動するドライバが、ア
イドル期間からパケツト送信期間に移る場合に、
両期間でコモン電圧差が発生しないようにし、反
射波が現われないようにすることを目的とする。
発明の構成 入力信号に応じて一方が高レベルで他方が低レ
ベルの差動信号を生じ、インダクタンス手段で終
端された平衡線路を駆動するドライバにおいて、
エミツタが共通接続された第１のトランジスタ対
と、そのコレクタに接続された一対のコレクタ負
荷とを有し、該第１のトランジスタ対に入力され
る入力信号に応じて該コレクタに接続された出力
端子に前記差動信号を生ずる差動信号用出力回路
と、前記１対のコレクタ負荷にそれぞれ接続され
た分流手段と、エミツタが共通接続された第２の
トランジスタ対と、そのエミツタに接続された定
電流源とで構成され、第２のトランジスタ対の一
方のトランジスタのコレクタは前記第１のトラン
ジスタ対のエミツタに接続され、第２のトランジ
スタ対の他方のトランジスタのコレクタは前記分
流手段を介して直接前記１対のコレクタ負荷に接
続された切換回路と送信時は、前記入力信号の高
低レベルの変化が、またアイドル時は低レベルの
信号が、ベースに入力され、コレクタが高電位側
電源に接続され、エミツタが前記第２のトランジ
スタ対の一方のトランジスタのベースに接続され
たエミツタホロアトランジスタと、前記第２のト
ランジスタ対の一方のトランジスタのベースと所
定電位との間に接続された容量手段とを有し、送
信期間に入ると前記第２のトランジスタ対の一方
のトランジスタをオンさせて、前記差動信号出力
用回路に電流を供給し、アイドル期間に入ると、
前記容量手段により前記第２のトランジスタ対の
一方のトランジスタのベース電位を緩やかに変化
させるとともに、前記第２のトランジスタ対の他
方のトランジスタをオンさせて、前記分流手段に
より前記１対のコレクタ負荷に前記定電流源の電
流を半分づつ分流させ、前記出力端子に前記高低
レベルの真ん中レベルを発生させることを特徴と
するが、次に実施例を参照しながら詳細に説明す
る。
発明の作用 第２図は本発明の制御要領を波形で示す図であ
る。ａはドライバ１０の正（＋）出力、ｂは同負
（−）出力である。また前者はＸ、後者はの電
圧でもある。VOHは出力のＨレベル、VOLは同Ｌ
レベルを示す。第２図ｃは伝送線Ｘ，の線間電
圧（差電圧）である。パケツト送信期間PT中は
伝送線Ｘ，は伝送データに従つて互いに逆に
Ｈ，Ｌを繰り返すが、アイドル期間ID（添字１，
２は相互に区別するためのもの）になると該Ｈ，
Ｌの変化を停止する。停止直前の状態は伝送線
Ｘ，の一方がＨ、他方がＬであり、この状態で
Ｈ，Ｌ変化を停止したのでは直流電流が流れるか
ら、そこで本発明では第２図のアイドル期間ID
２に示すように、パケツト送信停止時には伝送線
Ｘ，ともＨ，Ｌレベルの中間レベルへ緩やかに
変化させる。このようにするとＸとのコモン電
圧は第２図ｄに示すようにパケツト送信期間PT
およびアイドル期間ID１，ID２を通して一定
（Ｈ，Ｌレベルの中間値）になる。従つてアイド
ル期間からパケツト送信期間に移る場合もコモン
電圧差は発生せず、反射波が現われるようなこと
はない。
実施例 第３図は本発明の差動信号ドライバの一実施例
を示す。この図でＱ１〜Ｑ１１はトランジスタ、
Ｒ１〜Ｒ８は抵抗、Ｄ１〜Ｄ３はダイオード、Ｃ
はコンデンサである。トランジスタＱ１，Ｑ２は
エミツタ相互接続されてカレントスイツチを構成
し、信号Ｄ，を入力する。トランジスタＱ３は
抵抗Ｒ２と共に定電流源を構成し、制御電圧VCS
により定まる一定の電流を流す。トランジスタＱ
４はダイオードＤ１及び抵抗Ｒ３と共にエミツタ
ホロアを構成し、このトランジスタＱ４にはコン
デンサＣが並列に接続される。ここで、Ｄ１はレ
ベルシフト用ダイオードで必要に応じて１つ又は
複数直列に接続される。これらのトランジスタＱ
１〜Ｑ４を含む回路はパケツト送信期間中かアイ
ドル期間区かの検出を行ない、緩やかな切換えを
行なうための電圧を発生する機能を持つ。
トランジスタＱ５，Ｑ６はエミツタを相互接続
されて第２のカレントスイツチを構成する。また
トランジスタＱ１０，Ｑ１１は抵抗Ｒ７，Ｒ８と
共に出力段のエミツタホロアを構成する。トラン
ジスタＱ９はＱ３と同様なトランジスタで、抵抗
Ｒ６と共に定電流源を構成し、制御電圧VCSによ
り定まる一定電流を流す。抵抗Ｒ４，Ｒ５はカレ
ントスイツチＱ５，Ｑ６（カレントスイツチは、
こゝでは該スイツチを構成するトランジスタの符
号で表わす、以下同様）の負荷抵抗である。ドラ
イバ１０としての本来的な機能はこれらのトラン
ジスタＱ５，Ｑ６，Ｑ９，Ｑ１０，Ｑ１１などで
遂行される。即ち差動入力信号Ｄ，がカレント
スイツチＱ５，Ｑ６のベースに入力すると、該Ｑ
５，Ｑ６はＤ，のＨ，Ｌに応じてオンオフし、
その差動出力電圧がエミツタホロアＱ１０，Ｑ１
１を通して出力され、伝送線Ｘ，を伝送され
る。
アイドル時のドライバ出力電圧をＨ，Ｌレベル
の中間値に維持するためにこのドライバ本体部に
付加回路が設けられる。即ち一対のダイオードＤ
２，Ｄ３、トランジスタＱ７，Ｑ８等がそれで、
ダイオードＤ２，Ｄ３はアノードをトランジスタ
Ｑ５，Ｑ６のコレクタへ接続し、カソードは互い
に接続して、前記Ｈ，Ｌレベルの中間電位を発生
する。またトランジスタＱ７，Ｑ８はエミツタを
相互接続されてこれまたカレントスイツチを構成
し、カレントスイツチＱ５，Ｑ６と上記中間電位
出力回路との切換えを司どる。
全体の動作を説明するに、今はパケツト送信期
間PTで入力信号Ｄ，はＨ，Ｌを繰り返してい
るとすると、カレントスイツチＱ１，Ｑ２はＤ，
ＤにＨ，Ｌに従つてオンオフし、このカレントス
イツチの出力はトランジスタＱ４をオンオフす
る。コンデンサＣはトランジスタＱ４がオンにな
ると短絡され（放電され）、トランジスタＱ４が
オフのときは短絡を開放されてＣ，Ｄ１，Ｒ３等
の経路で充電されるが、この充電回路の抵抗は大
きいのに対して放電回路の抵抗は小さいので、ト
ランジスタＱ４が入力信号に従つてオンオフして
いる間コンデンサＣは殆んど充電されず、点Ａの
電位はＨレベルを保持する。従つてトランジスタ
Ｑ７のベースに加えられる電圧はトランジスタＱ
８のベースに加えられる基準電圧Vrより高く、
Ｑ７オン、Ｑ８オフとなり、カレントスイツチＱ
５，Ｑ６が選択され、前述のドライバ動作を行な
う。ダイオードＤ２，Ｄ３などはトランジスタＱ
８がオフであるから、無いのと同じである。
次にアイドル期間に入ると、入力信号Ｄ，は
Ｈ，Ｌ変化を停止する。この停止状態ではＤ＝
Ｈ，＝Ｌになるようにしておくと、Ｑ１はオン
でＱ４のベース電圧は低く、該Ｑ４はオフとな
る。このためコンデンサＣはＣ，Ｄ１，Ｒ３等の
経路で充電され、その端子間電圧は緩やかに上昇
し、点Ａの電位は下降していく。この結果やがて
トランジスタＱ７のベース電圧はトランジスタＱ
８のベースの基準電圧Vrより低くなり、Ｑ７オ
フ、Ｑ８オンとなる。トランジスタＱ８がオンと
なるとダイオードＤ２，Ｄ３が選択され、抵抗Ｒ
４，Ｒ５、ダイオードＤ２，Ｄ３、トランジスタ
Ｑ８，Ｑ９、抵抗Ｒ６の経路で電流が流れる。抵
抗Ｒ４，Ｒ５の値は互いに等しいので、トランジ
スタＱ１０，Ｑ１１のベースに加わる電圧は等し
く、このため伝送線Ｘ，に加わる電圧は互いに
等しい。このときの伝送線Ｘ，の電圧はＨ，Ｌ
レベルの中間値であり、即ち定電流源Ｑ９，Ｒ６
は依然有効であり、パケツト送信時にはこの定電
流源の電流が入力のＨ側に片寄つて流れていたの
が今度は均等に流れるだけであるから、Ｈ，Ｌレ
ベルの中間レベルになる。この中間レベルへの変
化はコンデンサＣの充電に伴なつて緩やかに生じ
（カレントスイツチも、入力信号の変化が緩やか
な場合は、両方のトランジスタが共にオンなどの
中間過程をゆつくり辿りながら切換わる）、第２
図の期間ID２のａ，ｂ，ｃに示す中間レベルへ
の緩やかな上昇、下降が実現される。
中間電位出力用のダイオードＤ２，Ｄ３は、点
線枠内に示すようにエミツタを相互接続され、ベ
ースは共に基準電圧VRを受ける２個のトランジ
スタで置き換えてもよい。ダイオードＤ２，Ｄ３
を用いると0.7〜0.8V程度の順方向電圧降下が生
じるが、点線枠内のトランジスタを用いればこの
場合の電圧降下はVCEであるから0.3V程度で済
み、カレントスイツチのトランジスタＱ５，Ｑ６
との対称性もよい。
発明の効果 以上説明したように本発明では、差動信号伝送
線を駆動するドライバを、差動信号を送出しない
アイドル状態では該差動信号のＨ，Ｌレベルの中
間電位を送出するようにしたので、差動信号送出
時もアイドル時も伝送線のコモン電圧は不変であ
り、従来方式のように該コモン電圧に差があつて
該差が送信再開時に伝送線を進行して反射波を発
生するようなことがない。また中間電位を出力す
る回路は、差動信号を出力する回路の負荷抵抗及
び定電流源を共用するようにしたので一対のダイ
オードまたはトランジスタで済み、回路構成が比
較的簡単である利点がある。勿論本発明は図示実
施例に限定されず、請求範囲内で種々変形でき
る。
【図面の簡単な説明】
第１図は差動信号ドライバの説明図、第２図は
パケツト送信時及びアイドル時の各部の電圧波形
を示す説明図、第３図は本発明の実施例を示す回
路図である。 図面でＱ５，Ｑ６は差動信号を出力するカレン
トスイツチの一対のトランジスタ、１２はトラン
ス、、Ｘ，は差動信号伝送線、Ｄ２，Ｄ３は中
間電位を出力する回路のダイオード、Ｑ１，Ｑ
２，Ｑ４及びＣはアイドル状態を検出する回路の
トランジスタ及びコンデンサ、Ｑ７，Ｑ８は差動
信号を出力するカレントスイツチと中間電位出力
回路とを切換えるカレントスイツチである。

Claims (1)

  1. 【特許請求の範囲】 １ 入力信号に応じて一方が高レベルで他方が低
    レベルの差動信号を生じ、インダクタンス手段で
    終端された平衡線路を駆動するドライバにおい
    て、 エミツタが共通接続された第１のトランジスタ
    対と、そのコレクタに接続された一対のコレクタ
    負荷とを有し、該第１のトランジスタ対に入力さ
    れる入力信号に応じて該コレクタに接続された出
    力端子に前記差動信号を生ずる差動信号用出力回
    路と、 前記１対のコレクタ負荷にそれぞれ接続された
    分流手段と、 エミツタが共通接続された第２のトランジスタ
    対と、そのエミツタに接続された定電流源とで構
    成され、第２のトランジスタ対の一方のトランジ
    スタのコレクタは前記第１のトランジスタ対のエ
    ミツタに接続され、第２のトランジスタ対の他方
    のトランジスタのコレクタは前記分流手段を介し
    て直接前記１対のコレクタ負荷に接続された切換
    回路と、 送信時は、前記入力信号の高低レベルの変化
    が、またアイドル時は低レベルの信号が、ベース
    に入力され、コレクタが高電位側電源に接続さ
    れ、エミツタが前記第２のトランジスタ対の一方
    のトランジスタのベースに接続されたエミツタホ
    ロアトランジスタと、 前記第２のトランジスタ対の一方のトランジス
    タのベースと所定電位との間に接続された容量手
    段とを有し、 送信期間に入ると前記第２のトランジスタ対の
    一方のトランジスタをオンさせて、前記差動信号
    出力用回路に電流を供給し、 アイドル期間に入ると、前記容量手段により前
    記第２のトランジスタ対の一方のトランジスタの
    ベース電位を緩やかに変化させるとともに、前記
    第２のトランジスタ対の他方のトランジスタをオ
    ンさせて、前記分流手段により前記１対のコレク
    タ負荷に前記定電流源の電流を半分づつ分流さ
    せ、前記出力端子に前記高低レベルの真ん中レベ
    ルを発生させることを特徴とする差動信号ドライ
    バ。
JP58243474A 1983-12-23 1983-12-23 差動信号ドライバ Granted JPS60134651A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58243474A JPS60134651A (ja) 1983-12-23 1983-12-23 差動信号ドライバ
KR1019840007836A KR890001359B1 (ko) 1983-12-23 1984-12-11 차동신호 드라이버
US06/683,495 US4748346A (en) 1983-12-23 1984-12-19 Driver for differential signal transmission
EP84402695A EP0148082B1 (en) 1983-12-23 1984-12-21 Driver for differential signal transmission
DE8484402695T DE3480151D1 (en) 1983-12-23 1984-12-21 Driver for differential signal transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243474A JPS60134651A (ja) 1983-12-23 1983-12-23 差動信号ドライバ

Publications (2)

Publication Number Publication Date
JPS60134651A JPS60134651A (ja) 1985-07-17
JPH0320943B2 true JPH0320943B2 (ja) 1991-03-20

Family

ID=17104421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243474A Granted JPS60134651A (ja) 1983-12-23 1983-12-23 差動信号ドライバ

Country Status (5)

Country Link
US (1) US4748346A (ja)
EP (1) EP0148082B1 (ja)
JP (1) JPS60134651A (ja)
KR (1) KR890001359B1 (ja)
DE (1) DE3480151D1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847519A (en) * 1987-10-14 1989-07-11 Vtc Incorporated Integrated, high speed, zero hold current and delay compensated charge pump
US4823028A (en) * 1987-12-04 1989-04-18 Tektronix, Inc. Multilevel logic circuit with floating node voltage clamp
JPH01226213A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp ドライバ回路
US4980579A (en) * 1988-08-29 1990-12-25 Motorola, Inc. ECL gate having dummy load for substantially reducing skew
US4870301A (en) * 1988-09-06 1989-09-26 Motorola, Inc. Differential emitter-coupled-logic bus driver
GB8912461D0 (en) * 1989-05-31 1989-07-19 Lucas Ind Plc Line driver
US5017814A (en) * 1989-12-13 1991-05-21 Tektronix, Inc. Metastable sense circuit
US4994690A (en) * 1990-01-29 1991-02-19 Motorola, Inc. Split level bus
US5072136A (en) * 1990-04-16 1991-12-10 Advanced Micro Devices, Inc. Ecl output buffer circuit with improved compensation
US5124591A (en) * 1990-09-04 1992-06-23 International Business Machines Corporation Low power push pull driver
US5068551A (en) * 1990-09-21 1991-11-26 National Semiconductor Corporation Apparatus and method for translating ECL signals to CMOS signals
EP0509585A1 (en) * 1991-04-15 1992-10-21 Koninklijke Philips Electronics N.V. Clocked comparator with offset-voltage compensation
US5235617A (en) * 1991-06-11 1993-08-10 Digital Equipment Corporation Transmission media driving system
US5255287A (en) * 1991-06-28 1993-10-19 Digital Equipment Corporation Transceiver apparatus and methods
US5412691A (en) * 1991-06-28 1995-05-02 Digital Equipment Corporation Method and apparatus for equalization for transmission over a band-limited channel
US5267269A (en) * 1991-09-04 1993-11-30 Level One Communications, Inc. System and method employing predetermined waveforms for transmit equalization
US5408473A (en) * 1992-03-03 1995-04-18 Digital Equipment Corporation Method and apparatus for transmission of communication signals over two parallel channels
US5331206A (en) * 1992-05-01 1994-07-19 The Grass Valley Group, Inc. Circuit for driving a transmission line
US5321320A (en) * 1992-08-03 1994-06-14 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
EP0590818A3 (en) * 1992-10-02 1994-05-11 Nat Semiconductor Corp Ecl-to-bicmos/cmos translator
US5323068A (en) * 1992-11-17 1994-06-21 National Semiconductor Corporation Low power low temperature ECL output driver circuit
JP3204565B2 (ja) * 1993-04-21 2001-09-04 株式会社東芝 位相シフト回路
US5309036A (en) * 1993-05-28 1994-05-03 Myson Technology Inc. Driver circuit for an attachment unit interface used in a network system
JP3539509B2 (ja) * 1994-03-15 2004-07-07 株式会社ルネサステクノロジ 電流切換型論理回路
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
GB2308533B (en) * 1994-10-31 1999-04-07 Intel Corp M & A for exchanging data, status, and commands over a hierarchical
US5615404A (en) * 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5742847A (en) * 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
US5621901A (en) * 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
JP3484825B2 (ja) * 1995-06-09 2004-01-06 株式会社デンソー ドライバ回路
US6115391A (en) * 1997-02-20 2000-09-05 Level One Communications, Inc. Method and apparatus for integrating multiple repeaters into a single collision domain
US5870028A (en) * 1997-03-28 1999-02-09 Tektronix, Inc. Input expansion for crosspoint switch module
US5977797A (en) * 1997-12-30 1999-11-02 Lsi Logic Corporation Method and apparatus for transferring data on a voltage biased data line
US6104232A (en) * 1998-08-27 2000-08-15 Maxim Integrated Products DC output level compensation circuit
US6791359B1 (en) * 2002-11-08 2004-09-14 Lockheed Martin Corporation Electronic structure for passing signals across voltage differences
US6922075B1 (en) * 2003-02-20 2005-07-26 Analog Devices, Inc. Low power driver circuitry
US20180195373A1 (en) * 2015-07-08 2018-07-12 Moog Inc. Downhole linear motor and pump sensor data system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2025740C3 (de) * 1970-05-26 1979-09-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Sammelleitungsanordnung
DE2027515A1 (de) * 1970-06-04 1971-12-09 Stute G Übertragungsvorrichtung für elektromagnetische Signale in stark gestörten Räumen
JPS528741A (en) * 1975-07-10 1977-01-22 Fujitsu Ltd Electronic circui
US4131808A (en) * 1977-08-04 1978-12-26 Fairchild Camera And Instrument Corporation TTL to MOS driver circuit
US4286179A (en) * 1978-10-27 1981-08-25 International Business Machines Corporation Push pull switch utilizing two current switch circuits
JPS5922414B2 (ja) * 1980-10-08 1984-05-26 富士通株式会社 ラインドライバ回路
JPS58154923A (ja) * 1982-03-09 1983-09-14 Matsushita Electric Ind Co Ltd 差動回路

Also Published As

Publication number Publication date
DE3480151D1 (en) 1989-11-16
EP0148082B1 (en) 1989-10-11
KR850005185A (ko) 1985-08-21
EP0148082A3 (en) 1987-06-03
US4748346A (en) 1988-05-31
EP0148082A2 (en) 1985-07-10
JPS60134651A (ja) 1985-07-17
KR890001359B1 (ko) 1989-04-29

Similar Documents

Publication Publication Date Title
JPH0320943B2 (ja)
EP0547814B1 (en) Balanced line driver for local area networks or the like
US4897564A (en) BICMOS driver circuit for high density CMOS logic circuits
EP0239762B1 (en) Buffer circuit
EP0623997A1 (en) Hysteresis comparator working with a low voltage supply
EP0443732B1 (en) Load circuit for differential driver
JPH0154890B2 (ja)
US5677642A (en) Signal generator with supply voltage tolerance
US5706343A (en) Integrated interface circuit for driving a subscriber line
US5101124A (en) ECL to TTL translator circuit with improved slew rate
US3728559A (en) Hybrid high speed ecl to p-channel mos clock driver
US4297595A (en) Signal regenerating circuit with improved input-output isolation
US5517066A (en) Constant voltage drive type driver circuit
US4082964A (en) Diode switch
JP2691958B2 (ja) 信号源選択装置
JPH08107325A (ja) ディジタル伝送送信回路
JPH0224278Y2 (ja)
JPH0686458A (ja) 電源選択回路
JPS63194413A (ja) パルス信号送出回路
JPH0259652B2 (ja)
JP3175138B2 (ja) バスインターフェイス装置
JPH0618318B2 (ja) トランスミツタ用駆動回路
JPH0646117Y2 (ja) デ−タ送信回路
JPS62151022A (ja) 論理回路
JPS6378698A (ja) 選択駆動回路