JPH0618318B2 - トランスミツタ用駆動回路 - Google Patents
トランスミツタ用駆動回路Info
- Publication number
- JPH0618318B2 JPH0618318B2 JP61109481A JP10948186A JPH0618318B2 JP H0618318 B2 JPH0618318 B2 JP H0618318B2 JP 61109481 A JP61109481 A JP 61109481A JP 10948186 A JP10948186 A JP 10948186A JP H0618318 B2 JPH0618318 B2 JP H0618318B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- signal
- drive circuit
- gate
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バス形ネツトワーク送信装置において、ト
ランス結合された伝送線路へ信号を送信するトランスミ
ツタ用駆動回路に関するものである。
ランス結合された伝送線路へ信号を送信するトランスミ
ツタ用駆動回路に関するものである。
第３図は、例えば「ジ エザーネツト，ア ローカル
エリア ネツトワーク，データ リンク レイヤー ア
ンド フイジカル レイヤー スペシフイケーシヨン
ズ」バージヨン２．０，ノーベンバー，１９８２，Ｐ９
９（「ＴＨＥ ＥＴＨＥＲＮＥＴ，Ａ Local Area Net
work,Data Link Layer and Physical Layer Specificat
ions」version ２．０ November，１９８２，Ｐ９
９」）に記載されている従来のトランスミツタ用駆動回
路である。
エリア ネツトワーク，データ リンク レイヤー ア
ンド フイジカル レイヤー スペシフイケーシヨン
ズ」バージヨン２．０，ノーベンバー，１９８２，Ｐ９
９（「ＴＨＥ ＥＴＨＥＲＮＥＴ，Ａ Local Area Net
work,Data Link Layer and Physical Layer Specificat
ions」version ２．０ November，１９８２，Ｐ９
９」）に記載されている従来のトランスミツタ用駆動回
路である。
図において、１８はトランス、１９はトランス１８の２
次巻線側に接続された伝送線路の受端での終端抵抗、２
０はトランス１８の２次側の正相出力端子、２１はトラ
ンス１８の２次側の逆相出力端子、２２はトランス駆動
用差動エミツタ・カツプルド・ロジツクゲート（以下、
トランス駆動用差動ＥＣＬゲートという）、２３はトラ
ンス駆動用差動ＥＣＬゲート２２の正相入力端子、２４
はトランス駆動用差動ＥＣＬゲート２２の逆相入力端
子、２５はスケルチ用ＥＣＬゲート、２６はスケルチ用
ＥＣＬゲート２５の正相入力端子、27はスケルチ用ＥＣ
Ｌゲート２５の逆相入力端子、２８はトランス１８の１
次巻線の正相入力側に接続されたトランス駆動用差動Ｅ
ＣＬゲート２２の正相出力線、２９はトランス駆動用差
動ＥＣＬゲート２２の逆相出力線であり、スケルチ用Ｅ
ＣＬゲート２５の逆相出力線３０との間でワイヤードＯ
Ｒがとられてトランス１８の１次巻線の逆相入力線に接
続されている。３１，３２は各一端をトランス１８の１
次巻線の正相入力線および逆相入力線に各々接続された
プルダウン抵抗、３３はプルダウン抵抗３１，３２の他
端に共通に接続されたプルダウン用電源接続端子であ
る。
次巻線側に接続された伝送線路の受端での終端抵抗、２
０はトランス１８の２次側の正相出力端子、２１はトラ
ンス１８の２次側の逆相出力端子、２２はトランス駆動
用差動エミツタ・カツプルド・ロジツクゲート（以下、
トランス駆動用差動ＥＣＬゲートという）、２３はトラ
ンス駆動用差動ＥＣＬゲート２２の正相入力端子、２４
はトランス駆動用差動ＥＣＬゲート２２の逆相入力端
子、２５はスケルチ用ＥＣＬゲート、２６はスケルチ用
ＥＣＬゲート２５の正相入力端子、27はスケルチ用ＥＣ
Ｌゲート２５の逆相入力端子、２８はトランス１８の１
次巻線の正相入力側に接続されたトランス駆動用差動Ｅ
ＣＬゲート２２の正相出力線、２９はトランス駆動用差
動ＥＣＬゲート２２の逆相出力線であり、スケルチ用Ｅ
ＣＬゲート２５の逆相出力線３０との間でワイヤードＯ
Ｒがとられてトランス１８の１次巻線の逆相入力線に接
続されている。３１，３２は各一端をトランス１８の１
次巻線の正相入力線および逆相入力線に各々接続された
プルダウン抵抗、３３はプルダウン抵抗３１，３２の他
端に共通に接続されたプルダウン用電源接続端子であ
る。
なお、トランス１８をロジツク回路で駆動する場合に、
非送信時（アイドル区間）ではトランス１８に電流が流
れず差動電圧が０(V)になるよう設計されているものと
する。第４図は第３図における各部の信号の動作波形図
である。
非送信時（アイドル区間）ではトランス１８に電流が流
れず差動電圧が０(V)になるよう設計されているものと
する。第４図は第３図における各部の信号の動作波形図
である。
次に動作について説明する。スケルチ用ＥＣＬゲート２
５の正相入力端子２６には、アイドル区間で“ロー”レ
ベル（以下“Ｌ”という）で、データ有意区間中“ハ
イ”レベル（以下、“Ｈ”という）となるスケルチゲー
ト信号２６ａが入力され、スケルチ用ＥＣＬゲート２５
の逆相入力端子２７には、スケルチゲート信号２６ａを
反転した反転信号２７ａが入力される。トランス駆動用
差動ＥＣＬゲート２２の正相入力端子２３には、アイド
ル区間で“Ｈ”であるデータ信号２３ａが入力される。
また、それの逆相入力端子２４にはデータ信号２３ａを
反転した反転信号２４ａが入力される。
５の正相入力端子２６には、アイドル区間で“ロー”レ
ベル（以下“Ｌ”という）で、データ有意区間中“ハ
イ”レベル（以下、“Ｈ”という）となるスケルチゲー
ト信号２６ａが入力され、スケルチ用ＥＣＬゲート２５
の逆相入力端子２７には、スケルチゲート信号２６ａを
反転した反転信号２７ａが入力される。トランス駆動用
差動ＥＣＬゲート２２の正相入力端子２３には、アイド
ル区間で“Ｈ”であるデータ信号２３ａが入力される。
また、それの逆相入力端子２４にはデータ信号２３ａを
反転した反転信号２４ａが入力される。
トランス駆動用差動ＥＣＬゲート２２の逆相出力線２９
とスケルチ用ＥＣＬゲート２５の逆相出力線３０とは、
ワイヤードＯＲがとられているので、トランス１８の１
次側逆相入力となる逆相出力線２９の信号は、データ信
号２３ａの反転信号２４ａとスケルチゲート信号２６ａ
の反転信号２７ａのＯＲとなり、トランス１８の１次側
逆相入力は、第４図の符号２９ａで示した波形の信号と
なる。一方、正相出力線２８には符号２８ａで示した波
形の信号が出力される。アイドル区間では、トランス１
８の１次側正相入力である正相出力線２８とトランス１
８の１次側逆相入力線となる逆相出力線２９は共に
“Ｈ”となり、トランス１８に加わる差動電圧は０Ｖと
なるトランス18には電流が流れない。
とスケルチ用ＥＣＬゲート２５の逆相出力線３０とは、
ワイヤードＯＲがとられているので、トランス１８の１
次側逆相入力となる逆相出力線２９の信号は、データ信
号２３ａの反転信号２４ａとスケルチゲート信号２６ａ
の反転信号２７ａのＯＲとなり、トランス１８の１次側
逆相入力は、第４図の符号２９ａで示した波形の信号と
なる。一方、正相出力線２８には符号２８ａで示した波
形の信号が出力される。アイドル区間では、トランス１
８の１次側正相入力である正相出力線２８とトランス１
８の１次側逆相入力線となる逆相出力線２９は共に
“Ｈ”となり、トランス１８に加わる差動電圧は０Ｖと
なるトランス18には電流が流れない。
トランス１８の２次側端子２０，２１で観測される差動
電圧信号１８ａは、トランス駆動用差動ＥＣＬゲート２
２の正相出力線２８の信号２８ａと逆相出力線２９の信
号２９ａの引算で与えられ、アイドル区間で中位電圧に
スケルチされる規定の３値の波形となる。
電圧信号１８ａは、トランス駆動用差動ＥＣＬゲート２
２の正相出力線２８の信号２８ａと逆相出力線２９の信
号２９ａの引算で与えられ、アイドル区間で中位電圧に
スケルチされる規定の３値の波形となる。
従来のトランスミツタ用駆動回路は以上のように構成さ
れているので、ＥＣＬゲート用の消費電流が大きく、ま
た、消費電流の小さいトランジスタ・トランジスタ・ロ
ジツク（以下、ＴＴＬという）ゲートでは、ワイヤード
ＯＲは特性上許されておらず単なるゲートのＴＴＬ化で
は、駆動回路を構成出来ないなどの問題点があつた。
れているので、ＥＣＬゲート用の消費電流が大きく、ま
た、消費電流の小さいトランジスタ・トランジスタ・ロ
ジツク（以下、ＴＴＬという）ゲートでは、ワイヤード
ＯＲは特性上許されておらず単なるゲートのＴＴＬ化で
は、駆動回路を構成出来ないなどの問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、消費電流の小さいトランスミツタ用駆動回路
を得ることを目的とする。
たもので、消費電流の小さいトランスミツタ用駆動回路
を得ることを目的とする。
この発明に係るトランスミツタ用駆動回路は、データ信
号とデータ信号の始めと終りを示すスケルチゲート信号
が入力されるＴＴＬ構成のＮＡＮＤゲートと複数の帰還
抵抗とダイオードで構成されるＮＡＮＤゲートの帰還回
路とを用いて、アイドル区間で中位レベルになる３値の
信号を帰還抵抗間の分圧点で生成し、１次側の一端を接
続され２次側を伝送線路に接続されたトランスの１次側
の他端と出力側をＣＲ結合され且つ帰還抵抗間の分圧点
に入力側を接続されたエミツタホロワ回路によりトラン
スを駆動するようにしたものである。
号とデータ信号の始めと終りを示すスケルチゲート信号
が入力されるＴＴＬ構成のＮＡＮＤゲートと複数の帰還
抵抗とダイオードで構成されるＮＡＮＤゲートの帰還回
路とを用いて、アイドル区間で中位レベルになる３値の
信号を帰還抵抗間の分圧点で生成し、１次側の一端を接
続され２次側を伝送線路に接続されたトランスの１次側
の他端と出力側をＣＲ結合され且つ帰還抵抗間の分圧点
に入力側を接続されたエミツタホロワ回路によりトラン
スを駆動するようにしたものである。
この発明におけるトランスミツタ間駆動回路は、スケル
チゲート信号がアイドル区間で“ロー”レベルとなる
と、ＴＴＬのＮＡＮＤゲートがハイレベルとなり、この
時、帰還回路が動作し、帰還抵抗間の分圧点で信号電圧
の中位レベルが作られ、３値の波形の信号が帰還抵抗間
の分圧点で生成され、この３値の信号を入力するエミツ
タホロワ回路によりＣＲを介して同相電圧の３値信号で
トランスを駆動すると、アイドル区間では、ＣＲのコン
デンサに電荷は存在せずトランスに加わる差動電圧が中
位電圧となり、安定にトランスを駆動でき、また、ＴＴ
Ｌゲートで構成するので消費電流の低減化が図れる。
チゲート信号がアイドル区間で“ロー”レベルとなる
と、ＴＴＬのＮＡＮＤゲートがハイレベルとなり、この
時、帰還回路が動作し、帰還抵抗間の分圧点で信号電圧
の中位レベルが作られ、３値の波形の信号が帰還抵抗間
の分圧点で生成され、この３値の信号を入力するエミツ
タホロワ回路によりＣＲを介して同相電圧の３値信号で
トランスを駆動すると、アイドル区間では、ＣＲのコン
デンサに電荷は存在せずトランスに加わる差動電圧が中
位電圧となり、安定にトランスを駆動でき、また、ＴＴ
Ｌゲートで構成するので消費電流の低減化が図れる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例に従うトランスミツタ用駆
動回路である。第１図において、１８〜２１は従来例と
同一のものである。１はＴＴＬのＮＡＮＤゲート、２お
よび３はＮＡＮＤゲート１の入力端子である。４はＮＡ
ＮＤゲート１のＴＴＬ出力から入力への帰還回路であ
り、以下に述べる構成要素から構成されており、５は帰
還抵抗としての可変抵抗器で、ＮＡＮＤゲート１の出力
側に接続される。また、６は可変抵抗器５のもう一方の
端子に接続された帰還抵抗としての可変抵抗器、７はダ
イオードであり、ダイオード７は、可変抵抗器６からＮ
ＡＮＤゲート入力端子３への向きが順方向となるように
接続されている。８は後述のエミツタホロワ回路９の入
力端子であり、可変抵抗器５と可変抵抗器６の接続点
（分圧点）に接続される。９はエミツタホロワ回路であ
り、以下に述べる構成要素から構成されており１０は端
子８に接続された結合コンデンサ、１１は結合コンデン
サ１０と後述の電源電圧供給端子１４との間に接続され
たバイアス抵抗、１２は結合コンデンサ１０と接地との
間に接続されたバイアス抵抗、１３はベース側を結合コ
ンデンサ１０、ブリーダ抵抗１１，１２の接続点に接続
されたトランジスタ、１４はトランジスタ１３のエレク
タ側にも接続された電源電圧供給端子、１５はトランジ
スタ１３のエミツタ抵抗である。１６は整合用抵抗、１
７はコンデンサであり、整合用抵抗１６およびコンデン
サ１７はトランジスタ１３のエミツタとトランス１８の
１次巻線正相入力側間に直列に接続されている。トラン
ス１８の１次巻線逆相入力側は接地されている。なお、
整合用抵抗１６の抵抗値はトランス１８の２次側に接続
された伝送線路の特性インピーダンスに等しいことが望
ましい。
動回路である。第１図において、１８〜２１は従来例と
同一のものである。１はＴＴＬのＮＡＮＤゲート、２お
よび３はＮＡＮＤゲート１の入力端子である。４はＮＡ
ＮＤゲート１のＴＴＬ出力から入力への帰還回路であ
り、以下に述べる構成要素から構成されており、５は帰
還抵抗としての可変抵抗器で、ＮＡＮＤゲート１の出力
側に接続される。また、６は可変抵抗器５のもう一方の
端子に接続された帰還抵抗としての可変抵抗器、７はダ
イオードであり、ダイオード７は、可変抵抗器６からＮ
ＡＮＤゲート入力端子３への向きが順方向となるように
接続されている。８は後述のエミツタホロワ回路９の入
力端子であり、可変抵抗器５と可変抵抗器６の接続点
（分圧点）に接続される。９はエミツタホロワ回路であ
り、以下に述べる構成要素から構成されており１０は端
子８に接続された結合コンデンサ、１１は結合コンデン
サ１０と後述の電源電圧供給端子１４との間に接続され
たバイアス抵抗、１２は結合コンデンサ１０と接地との
間に接続されたバイアス抵抗、１３はベース側を結合コ
ンデンサ１０、ブリーダ抵抗１１，１２の接続点に接続
されたトランジスタ、１４はトランジスタ１３のエレク
タ側にも接続された電源電圧供給端子、１５はトランジ
スタ１３のエミツタ抵抗である。１６は整合用抵抗、１
７はコンデンサであり、整合用抵抗１６およびコンデン
サ１７はトランジスタ１３のエミツタとトランス１８の
１次巻線正相入力側間に直列に接続されている。トラン
ス１８の１次巻線逆相入力側は接地されている。なお、
整合用抵抗１６の抵抗値はトランス１８の２次側に接続
された伝送線路の特性インピーダンスに等しいことが望
ましい。
第２図は第１図に示した回路の各部における信号波形を
示し、縦軸を電圧値としている。
示し、縦軸を電圧値としている。
次に、かかる構成のトランスミツタ用駆動回路の動作に
ついて説明する。入力端子２には、アイドル区間で
“Ｌ”である第２図に示した反転データ信号２ａが入力
される。帰還回路４が接続された入力端子３には、アイ
ドル区間で“Ｌ”、データ有意区間で“Ｈ”となるスケ
ルチゲート信号3aが入力される。入力端子３が“Ｈ”で
ある状態（データ有意区間）では、ダイオード７は非導
通状態となり、エミツタホロワ入力端子８には、反転デ
ータ信号２ａが反転されて入力される。入力端子３が
“Ｌ”である状態（アイドル区間）では、ＮＡＮＤゲー
ト１の出力は、入力端子２の状態によらず“Ｈ”とな
る。この時、ダイオード７は導通状態となり、エミツタ
ホロワ入力端子８には、ＮＡＮＤゲート１の出力の
“Ｈ”レベルと入力端子３の“Ｌ”レベルを両可変抵抗
器５，６で分圧した電圧が入力される。このエミツタホ
ロワ入力端子８の電圧Ｖinは次式で表わされる。
ついて説明する。入力端子２には、アイドル区間で
“Ｌ”である第２図に示した反転データ信号２ａが入力
される。帰還回路４が接続された入力端子３には、アイ
ドル区間で“Ｌ”、データ有意区間で“Ｈ”となるスケ
ルチゲート信号3aが入力される。入力端子３が“Ｈ”で
ある状態（データ有意区間）では、ダイオード７は非導
通状態となり、エミツタホロワ入力端子８には、反転デ
ータ信号２ａが反転されて入力される。入力端子３が
“Ｌ”である状態（アイドル区間）では、ＮＡＮＤゲー
ト１の出力は、入力端子２の状態によらず“Ｈ”とな
る。この時、ダイオード７は導通状態となり、エミツタ
ホロワ入力端子８には、ＮＡＮＤゲート１の出力の
“Ｈ”レベルと入力端子３の“Ｌ”レベルを両可変抵抗
器５，６で分圧した電圧が入力される。このエミツタホ
ロワ入力端子８の電圧Ｖinは次式で表わされる。
ただし、“Ｌ”の電圧をＶOL、“Ｈ”の電圧をＶOH、可
変抵抗器５の抵抗値をＲａ、可変抵抗器６の抵抗値をＲ
ｂ、ダイオード７の順方向電圧降下をＶDfとする。
変抵抗器５の抵抗値をＲａ、可変抵抗器６の抵抗値をＲ
ｂ、ダイオード７の順方向電圧降下をＶDfとする。
ここでVinが、中位電圧 となる条件を(1)式を利用して求めると、 となり、この(2)式より抵抗値Ｒａ，Ｒｂの比が次式の
ように求まる。
ように求まる。
(3)式を満足するように、抵抗値ＲａおよびＲｂを調整
すればアイドル区間で、エミツタホロワ端子８の電圧Vi
nは中位電圧となる。よつてエミツタホロワ入力端子８
では、アイドル区間で中位電圧にスケルチされた波形の
信号８ａが得られる。
すればアイドル区間で、エミツタホロワ端子８の電圧Vi
nは中位電圧となる。よつてエミツタホロワ入力端子８
では、アイドル区間で中位電圧にスケルチされた波形の
信号８ａが得られる。
信号８ａを入力したエミツタホロワ回路９の出力は信号
８ａと同相電圧の３値の信号波形となり、この３値の同
相電圧信号を１次側に入力するトランス１８の２次側端
子２０，２１で観測される差動電圧８ｂは、整合用抵抗
１６のため振幅が例えばエミツタホロワ回路９の入力信
号８ａの1/2となつているが、信号８ａと同相電圧でア
イドル区間では中位電圧にスケルチされる規定の波形の
信号となる。
８ａと同相電圧の３値の信号波形となり、この３値の同
相電圧信号を１次側に入力するトランス１８の２次側端
子２０，２１で観測される差動電圧８ｂは、整合用抵抗
１６のため振幅が例えばエミツタホロワ回路９の入力信
号８ａの1/2となつているが、信号８ａと同相電圧でア
イドル区間では中位電圧にスケルチされる規定の波形の
信号となる。
ここで第４図に示した従来のトランスミツタ用駆動回路
と第１図に示したこの発明の一実施例によるトランスミ
ツタ用駆動回路の消費電流の計算を行う。従来例におい
ては、トランス駆動用差動ＥＣＬゲート２２およびスケ
ルチＥＣＬゲート25に従来の技術で述べた文献内に記載
されている 10216ＥＣＬを用いると、１ゲートあたり約6.67ｍＡの
消費電流が用いられる。またプルダウン抵抗３１，３２
に４３０Ωを用いていたので１個あたり８ｍＡの消費電
流が用いられる。よつて合計では２９ｍＡの消費電流が
用いられる。
と第１図に示したこの発明の一実施例によるトランスミ
ツタ用駆動回路の消費電流の計算を行う。従来例におい
ては、トランス駆動用差動ＥＣＬゲート２２およびスケ
ルチＥＣＬゲート25に従来の技術で述べた文献内に記載
されている 10216ＥＣＬを用いると、１ゲートあたり約6.67ｍＡの
消費電流が用いられる。またプルダウン抵抗３１，３２
に４３０Ωを用いていたので１個あたり８ｍＡの消費電
流が用いられる。よつて合計では２９ｍＡの消費電流が
用いられる。
一方、この発明によるトランスミツタ用駆動回路におい
ては、ＮＡＮＤゲート１のＴＴＬゲートとしては最も高
速なフアスト（ＦＡＳＴ）タイプのゲートを用いるとし
て計算すると、ＮＡＮＤゲート１での消費電流は６．８
ｍＡ、帰還回路４の消費電流はＮＡＮＤゲート１の出力
が“Ｈ”時の電流の最大値を流すとして１ｍＡであり、
エミツタホロワ回路９の消費電流はトランジスタ１３で
5mAであり、ブリーダ抵抗１１，１２に１ｍＡ程度の電
流を流すように設計が行われている。よつて、消費電流
の合計では１３．８ｍＡとなり、従来例の約1/2の消費
電流で動作することが可能になる。
ては、ＮＡＮＤゲート１のＴＴＬゲートとしては最も高
速なフアスト（ＦＡＳＴ）タイプのゲートを用いるとし
て計算すると、ＮＡＮＤゲート１での消費電流は６．８
ｍＡ、帰還回路４の消費電流はＮＡＮＤゲート１の出力
が“Ｈ”時の電流の最大値を流すとして１ｍＡであり、
エミツタホロワ回路９の消費電流はトランジスタ１３で
5mAであり、ブリーダ抵抗１１，１２に１ｍＡ程度の電
流を流すように設計が行われている。よつて、消費電流
の合計では１３．８ｍＡとなり、従来例の約1/2の消費
電流で動作することが可能になる。
なお上記実施例においては、調整が容易なように帰還抵
抗５，６に可変抵抗器を用いたものを示したが、固定抵
抗を用いてもよいことは勿論である。
抗５，６に可変抵抗器を用いたものを示したが、固定抵
抗を用いてもよいことは勿論である。
〔発明の効果〕 以上のように、この発明によれば、帰還回路を有するＴ
ＴＬのＮＡＮＤゲートとこの帰還回路の抵抗による分圧
点に入力側を接続されたエミツタホロワ回路を用いてト
ランス駆動するように構成したので、消費電流の小さい
ものが得られる効果がある。
ＴＬのＮＡＮＤゲートとこの帰還回路の抵抗による分圧
点に入力側を接続されたエミツタホロワ回路を用いてト
ランス駆動するように構成したので、消費電流の小さい
ものが得られる効果がある。
第１図はこの発明の一実施例によるトランスミツタ用駆
動回路を示す回路図、第２図はこの発明の一実施例によ
る第１図のトランスミツタ用駆動回路の各部の信号波形
図、第３図は従来のトランスミツタ用駆動回路を示す回
路図、第４図は従来のトランスミツタ用駆動回路の各部
の信号波形図である。 図において、１はＮＡＮＤゲート、４は帰還回路、５，
６は帰還抵抗、７はダイオード、９はエミツタホロワ回
路、１６は整合用抵抗、１７はコンデンサ、１８はトラ
ンス、１９は終端抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。
動回路を示す回路図、第２図はこの発明の一実施例によ
る第１図のトランスミツタ用駆動回路の各部の信号波形
図、第３図は従来のトランスミツタ用駆動回路を示す回
路図、第４図は従来のトランスミツタ用駆動回路の各部
の信号波形図である。 図において、１はＮＡＮＤゲート、４は帰還回路、５，
６は帰還抵抗、７はダイオード、９はエミツタホロワ回
路、１６は整合用抵抗、１７はコンデンサ、１８はトラ
ンス、１９は終端抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- 【請求項１】２次側を伝送線路に接続されたトランスを
有し、このトランスを介してバースト状の信号を前記伝
送線路にて伝送するトランスミツタ用駆動回路におい
て、第１の入力端子にデータ信号が入力され、第２の入
力端子に前記データ信号の始まりと終りを示すスケルチ
ゲート信号が入力されるトランジスタ・トランジスタ・
ロジツク構成のＮＡＮＤゲートと、このＮＡＮＤゲート
の出力端子と前記第２の入力端子間に接続され、直列に
接続された複数の帰還抵抗とダイオードとから成る帰還
回路と、前記帰還抵抗間の分圧を入力とするエミツタホ
ロワ回路と、このエミツタホロワ回路に用いられるトラ
ンジスタのエミツタと１次側の一端を接続された前記ト
ランスの１次側の他端との間に直列接続された整合用抵
抗およびコンデンサとを備えたことを特徴とするトラン
スミツタ用駆動回路。 - 【請求項２】エミツタホロワ回路におけるトランジスタ
のエミツタに接続された整合用抵抗の抵抗値をトランス
の２次側に接続された伝送線路の特性インピーダンスに
等しくしたことを特徴とする特許請求の範囲第１項記載
のトランスミツタ用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109481A JPH0618318B2 (ja) | 1986-05-15 | 1986-05-15 | トランスミツタ用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109481A JPH0618318B2 (ja) | 1986-05-15 | 1986-05-15 | トランスミツタ用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266911A JPS62266911A (ja) | 1987-11-19 |
| JPH0618318B2 true JPH0618318B2 (ja) | 1994-03-09 |
Family
ID=14511334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109481A Expired - Lifetime JPH0618318B2 (ja) | 1986-05-15 | 1986-05-15 | トランスミツタ用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618318B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110719098B (zh) * | 2019-09-12 | 2023-12-15 | 洛阳正硕电子科技有限公司 | 基于栅电容的抗线串扰与非门电路 |
-
1986
- 1986-05-15 JP JP61109481A patent/JPH0618318B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266911A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0148082B1 (en) | Driver for differential signal transmission | |
| US5095231A (en) | Automatic system for adjusting the output impedance of fast cmos drivers | |
| US5606275A (en) | Buffer circuit having variable output impedance | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| US20040145394A1 (en) | Output buffer circuit having pre-emphasis function | |
| EP0239762B1 (en) | Buffer circuit | |
| JP2002368600A (ja) | プリエンファシス回路 | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| MXPA98000634A (en) | Univer issuing device | |
| US4817031A (en) | Adder | |
| EP0114320A2 (en) | Voltage offset producing circuit for use with a line receiver or the like | |
| US4710654A (en) | Delay circuit including an improved CR integrator circuit | |
| JPH0618318B2 (ja) | トランスミツタ用駆動回路 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| GB2134342A (en) | Apparatus for matching fet switches as for a video digital-to-analog converter | |
| JPH0555898A (ja) | データ転送方式 | |
| JPS6033643Y2 (ja) | 半二重ディジタル通信装置 | |
| US6956400B2 (en) | Converter from ECL to CMOS and network element for transmitting signals | |
| JPH08204539A (ja) | 信号伝送回路 | |
| JP2897672B2 (ja) | 信号伝送回路 | |
| JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
| EP1410590B1 (en) | Low swing communication system | |
| JPH07221612A (ja) | インタフェース回路 | |
| JP2618683B2 (ja) | インターホンシステム | |
| JP2586071Y2 (ja) | レベル変換回路 |