JPH0555898A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0555898A JPH0555898A JP3215349A JP21534991A JPH0555898A JP H0555898 A JPH0555898 A JP H0555898A JP 3215349 A JP3215349 A JP 3215349A JP 21534991 A JP21534991 A JP 21534991A JP H0555898 A JPH0555898 A JP H0555898A
- Authority
- JP
- Japan
- Prior art keywords
- ecl
- level
- data
- output
- pecl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 信号レベルが異なるデータのデータ転送方式
に関し、同一レベルのデータが連続して出力されても確
実にデータを転送できるよう改良したデータ転送方式を
提供する。 【構成】 擬似ＥＣＬレベルよりＥＣＬレベルへのデー
タ転送方式であって、擬似ＥＣＬレベルで出力されるデ
ータ信号差動で動作してＥＣＬレベルを出力するＰＥＣ
Ｌ・ＥＣＬ変換手段１を介して伝送路に送出させ、伝送
されたデータ信号に対するインピーダンスおよびレベル
を整合させるための整合回路２を介してデータを出力す
る。また、ＥＣＬレベルより擬似ＥＣＬレベルへのデー
タ転送方式であって、ＥＣＬレベルで出力されるデータ
信号を直接伝送路で伝送させ、伝送されたデータ信号に
対するインピーダンスおよびレベルを整合させるための
整合回路３と、整合回路３よりのＥＣＬレベル出力を擬
似ＥＣＬレベルに変換するＥＣＬ・ＰＥＣＬ変換手段４
を介してデータを出力する。
に関し、同一レベルのデータが連続して出力されても確
実にデータを転送できるよう改良したデータ転送方式を
提供する。 【構成】 擬似ＥＣＬレベルよりＥＣＬレベルへのデー
タ転送方式であって、擬似ＥＣＬレベルで出力されるデ
ータ信号差動で動作してＥＣＬレベルを出力するＰＥＣ
Ｌ・ＥＣＬ変換手段１を介して伝送路に送出させ、伝送
されたデータ信号に対するインピーダンスおよびレベル
を整合させるための整合回路２を介してデータを出力す
る。また、ＥＣＬレベルより擬似ＥＣＬレベルへのデー
タ転送方式であって、ＥＣＬレベルで出力されるデータ
信号を直接伝送路で伝送させ、伝送されたデータ信号に
対するインピーダンスおよびレベルを整合させるための
整合回路３と、整合回路３よりのＥＣＬレベル出力を擬
似ＥＣＬレベルに変換するＥＣＬ・ＰＥＣＬ変換手段４
を介してデータを出力する。
Description
【０００１】
【産業上の利用分野】本発明はデータ信号が擬似ＥＣＬ
（ＰＥＣＬ）（Ｐsude−ＥＣＬ）の出入力レベルとＥＣ
Ｌの入出力レベルとの間のデータを転送させるデータ転
送方式に関する。
（ＰＥＣＬ）（Ｐsude−ＥＣＬ）の出入力レベルとＥＣ
Ｌの入出力レベルとの間のデータを転送させるデータ転
送方式に関する。
【０００２】
【従来の技術】近年、データ処理装置の高速化にともな
って、装置間や各回路間の高速データ転送の要求が多く
なっている。これらの装置や回路には＋５Ｖ系で動作す
るＴＴＬ論理回路や−５．２Ｖ系で動作するＥＣＬ論理
回路が多く使用され、高速でデータを転送する場合はＥ
ＣＬ論理回路が使用されている。
って、装置間や各回路間の高速データ転送の要求が多く
なっている。これらの装置や回路には＋５Ｖ系で動作す
るＴＴＬ論理回路や−５．２Ｖ系で動作するＥＣＬ論理
回路が多く使用され、高速でデータを転送する場合はＥ
ＣＬ論理回路が使用されている。
【０００３】このようなデータ転送においては、時とし
て、ＴＴＬ系の論理回路で構成されたパネルの場合、デ
ータ出力をＴＴＬ系の＋５Ｖの電圧でＥＣＬ論理回路を
動作させた擬似ＥＣＬレベルで出力される場合も有り、
また逆に擬似ＥＣＬレベルで入力させる場合もある。こ
のような擬似ＥＣＬレベルを入出力とする場合は、擬似
ＥＣＬレベルとＥＣＬレベルとの変換を行いデータを転
送させる必要がある。
て、ＴＴＬ系の論理回路で構成されたパネルの場合、デ
ータ出力をＴＴＬ系の＋５Ｖの電圧でＥＣＬ論理回路を
動作させた擬似ＥＣＬレベルで出力される場合も有り、
また逆に擬似ＥＣＬレベルで入力させる場合もある。こ
のような擬似ＥＣＬレベルを入出力とする場合は、擬似
ＥＣＬレベルとＥＣＬレベルとの変換を行いデータを転
送させる必要がある。
【０００４】図４は、ＰＥＣＬレベルのデータ信号とＥ
ＣＬレベルの回路との間のデータ転送を行なっていた従
来例の構成を示し、図４（Ａ）はＰＥＣＬ→ＥＣＬを、
（Ｂ）はＥＣＬ→ＰＥＣＬの場合を示す。図４（Ａ）に
おいて、６１および６２はＥＣＬ回路であり、ＥＣＬ回
路６１はＴＴＬ回路系と同一電圧である＋５Ｖで駆動さ
れている。したがって、ＥＣＬ回路６１の論理出力レベ
ルの「Ｈ」および「Ｌ」は＋４Ｖおよび＋３．４Ｖであ
る擬似ＥＣＬレベルを出力する。また、ＥＣＬ回路６２
は通常の論理入出力レベルである「Ｈ」および「Ｌ」が
−１．０Ｖおよび−１．６Ｖで動作する。
ＣＬレベルの回路との間のデータ転送を行なっていた従
来例の構成を示し、図４（Ａ）はＰＥＣＬ→ＥＣＬを、
（Ｂ）はＥＣＬ→ＰＥＣＬの場合を示す。図４（Ａ）に
おいて、６１および６２はＥＣＬ回路であり、ＥＣＬ回
路６１はＴＴＬ回路系と同一電圧である＋５Ｖで駆動さ
れている。したがって、ＥＣＬ回路６１の論理出力レベ
ルの「Ｈ」および「Ｌ」は＋４Ｖおよび＋３．４Ｖであ
る擬似ＥＣＬレベルを出力する。また、ＥＣＬ回路６２
は通常の論理入出力レベルである「Ｈ」および「Ｌ」が
−１．０Ｖおよび−１．６Ｖで動作する。
【０００５】５は伝送路であり、特性インピーダンスが
Ｚ0 である。この伝送路のインピーダンスＺ0 に整合さ
せるために、入力および出力に整合抵抗が接続される。
すなわち、入力側においては、 ｒ21・ｒ22／（ｒ21＋ｒ22）＝Ｚ0 … （１） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ21，ｒ22 … （２） の（１）および（２）の条件を満足する抵抗ｒ21および
ｒ22によって整合される。
Ｚ0 である。この伝送路のインピーダンスＺ0 に整合さ
せるために、入力および出力に整合抵抗が接続される。
すなわち、入力側においては、 ｒ21・ｒ22／（ｒ21＋ｒ22）＝Ｚ0 … （１） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ21，ｒ22 … （２） の（１）および（２）の条件を満足する抵抗ｒ21および
ｒ22によって整合される。
【０００６】また、出力側においては ｒ23・ｒ24／（ｒ23＋ｒ24）＝Ｚ0 … （３） ｒ23／（ｒ23＋ｒ24）＝１．３／５．２ … （４） を満足する抵抗ｒ22およびｒ24によって整合される。
【０００７】また、伝送路５に入力されるＰＥＣＬと出
力ＥＣＬレベルにおける直流電位差は容量Ｃによってカ
ットされ、データ信号の変化分のみを通過してＥＣＬ回
路６２に入力される。また、図４（Ｂ）はＥＣＬ→ＰＥ
ＣＬの場合を示しており、ＥＣＬ回路６３より出力され
るＥＣＬレベルのデータ信号は、伝送路５の特性インピ
ーダンスＺ0 と整合させるために、 ｒ25・ｒ26／（ｒ25＋ｒ26）＝Ｚ0 … （５） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ25，ｒ26 … （６） の（５）および（６）の条件を満足する抵抗ｒ25および
ｒ26によって整合される。
力ＥＣＬレベルにおける直流電位差は容量Ｃによってカ
ットされ、データ信号の変化分のみを通過してＥＣＬ回
路６２に入力される。また、図４（Ｂ）はＥＣＬ→ＰＥ
ＣＬの場合を示しており、ＥＣＬ回路６３より出力され
るＥＣＬレベルのデータ信号は、伝送路５の特性インピ
ーダンスＺ0 と整合させるために、 ｒ25・ｒ26／（ｒ25＋ｒ26）＝Ｚ0 … （５） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ25，ｒ26 … （６） の（５）および（６）の条件を満足する抵抗ｒ25および
ｒ26によって整合される。
【０００８】また、ＰＥＣＬレベルで入力されるＥＣＬ
回路６４に対しては、同じく伝送路５のインピーダンス
Ｚ0 と整合させるために、 ｒ27・ｒ28／（ｒ27＋ｒ28）＝Ｚ0 … （７） ｒ28／（ｒ27＋ｒ28）＝３．７／５ … （８） を満足する抵抗ｒ27およびｒ28によって整合される。
回路６４に対しては、同じく伝送路５のインピーダンス
Ｚ0 と整合させるために、 ｒ27・ｒ28／（ｒ27＋ｒ28）＝Ｚ0 … （７） ｒ28／（ｒ27＋ｒ28）＝３．７／５ … （８） を満足する抵抗ｒ27およびｒ28によって整合される。
【０００９】また、容量Ｃは、図４（Ａ）の場合で説明
したと同様に、両レベルの電位差をカットし、データ信
号の変化分のみを通過させる。なお、式（２），
（４），（６）および（８）で示す条件は、ＥＣＬ回路
より入出力直流レベルを固定させるためのもので、対応
するレベルの「Ｈ」および「Ｌ」との平均レベルに固定
される。
したと同様に、両レベルの電位差をカットし、データ信
号の変化分のみを通過させる。なお、式（２），
（４），（６）および（８）で示す条件は、ＥＣＬ回路
より入出力直流レベルを固定させるためのもので、対応
するレベルの「Ｈ」および「Ｌ」との平均レベルに固定
される。
【００１０】
【発明が解決しようとする課題】前述したように、ＰＥ
ＣＬレベルで出力されるデータ信号をＥＣＬレベルで入
力される回路にデータを転送する場合、およびＥＣＬレ
ベルで出力されるデータ信号をＰＥＣＬレベルで入力さ
れる回路にデータを転送する場合、従来は、データを転
送させる伝送路に対してインピーダンスを整合させるた
めの整合回路を介してデータ信号を入力させ、かつ、両
レベルの直流電位差をカットするために容量Ｃを介して
データ転送を行なっていた。
ＣＬレベルで出力されるデータ信号をＥＣＬレベルで入
力される回路にデータを転送する場合、およびＥＣＬレ
ベルで出力されるデータ信号をＰＥＣＬレベルで入力さ
れる回路にデータを転送する場合、従来は、データを転
送させる伝送路に対してインピーダンスを整合させるた
めの整合回路を介してデータ信号を入力させ、かつ、両
レベルの直流電位差をカットするために容量Ｃを介して
データ転送を行なっていた。
【００１１】このため、転送するデータ信号の中に
「Ｈ」または「Ｌ」レベルのデータが連続して転送され
る場合は、容量Ｃによって直流レベルがカットされるた
め、容量Ｃより出力されるデータ信号「Ｈ」または
「Ｌ」に対応するレベルが低下し、伝送路で混入された
わずかな雑音によっても、データの転送誤りが発生して
いた。
「Ｈ」または「Ｌ」レベルのデータが連続して転送され
る場合は、容量Ｃによって直流レベルがカットされるた
め、容量Ｃより出力されるデータ信号「Ｈ」または
「Ｌ」に対応するレベルが低下し、伝送路で混入された
わずかな雑音によっても、データの転送誤りが発生して
いた。
【００１２】本発明はデータ信号の中に「Ｈ」または
「Ｌ」レベルのデータが連続して転送されても確実にデ
ータが転送できるよう改良したデータ転送方式を提供す
ることを目的とする。
「Ｌ」レベルのデータが連続して転送されても確実にデ
ータが転送できるよう改良したデータ転送方式を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を図１を参照して説明する。
図１は本発明の原理図であり、図１（Ａ）はＰＥＣＬよ
りＥＣＬ，（Ｂ）はＥＣＬよりＰＥＣＬのレベルシフト
データ転送の場合を示している。
めに本発明が採用した手段を図１を参照して説明する。
図１は本発明の原理図であり、図１（Ａ）はＰＥＣＬよ
りＥＣＬ，（Ｂ）はＥＣＬよりＰＥＣＬのレベルシフト
データ転送の場合を示している。
【００１４】図１において、６１，６２，６３および６
４はＥＣＬ回路であり、ＥＣＬ回路６１および６４は＋
５Ｖの直流電圧で駆動されてＰＥＣＬレベルでデータの
出入力が行なわれる。また５ａおよび５ｂは特性インピ
ーダンスがＺ0 である伝送路である。
４はＥＣＬ回路であり、ＥＣＬ回路６１および６４は＋
５Ｖの直流電圧で駆動されてＰＥＣＬレベルでデータの
出入力が行なわれる。また５ａおよび５ｂは特性インピ
ーダンスがＺ0 である伝送路である。
【００１５】擬似ＥＣＬレベルの出力データをＥＣＬレ
ベルを入力とする回路間のデータ転送においては、擬似
ＥＣＬレベルで出力される互いに相反する２データ信号
をそれぞれＥＣＬレベルに変換し、変換された２データ
信号に対して差動で動作してＥＣＬレベルを出力するＰ
ＥＣＬ・ＥＣＬ変換手段１を介して伝送路５ａおよびｂ
にデータ信号を送出させ、伝送路で伝送された互に相反
するＥＣＬレベルの２データ信号に対するインピーダン
スおよびレベルを整合させるさせるための整合回路２を
介してデータを出力する、ようにする。
ベルを入力とする回路間のデータ転送においては、擬似
ＥＣＬレベルで出力される互いに相反する２データ信号
をそれぞれＥＣＬレベルに変換し、変換された２データ
信号に対して差動で動作してＥＣＬレベルを出力するＰ
ＥＣＬ・ＥＣＬ変換手段１を介して伝送路５ａおよびｂ
にデータ信号を送出させ、伝送路で伝送された互に相反
するＥＣＬレベルの２データ信号に対するインピーダン
スおよびレベルを整合させるさせるための整合回路２を
介してデータを出力する、ようにする。
【００１６】また、ＥＣＬレベルの出力データを擬似Ｅ
ＣＬレベルを入力とする回路間のデータ転送において
は、ＥＣＬレベルで出力される互に相反する２データ信
号を直接伝送路５ａおよびｂで伝送させ、伝送路で伝送
された互に相反するＥＣＬレベルの２データ信号に対す
るインピーダンスおよびレベルを整合させるための整合
回路３と、前記整合回路３よりのＥＣＬレベル出力を擬
似ＥＣＬレベルに変換するＥＣＬ・ＰＥＣＬ変換手段４
を介してデータを出力する、ようにする。
ＣＬレベルを入力とする回路間のデータ転送において
は、ＥＣＬレベルで出力される互に相反する２データ信
号を直接伝送路５ａおよびｂで伝送させ、伝送路で伝送
された互に相反するＥＣＬレベルの２データ信号に対す
るインピーダンスおよびレベルを整合させるための整合
回路３と、前記整合回路３よりのＥＣＬレベル出力を擬
似ＥＣＬレベルに変換するＥＣＬ・ＰＥＣＬ変換手段４
を介してデータを出力する、ようにする。
【００１７】
【作用】ＰＥＣＬよりＥＣＬレベルのデータ転送におい
ては、ＰＥＣＬ・ＥＣＬ変換手段１は、ＥＣＬ回路６１
より、ＰＥＣＬレベルで出力される互に相反する２デー
タ信号をそれぞれＥＣＬレベルに変換し、変換された２
ＥＣＬレベルのデータ信号に対して差動で動作してＥＣ
Ｌレベルの信号を出力し、伝送路５ａおよびｂに送出す
る。
ては、ＰＥＣＬ・ＥＣＬ変換手段１は、ＥＣＬ回路６１
より、ＰＥＣＬレベルで出力される互に相反する２デー
タ信号をそれぞれＥＣＬレベルに変換し、変換された２
ＥＣＬレベルのデータ信号に対して差動で動作してＥＣ
Ｌレベルの信号を出力し、伝送路５ａおよびｂに送出す
る。
【００１８】伝送路５ａおよびｂで伝送された信号は、
伝送路の特性インピーダンスに整合させる整合回路２を
介して出力し、ＥＣＬ回路６２に転送する。また、ＥＣ
ＬよりＰＥＣＬレベルのデータ転送においては、ＥＣＬ
回路６３よりＥＣＬレベルで出力される互に相反する２
データ信号をそのまま転送路５ａおよびｂに送出する。
伝送路の特性インピーダンスに整合させる整合回路２を
介して出力し、ＥＣＬ回路６２に転送する。また、ＥＣ
ＬよりＰＥＣＬレベルのデータ転送においては、ＥＣＬ
回路６３よりＥＣＬレベルで出力される互に相反する２
データ信号をそのまま転送路５ａおよびｂに送出する。
【００１９】伝送路５ａおよびｂで伝送された信号は、
伝送路の特性インピーダンスに整合させる整合回路３を
介して出し、その後、ＥＣＬレベルよりＰＥＣＬレベル
にレベル変換するＥＣＬ・ＰＥＣＬ変換手段４を介して
ＰＥＣＬレベルで動作しているＥＣＬ回路６４に転送す
る。
伝送路の特性インピーダンスに整合させる整合回路３を
介して出し、その後、ＥＣＬレベルよりＰＥＣＬレベル
にレベル変換するＥＣＬ・ＰＥＣＬ変換手段４を介して
ＰＥＣＬレベルで動作しているＥＣＬ回路６４に転送す
る。
【００２０】以上のように、ＰＥＣＬよりＥＣＬレベル
のデータ転送においては、ＰＥＣＬレベルをＥＣＬレベ
ルに変換し、互に相反する２レベルによってデータを転
送させるようにしたので、これら２レベルによる差動出
力が容易に得られるため、伝送路での雑音の混入に対し
ても確実にデータを転送することができる。
のデータ転送においては、ＰＥＣＬレベルをＥＣＬレベ
ルに変換し、互に相反する２レベルによってデータを転
送させるようにしたので、これら２レベルによる差動出
力が容易に得られるため、伝送路での雑音の混入に対し
ても確実にデータを転送することができる。
【００２１】また、ＥＣＬよりＰＥＣＬレベルのデータ
転送においても、互に相反するＥＣＬの２レベルで伝送
された信号を、整合回路を介してＥＣＬよりＰＥＣＬレ
ベルに変換して出力するようにしたので、これら２レベ
ルによる差動出力が容易に得られるため、伝送路での雑
音の混入に対しても確実にデータを転送させることがで
きる。
転送においても、互に相反するＥＣＬの２レベルで伝送
された信号を、整合回路を介してＥＣＬよりＰＥＣＬレ
ベルに変換して出力するようにしたので、これら２レベ
ルによる差動出力が容易に得られるため、伝送路での雑
音の混入に対しても確実にデータを転送させることがで
きる。
【００２２】
【実施例】本発明のＰＥＣＬよりＥＣＬレベルのデータ
転送の一実施例の構成図を図２に、ＥＣＬよりＰＥＣＬ
レベルのデータ転送の一実施例の構成図を図３に示す。
まず図２を参照してＰＥＣＬよりＥＣＬレベルのデータ
転送について説明する。
転送の一実施例の構成図を図２に、ＥＣＬよりＰＥＣＬ
レベルのデータ転送の一実施例の構成図を図３に示す。
まず図２を参照してＰＥＣＬよりＥＣＬレベルのデータ
転送について説明する。
【００２３】図２において、ＥＣＬ回路６１および６
２，ＰＥＣＬ・ＥＣＬ変換手段１，整合回路２，および
伝送路５ａおよび６は図１（Ａ）で説明したとおりであ
る。実施例においては、ＰＥＣＬ・ＥＣＬ変換手段１
は、互に相反する信号ＤinおよびバーＤin（以後＊Ｄin
で示す）に差動で動作するＥＣＬレシーバ回路１１およ
びレベルシフト用の抵抗ｒ5 ，ｒ6 ，ｒ7 およびｒ8 で
構成される。また、整合回路２は、抵抗ｒ1 ，ｒ2 ，ｒ
3 およびｒ4 で構成される。
２，ＰＥＣＬ・ＥＣＬ変換手段１，整合回路２，および
伝送路５ａおよび６は図１（Ａ）で説明したとおりであ
る。実施例においては、ＰＥＣＬ・ＥＣＬ変換手段１
は、互に相反する信号ＤinおよびバーＤin（以後＊Ｄin
で示す）に差動で動作するＥＣＬレシーバ回路１１およ
びレベルシフト用の抵抗ｒ5 ，ｒ6 ，ｒ7 およびｒ8 で
構成される。また、整合回路２は、抵抗ｒ1 ，ｒ2 ，ｒ
3 およびｒ4 で構成される。
【００２４】ＥＣＬ回路６１は＋５Ｖ電源で動作し、Ｐ
ＥＣＬレベルの信号Ｄinおよび＊Ｄ inを出力する。すな
わち、信号レベルが「Ｈ」ならば＋４Ｖ，「Ｌ」ならば
＋３．４Ｖを出力する。ＥＣＬ回路６１より出力された
ＰＥＣＬレベルの信号Ｄinおよび＊Ｄinは、それぞれ、
抵抗ｒ5 およびｒ6 とｒ7 およびｒ8 によってレベルシ
フトが行なわれ、ＥＣＬレベルに変換されてＥＣＬレシ
ーバ回路１１に入力される。
ＥＣＬレベルの信号Ｄinおよび＊Ｄ inを出力する。すな
わち、信号レベルが「Ｈ」ならば＋４Ｖ，「Ｌ」ならば
＋３．４Ｖを出力する。ＥＣＬ回路６１より出力された
ＰＥＣＬレベルの信号Ｄinおよび＊Ｄinは、それぞれ、
抵抗ｒ5 およびｒ6 とｒ7 およびｒ8 によってレベルシ
フトが行なわれ、ＥＣＬレベルに変換されてＥＣＬレシ
ーバ回路１１に入力される。
【００２５】ＥＣＬレシーバ回路１１は入力される信号
Ｄinおよび＊Ｄinの電位差に応じた信号をＤout に出力
する。すなわち、Ｄin−＊Ｄinが正ならばＤout は
「Ｈ」に、Ｄin−＊Ｄinが負ならば「Ｌ」を出力する。
また、＊Ｄout はＤout と反対の信号を出力する。この
ようにＥＣＬレシーバ回路１１は２入力レベルに対して
差動で動作するため、ＥＣＬ回路６１とＥＣＬレシーバ
回路１１との間で雑音が混入しても、Ｄin−＊Ｄinの値
には変化なく、誤りのない信号を出力することができ
る。
Ｄinおよび＊Ｄinの電位差に応じた信号をＤout に出力
する。すなわち、Ｄin−＊Ｄinが正ならばＤout は
「Ｈ」に、Ｄin−＊Ｄinが負ならば「Ｌ」を出力する。
また、＊Ｄout はＤout と反対の信号を出力する。この
ようにＥＣＬレシーバ回路１１は２入力レベルに対して
差動で動作するため、ＥＣＬ回路６１とＥＣＬレシーバ
回路１１との間で雑音が混入しても、Ｄin−＊Ｄinの値
には変化なく、誤りのない信号を出力することができ
る。
【００２６】ＥＣＬレシーバ回路１１より出力されたＥ
ＣＬレベルのデータ信号は伝送路５ａおよびｂで伝送さ
れ、整合回路２に入力される。整合回路２では伝送路５
ａおよび６に対するインピーダンス整合およびデータを
入力するＥＣＬ回路６２に対するレベルを整合させるた
めに、抵抗ｒ1 およびｒ2の抵抗値を、 ｒ1 ・ｒ2 ／（ｒ1 ＋ｒ2 ）＝Ｚ0 … （９） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まる
ｒ1 ，ｒ2 … （１０） の（９）および（１０）の条件を満足させる抵抗値を、
また、抵抗ｒ3 およびｒ 4 に対しては、 ｒ3 ・ｒ4 ／（ｒ3 ＋ｒ4 ）＝Ｚ0 … （１１） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ3 ，ｒ4 … （１２） の（１１）および（１２）の条件を満足させる抵抗値に
して整合させる。
ＣＬレベルのデータ信号は伝送路５ａおよびｂで伝送さ
れ、整合回路２に入力される。整合回路２では伝送路５
ａおよび６に対するインピーダンス整合およびデータを
入力するＥＣＬ回路６２に対するレベルを整合させるた
めに、抵抗ｒ1 およびｒ2の抵抗値を、 ｒ1 ・ｒ2 ／（ｒ1 ＋ｒ2 ）＝Ｚ0 … （９） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まる
ｒ1 ，ｒ2 … （１０） の（９）および（１０）の条件を満足させる抵抗値を、
また、抵抗ｒ3 およびｒ 4 に対しては、 ｒ3 ・ｒ4 ／（ｒ3 ＋ｒ4 ）＝Ｚ0 … （１１） Ｄout の適当なＥＣＬ駆動電流を設定した場合に決まるｒ3 ，ｒ4 … （１２） の（１１）および（１２）の条件を満足させる抵抗値に
して整合させる。
【００２７】したがって、式（９）および（１１）の条
件からデータ信号は無反射でＥＣＬ回路６２に入力され
るため、信号の波形歪が無く、雑音に対する信号レベル
を大きく保つことができ、また、式（１０）および（１
２）の条件より、伝送路５での損失によって信号レベル
が低下しても、「Ｈ」および「Ｌ」に対するスレシホー
ルドレベルが固定されるため、確実なデータを再生する
ことができる。また、ＥＣＬ回路６２に対してはＤinと
＊Ｄinの２信号を入力させるようにし、前記ＥＣＬレシ
ーバ回路１１で説明したと同様に差動動作を行うことに
より、伝送路５で雑音が混入しても、正しいデータを再
生することができる。
件からデータ信号は無反射でＥＣＬ回路６２に入力され
るため、信号の波形歪が無く、雑音に対する信号レベル
を大きく保つことができ、また、式（１０）および（１
２）の条件より、伝送路５での損失によって信号レベル
が低下しても、「Ｈ」および「Ｌ」に対するスレシホー
ルドレベルが固定されるため、確実なデータを再生する
ことができる。また、ＥＣＬ回路６２に対してはＤinと
＊Ｄinの２信号を入力させるようにし、前記ＥＣＬレシ
ーバ回路１１で説明したと同様に差動動作を行うことに
より、伝送路５で雑音が混入しても、正しいデータを再
生することができる。
【００２８】つぎに、図３を参照して、ＥＣＬレベルよ
りＰＥＣＬレベルのデータ転送について説明する。図３
において、ＥＣＬ回路６３および６４、伝送路５ａおよ
びｂ、整合回路３およびＥＣＬ・ＰＥＣＬ変換手段４に
ついては図１（Ｂ）で説明したとおりである。
りＰＥＣＬレベルのデータ転送について説明する。図３
において、ＥＣＬ回路６３および６４、伝送路５ａおよ
びｂ、整合回路３およびＥＣＬ・ＰＥＣＬ変換手段４に
ついては図１（Ｂ）で説明したとおりである。
【００２９】実施例においては、整合回路３は抵抗ｒ1
〜ｒ4 で構成される。また、ＥＣＬ・ＰＥＣＬ変換手段
４は抵抗ｒ4 〜ｒ12とトランジスタＴ1 およびＴ2 で構
成される。ＥＣＬ回路６３より出力されるＥＣＬレベル
のデータ信号Ｄout および＊Ｄou t は直接伝送路５ａお
よびｂに入力されて伝送され、整合回路３に入力され
る。整合回路３では伝送路５ａおよびｂに対するインピ
ーダンス整合およびレベルを固定させるために、抵抗ｒ
1 〜ｒ4 の抵抗値を、図２で説明した整合回路２と同様
に、式（９）〜（１２）で示した条件を満足するように
選択して整合させ、ＥＣＬ・ＰＥＣＬ変換手段４に入力
する。
〜ｒ4 で構成される。また、ＥＣＬ・ＰＥＣＬ変換手段
４は抵抗ｒ4 〜ｒ12とトランジスタＴ1 およびＴ2 で構
成される。ＥＣＬ回路６３より出力されるＥＣＬレベル
のデータ信号Ｄout および＊Ｄou t は直接伝送路５ａお
よびｂに入力されて伝送され、整合回路３に入力され
る。整合回路３では伝送路５ａおよびｂに対するインピ
ーダンス整合およびレベルを固定させるために、抵抗ｒ
1 〜ｒ4 の抵抗値を、図２で説明した整合回路２と同様
に、式（９）〜（１２）で示した条件を満足するように
選択して整合させ、ＥＣＬ・ＰＥＣＬ変換手段４に入力
する。
【００３０】整合回路３より入力された信号により、ト
ランジスタＴ1 およびＴ2 は動作し、それぞれ直列に接
続された抵抗ｒ9 およびｒ10とｒ11およびｒ12に電流が
流れてＰＥＣＬレベルにレベルシフトする。ＰＥＣＬレ
ベルにレベルシフトされたデータ信号はＰＥＣＬレベル
で動作しているＥＣＬ回路６４に出力する。
ランジスタＴ1 およびＴ2 は動作し、それぞれ直列に接
続された抵抗ｒ9 およびｒ10とｒ11およびｒ12に電流が
流れてＰＥＣＬレベルにレベルシフトする。ＰＥＣＬレ
ベルにレベルシフトされたデータ信号はＰＥＣＬレベル
で動作しているＥＣＬ回路６４に出力する。
【００３１】ＥＣＬよりＰＥＣＬの場合も、整合回路３
で伝送路５と整合されるためデータ信号は無反射とな
り、信号波形歪を無くすことができ、雑音に対する信号
レベルを大きく保つことができる。また、伝送路５の伝
送損失による信号レベルの低下は、信号レベルに対する
スレシホールドレベルが固定されるため、確実なデータ
を再生することができる。また、ＥＣＬ回路６４に対し
てはＤinおよび＊Ｄinの２信号を入力させるようにし、
差動で動作させることにより、伝送路５で雑音が混入し
ても、正しいデータを再生することができる。
で伝送路５と整合されるためデータ信号は無反射とな
り、信号波形歪を無くすことができ、雑音に対する信号
レベルを大きく保つことができる。また、伝送路５の伝
送損失による信号レベルの低下は、信号レベルに対する
スレシホールドレベルが固定されるため、確実なデータ
を再生することができる。また、ＥＣＬ回路６４に対し
てはＤinおよび＊Ｄinの２信号を入力させるようにし、
差動で動作させることにより、伝送路５で雑音が混入し
ても、正しいデータを再生することができる。
【００３２】以上、本発明の一実施例について説明した
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
【００３３】
【発明の効果】以上説明したように、本発明によれば次
の諸効果が得られる。ＰＥＣＬよりＥＣＬレベルのデ
ータ転送においては、ＰＥＣＬレベルをＥＣＬレベルに
変換し、互に相反する２レベルによってデータを転送さ
せるようにしたので、これら２レベルによる差動出力が
容易に得られるため、伝送路での雑音の混入に対しても
確実にデータを転送することができる。
の諸効果が得られる。ＰＥＣＬよりＥＣＬレベルのデ
ータ転送においては、ＰＥＣＬレベルをＥＣＬレベルに
変換し、互に相反する２レベルによってデータを転送さ
せるようにしたので、これら２レベルによる差動出力が
容易に得られるため、伝送路での雑音の混入に対しても
確実にデータを転送することができる。
【００３４】また、ＥＣＬよりＰＥＣＬレベルのデー
タ転送においても、互に相反するＥＣＬの２レベルで伝
送された信号を、整合回路を介してＥＣＬよりＰＥＣＬ
レベルに変換して出力するようにしたので、これら２レ
ベルによる差動出力が容易に得られるため、伝送路での
雑音の混入に対しても確実にデータを転送させることが
できる。
タ転送においても、互に相反するＥＣＬの２レベルで伝
送された信号を、整合回路を介してＥＣＬよりＰＥＣＬ
レベルに変換して出力するようにしたので、これら２レ
ベルによる差動出力が容易に得られるため、伝送路での
雑音の混入に対しても確実にデータを転送させることが
できる。
【図１】本発明の原理図である。
【図２】本発明の実施例の構成図である。
【図３】本発明の実施例の構成図である。
【図４】従来例の構成図である。
１ ＰＥＣＬ・ＥＣＬ変換手段 ２，３ 整合回路 ４ ＥＣＬ・ＰＥＣＬ変換手段 ５ 伝送路 １１ ＥＣＬレシーバ回路 ６１，６２，６３，６４ ＥＣＬ回路 ｒ1 〜ｒ12，ｒ21〜ｒ28 抵抗 Ｃ 容量
Claims (2)
- 【請求項１】 擬似ＥＣＬレベルの出力データとＥＣＬ
レベルを入力とする回路との間のデータ転送方式であっ
て、 擬似ＥＣＬレベルで出力される互いに相反する２データ
信号をそれぞれＥＣＬレベルに変換し、変換された２デ
ータ信号に対して差動で動作してＥＣＬレベルを出力す
るＰＥＣＬ・ＥＣＬ変換手段１を介して伝送路５ａおよ
びｂにデータ信号を送出させ、 伝送路で伝送された互に相反するＥＣＬレベルの２デー
タ信号に対するインピーダンスおよびレベルを整合させ
るための整合回路２を介してデータを出力する、 ようにしたことを特徴とするデータ転送方式。 - 【請求項２】 ＥＣＬレベルの出力データと擬似ＥＣＬ
レベルを入力とする回路との間のデータ転送方式であっ
て、 ＥＣＬレベルで出力される互に相反する２データ信号を
直接伝送路５ａおよびｂで伝送させ、 伝送路で伝送された互に相反するＥＣＬレベルの２デー
タ信号に対するインピーダンスおよびレベルを整合させ
るための整合回路３と、前記整合回路３よりのＥＣＬレ
ベル出力を擬似ＥＣＬレベルに変換するＥＣＬ・ＰＥＣ
Ｌ変換手段４を介してデータを出力する、 ようにしたことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215349A JPH0555898A (ja) | 1991-08-27 | 1991-08-27 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215349A JPH0555898A (ja) | 1991-08-27 | 1991-08-27 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555898A true JPH0555898A (ja) | 1993-03-05 |
Family
ID=16670829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215349A Withdrawn JPH0555898A (ja) | 1991-08-27 | 1991-08-27 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555898A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08154049A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | レベル変換回路 |
| EP0735706A3 (en) * | 1995-03-29 | 1999-11-03 | Nec Corporation | Interface device |
| EP1246367A2 (en) * | 2001-03-12 | 2002-10-02 | Nec Corporation | Semiconductor integrated circuit and manufacturing method thereof |
| KR100796135B1 (ko) * | 2007-01-11 | 2008-01-21 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| KR100805510B1 (ko) * | 2007-01-11 | 2008-02-20 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
| US8154538B2 (en) | 2007-01-11 | 2012-04-10 | Samsung Mobile Display Co., Ltd. | Differential signaling system and flat panel display with the same |
-
1991
- 1991-08-27 JP JP3215349A patent/JPH0555898A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08154049A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | レベル変換回路 |
| EP0735706A3 (en) * | 1995-03-29 | 1999-11-03 | Nec Corporation | Interface device |
| EP1246367A2 (en) * | 2001-03-12 | 2002-10-02 | Nec Corporation | Semiconductor integrated circuit and manufacturing method thereof |
| JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
| KR100796135B1 (ko) * | 2007-01-11 | 2008-01-21 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| KR100805510B1 (ko) * | 2007-01-11 | 2008-02-20 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| US8154538B2 (en) | 2007-01-11 | 2012-04-10 | Samsung Mobile Display Co., Ltd. | Differential signaling system and flat panel display with the same |
| US8279206B2 (en) | 2007-01-11 | 2012-10-02 | Samsung Mobile Display Co., Ltd. | Differential signaling system and flat panel display with the same |
| US8390604B2 (en) | 2007-01-11 | 2013-03-05 | Samsung Display Co., Ltd. | Differential signaling system and flat panel display with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| EP1434347B1 (en) | Low voltage differential signaling (LVDS) driver with pre-emphasis | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| US4859877A (en) | Bidirectional digital signal transmission system | |
| US5287386A (en) | Differential driver/receiver circuit | |
| US7102390B2 (en) | Method and apparatus for signal reception using ground termination and/or non-ground termination | |
| US20020149402A1 (en) | Current mode driver with variable equalization | |
| JP2002094365A (ja) | 出力バッファ回路 | |
| JPH06224889A (ja) | スイッチ可能トランシーバインターフェース装置 | |
| JPH08509332A (ja) | 高速の差動ラインドライバ | |
| WO2017221508A1 (ja) | リンギング抑制回路 | |
| US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| US5430396A (en) | Backplane bus for differential signals | |
| KR19990067387A (ko) | 범용 수신장치 | |
| JPH0555898A (ja) | データ転送方式 | |
| JPH0714174B2 (ja) | 双方向リンク用トランシーバ、該トランシーバを含む集積回路及び該集積回路を含む機能ユニットを有する情報処理システム | |
| JP2547889B2 (ja) | Ｃｍｏｓ−ｅｃｌ出力バッファ回路 | |
| US5969579A (en) | ECL pulse amplitude modulated encoder driver circuit | |
| US20080001630A1 (en) | Common-mode noise-reduced output transmitter | |
| JPH06216743A (ja) | 出力バッファ回路と入力バッファ回路とを有するシステム | |
| KR20010102404A (ko) | 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| US6265920B1 (en) | Power/area efficient method for high-frequency pre-emphasis for intra-chip signaling | |
| US20040027162A1 (en) | Simultaneous bi-directional i/o system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |