JPH06224889A - スイッチ可能トランシーバインターフェース装置 - Google Patents
スイッチ可能トランシーバインターフェース装置Info
- Publication number
- JPH06224889A JPH06224889A JP3245395A JP24539591A JPH06224889A JP H06224889 A JPH06224889 A JP H06224889A JP 3245395 A JP3245395 A JP 3245395A JP 24539591 A JP24539591 A JP 24539591A JP H06224889 A JPH06224889 A JP H06224889A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- differential
- output
- interface device
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Memory System (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 差動モード又はシングルエンデドモードで動
作するトランシーバインタフェースを提供する。 【構成】 差動ラインドライバ２２の出力レベルは、イ
ネーブル信号ＤＥ／ＲＥによりＴＴＬレベルと小さな差
動スイングを有する非ＴＴＬレベルとの間でスイッチ可
能であり、差動レシーバ２４は、差動スレッシュホール
ドとシングルエンデドＴＴＬスレッシュホールドとの間
でスイッチ可能とする。差動モードの場合、ドライバ２
０の両方の出力を同時的に高インピーダンス状態か又は
活性状態とする、更に、一方のドライバ出力が高インピ
ーダンス状態であり他方の出力を活性状態と高インピー
ダンス状態との間で切替えできるシングルエンデドモー
ドにすることも可能とする。トランシーバは、差動、シ
ングルエンデドモード動作間で切替のためＳＣＳＩスタ
ンダードＤＩＦＦＳＥＮＳピン又はドライバイネーブル
信号を使用する。
作するトランシーバインタフェースを提供する。 【構成】 差動ラインドライバ２２の出力レベルは、イ
ネーブル信号ＤＥ／ＲＥによりＴＴＬレベルと小さな差
動スイングを有する非ＴＴＬレベルとの間でスイッチ可
能であり、差動レシーバ２４は、差動スレッシュホール
ドとシングルエンデドＴＴＬスレッシュホールドとの間
でスイッチ可能とする。差動モードの場合、ドライバ２
０の両方の出力を同時的に高インピーダンス状態か又は
活性状態とする、更に、一方のドライバ出力が高インピ
ーダンス状態であり他方の出力を活性状態と高インピー
ダンス状態との間で切替えできるシングルエンデドモー
ドにすることも可能とする。トランシーバは、差動、シ
ングルエンデドモード動作間で切替のためＳＣＳＩスタ
ンダードＤＩＦＦＳＥＮＳピン又はドライバイネーブル
信号を使用する。
Description
【０００１】
【産業上の利用分野】本発明は、データ通信システムに
関するものであって、更に詳細には、シングルエンデド
モードと差動動作モードとの間でスイッチ可能なライン
インターフェース装置に関するものである。
関するものであって、更に詳細には、シングルエンデド
モードと差動動作モードとの間でスイッチ可能なライン
インターフェース装置に関するものである。
【０００２】
【従来の技術】コンピュータシステムにおいて例えばＴ
ＴＬ，ＭＯＳ，ＣＭＯＳ部品などのような集積論理回路
を使用することは、インターフェース回路の必要性を発
生させている。インターフェース回路は、コンピュータ
出力ポートにおける低電圧／低電流レベルを、伝送媒体
（例えば、ツイスト対、同軸ケーブル）を介しての伝送
のためか、又は、より高い電圧／より高い電流の周辺装
置（例えば、ディスプレイ，プリンタなど）により使用
するために、増幅を行なう。ラインインターフェース回
路は、コンピュータ又は周辺装置からのデジタル情報を
伝送ラインを介して伝送するタイプのインターフェース
回路である。
ＴＬ，ＭＯＳ，ＣＭＯＳ部品などのような集積論理回路
を使用することは、インターフェース回路の必要性を発
生させている。インターフェース回路は、コンピュータ
出力ポートにおける低電圧／低電流レベルを、伝送媒体
（例えば、ツイスト対、同軸ケーブル）を介しての伝送
のためか、又は、より高い電圧／より高い電流の周辺装
置（例えば、ディスプレイ，プリンタなど）により使用
するために、増幅を行なう。ラインインターフェース回
路は、コンピュータ又は周辺装置からのデジタル情報を
伝送ラインを介して伝送するタイプのインターフェース
回路である。
【０００３】双方向ラインインターフェース回路は、一
般的にトランシーバ（トランスミッタ（送信機）とレシ
ーバ（受信機）との結合語）と呼ばれるものであり、典
型的に、ラインドライバ段とレシーバ段とを有してい
る。ラインドライバは、コンピュータシステムからのデ
ジタル信号出力を増幅し、従って、該出力を伝送媒体上
で適切に送信させることが可能である。従来のラインド
ライバは、通常、コンピュータの内部論理において使用
される場合のある異なった集積回路技術（例えば、ＴＴ
Ｌ）との適合性を与えるためにレベルシフト能力を有し
ている。該レシーバは、典型的に、差動増幅器であっ
て、それは、２ワイヤ伝送チャンネルから信号を受取り
且つそのチャンネル上で受取ったデジタル情報を表わす
シングルエンデド出力を与える。
般的にトランシーバ（トランスミッタ（送信機）とレシ
ーバ（受信機）との結合語）と呼ばれるものであり、典
型的に、ラインドライバ段とレシーバ段とを有してい
る。ラインドライバは、コンピュータシステムからのデ
ジタル信号出力を増幅し、従って、該出力を伝送媒体上
で適切に送信させることが可能である。従来のラインド
ライバは、通常、コンピュータの内部論理において使用
される場合のある異なった集積回路技術（例えば、ＴＴ
Ｌ）との適合性を与えるためにレベルシフト能力を有し
ている。該レシーバは、典型的に、差動増幅器であっ
て、それは、２ワイヤ伝送チャンネルから信号を受取り
且つそのチャンネル上で受取ったデジタル情報を表わす
シングルエンデド出力を与える。
【０００４】図１を参照すると、上述した如く、従来の
差動トランシーバ１０は、典型的に、差動ラインドライ
バ１２と差動レシーバ１４とを結合している。トランシ
ーバネットワーク１０がレシーバとして動作するか又は
ラインドライバ（送信機）として動作するかは、イネー
ブル信号ＤＥ／ＲＥ_の状態によって決定される。尚、
英文字記号の後のアンダーラインは、その英文字記号の
オーバーラインであることを表わしている。レシーバモ
ードにおいては（ＤＥ／ＲＥ_＝０）、ドライバ１２
は、その差動出力を高インピーダンス状態とすることに
よりディスエーブルされ、伝送媒体からの差動入力は、
差動対シングルエンデドレシーバ１４の反転入力端及び
非反転入力端へ印加され、該レシーバが、Ｉ／Ｏライン
を介して、システム入力を与える。同様に、送信モード
（ＤＥ／ＲＥ_＝１）においては、レシーバ１４は、そ
の出力端を高インピーダンス状態とすることによりディ
スエーブルされ、従って、システム出力は、Ｉ／Ｏライ
ンを介してドライバ１２へ印加され、それは、その差動
出力ＤＯ＋／ＲＩ＋及びＤＯ−／ＲＩ−を伝送媒体へ供
給する。
差動トランシーバ１０は、典型的に、差動ラインドライ
バ１２と差動レシーバ１４とを結合している。トランシ
ーバネットワーク１０がレシーバとして動作するか又は
ラインドライバ（送信機）として動作するかは、イネー
ブル信号ＤＥ／ＲＥ_の状態によって決定される。尚、
英文字記号の後のアンダーラインは、その英文字記号の
オーバーラインであることを表わしている。レシーバモ
ードにおいては（ＤＥ／ＲＥ_＝０）、ドライバ１２
は、その差動出力を高インピーダンス状態とすることに
よりディスエーブルされ、伝送媒体からの差動入力は、
差動対シングルエンデドレシーバ１４の反転入力端及び
非反転入力端へ印加され、該レシーバが、Ｉ／Ｏライン
を介して、システム入力を与える。同様に、送信モード
（ＤＥ／ＲＥ_＝１）においては、レシーバ１４は、そ
の出力端を高インピーダンス状態とすることによりディ
スエーブルされ、従って、システム出力は、Ｉ／Ｏライ
ンを介してドライバ１２へ印加され、それは、その差動
出力ＤＯ＋／ＲＩ＋及びＤＯ−／ＲＩ−を伝送媒体へ供
給する。
【０００５】シングルエンデド形態においては、トラン
シーバのラインドライバ及びレシーバは単一入力−単一
出力回路である。ラインインターフェース回路は、汎用
適用のために構成することも可能であり、又は特定の業
界スタンダードのデータ通信形態のために構成すること
も可能である。この様な業界スタンダードデータ通信形
態の一つは、いわゆる小型コンピュータシステムインタ
ーフェース（ＳＣＳＩ）スタンダードである。米国国家
基準（ＡＮＳ）Ｘ３．１３１は、シングルエンデド動作
のための一つのラインインターフェース形態を定義し且
つ差動動作のための第二のラインインターフェース形態
を定義している。
シーバのラインドライバ及びレシーバは単一入力−単一
出力回路である。ラインインターフェース回路は、汎用
適用のために構成することも可能であり、又は特定の業
界スタンダードのデータ通信形態のために構成すること
も可能である。この様な業界スタンダードデータ通信形
態の一つは、いわゆる小型コンピュータシステムインタ
ーフェース（ＳＣＳＩ）スタンダードである。米国国家
基準（ＡＮＳ）Ｘ３．１３１は、シングルエンデド動作
のための一つのラインインターフェース形態を定義し且
つ差動動作のための第二のラインインターフェース形態
を定義している。
【０００６】ＳＣＳＩシングルエンデド形態及び差動ラ
インインターフェース形態はコンパチでないので問題が
発生している。即ち、「シングルエンデド」ＳＣＳＩコ
ンピュータステーションは、「差動型」としての形態を
有するＳＣＳＩシステムへ接続することはできない。
インインターフェース形態はコンパチでないので問題が
発生している。即ち、「シングルエンデド」ＳＣＳＩコ
ンピュータステーションは、「差動型」としての形態を
有するＳＣＳＩシステムへ接続することはできない。
【０００７】
【発明が解決しようとする課題】従って、本発明は、シ
ングルエンデドシステム及び差動型ＳＣＳＩシステムの
両方において使用することが可能な柔軟性を有するトラ
ンシーバインターフェース装置を提供することである。
ングルエンデドシステム及び差動型ＳＣＳＩシステムの
両方において使用することが可能な柔軟性を有するトラ
ンシーバインターフェース装置を提供することである。
【０００８】
【課題を解決するための手段】本発明に基づくトランシ
ーバインターフェース装置は、差動型コンピュータシス
テムか又はシングルエンデドコンピュータシステムの何
れにおいても動作することを可能とするラインドライバ
及びレシーバを有している。第一に、ラインドライバ出
力レベルは、ＴＴＬレベルと小さな差動的スイング（振
れ）を持った非ＴＴＬレベルとの間でスイッチ可能であ
る。第二に、該レシーバは、差動型スレッシュホールド
とシングルエンデドＴＴＬスレッシュホールドとの間で
スイッチ可能である。第三に、差動モードにおける場
合、ラインドライバ出力は、両方共、同時的に高インピ
ーダンス状態となることが可能であり、シングルエンデ
ドモードにおいては、ラインドライバ出力は、両方共、
同時的に高インピーダンス状態であるか、又は一方の出
力が高インピーダンス状態で他方の出力が活性状態（ア
クティブ）とすることが可能である。第四に、ＤＩＦＦ
ＳＥＮＳピンの状態又はＳＣＳＩインターフェース上の
ドライバイネーブル信号が、差動型動作とシングルエン
デド動作との間でのモードスイッチングのために使用さ
れる。これらの特徴は、単一のトランシーバアーキテク
チャが、シングルエンデド適用と差動型適用の両方にお
いて使用することを可能としている。
ーバインターフェース装置は、差動型コンピュータシス
テムか又はシングルエンデドコンピュータシステムの何
れにおいても動作することを可能とするラインドライバ
及びレシーバを有している。第一に、ラインドライバ出
力レベルは、ＴＴＬレベルと小さな差動的スイング（振
れ）を持った非ＴＴＬレベルとの間でスイッチ可能であ
る。第二に、該レシーバは、差動型スレッシュホールド
とシングルエンデドＴＴＬスレッシュホールドとの間で
スイッチ可能である。第三に、差動モードにおける場
合、ラインドライバ出力は、両方共、同時的に高インピ
ーダンス状態となることが可能であり、シングルエンデ
ドモードにおいては、ラインドライバ出力は、両方共、
同時的に高インピーダンス状態であるか、又は一方の出
力が高インピーダンス状態で他方の出力が活性状態（ア
クティブ）とすることが可能である。第四に、ＤＩＦＦ
ＳＥＮＳピンの状態又はＳＣＳＩインターフェース上の
ドライバイネーブル信号が、差動型動作とシングルエン
デド動作との間でのモードスイッチングのために使用さ
れる。これらの特徴は、単一のトランシーバアーキテク
チャが、シングルエンデド適用と差動型適用の両方にお
いて使用することを可能としている。
【０００９】
【実施例】図２は、差動型ドライバ２２と差動型レシー
バ２４とを有するスイッチ可能トランシーバインターフ
ェース装置２０を示している。ドライバ２２の差動出力
ＤＯ＋／ＲＩ＋及びＤＯ−／ＲＩ−及びレシーバ２４の
入力の両方が、差動伝送チャンネルのラインへ接続され
ている。
バ２４とを有するスイッチ可能トランシーバインターフ
ェース装置２０を示している。ドライバ２２の差動出力
ＤＯ＋／ＲＩ＋及びＤＯ−／ＲＩ−及びレシーバ２４の
入力の両方が、差動伝送チャンネルのラインへ接続され
ている。
【００１０】以下に詳細に説明する如く、トランシーバ
２０は、差動型モード又はシングルエンデドモードの何
れかの形態とするが可能であり、それを、差動型又はシ
ングルエンデド小型コンピュータシステムインターフェ
ース（ＳＣＳＩ）システムの何れにおいても使用するこ
とを可能としている。従って、本発明の一つの側面によ
れば、ドライバ２２へのモード制御入力信号の論理状態
が、ドライバ出力レベルがＴＴＬレベルであるか又は非
ＴＴＬレベルであるかの何れかを決定する。本発明の別
の側面によれば、レシーバ２４へのモード制御入力信号
の論理状態が、レシーバスレッシュホールドが差動型で
あるか又はシングルエンデドＴＴＬであるかを決定す
る。本発明の更に別の側面によれば、ドライバイネーブ
ル信号を使用して、トランシーバ２０が差動型モードに
ある場合に、ドライバ２２の両方の出力を高インピーダ
ンス状態とさせるために使用されるが、更に、トランシ
ーバ２０がシングルエンデドモードにある場合に、活性
（アクティブ）ドライバ出力を高インピーダンス状態と
させるために使用することも可能である（シングルエン
デドモードにおいては、トランシーバがシングルエンデ
ドモードにある限り、一方のドライバ出力は自動的に高
インピーダンス状態とされる）。本発明の更に別の側面
によれば、トランシーバ２０の動作モードをスイッチす
るために使用されるモード入力は、ＳＣＳＩスタンダー
ドＤＩＦＦＳＥＮＳピン又はドライバイネーブルライン
から派生される。
２０は、差動型モード又はシングルエンデドモードの何
れかの形態とするが可能であり、それを、差動型又はシ
ングルエンデド小型コンピュータシステムインターフェ
ース（ＳＣＳＩ）システムの何れにおいても使用するこ
とを可能としている。従って、本発明の一つの側面によ
れば、ドライバ２２へのモード制御入力信号の論理状態
が、ドライバ出力レベルがＴＴＬレベルであるか又は非
ＴＴＬレベルであるかの何れかを決定する。本発明の別
の側面によれば、レシーバ２４へのモード制御入力信号
の論理状態が、レシーバスレッシュホールドが差動型で
あるか又はシングルエンデドＴＴＬであるかを決定す
る。本発明の更に別の側面によれば、ドライバイネーブ
ル信号を使用して、トランシーバ２０が差動型モードに
ある場合に、ドライバ２２の両方の出力を高インピーダ
ンス状態とさせるために使用されるが、更に、トランシ
ーバ２０がシングルエンデドモードにある場合に、活性
（アクティブ）ドライバ出力を高インピーダンス状態と
させるために使用することも可能である（シングルエン
デドモードにおいては、トランシーバがシングルエンデ
ドモードにある限り、一方のドライバ出力は自動的に高
インピーダンス状態とされる）。本発明の更に別の側面
によれば、トランシーバ２０の動作モードをスイッチす
るために使用されるモード入力は、ＳＣＳＩスタンダー
ドＤＩＦＦＳＥＮＳピン又はドライバイネーブルライン
から派生される。
【００１１】上述した如く、本発明のこれらの特徴の各
々について以下に詳細に説明する。図３を参照すると、
ドライバ２２へのモード制御入力が第一論理状態（モー
ドＩ）にある場合には、ドライバ２２はその差動出力端
においてトランジスタ−トランジスタ−論理（ＴＴＬ）
出力レベルを発生することが理解される。ＴＴＬＶＯＨ
レベルは約２．８Ｖ最小であり、ＴＴＬ ＶＯＬレベル
は約０．４Ｖ最大である。
々について以下に詳細に説明する。図３を参照すると、
ドライバ２２へのモード制御入力が第一論理状態（モー
ドＩ）にある場合には、ドライバ２２はその差動出力端
においてトランジスタ−トランジスタ−論理（ＴＴＬ）
出力レベルを発生することが理解される。ＴＴＬＶＯＨ
レベルは約２．８Ｖ最小であり、ＴＴＬ ＶＯＬレベル
は約０．４Ｖ最大である。
【００１２】図３は、更に、ドライバ２２へのモード制
御入力が第二論理状態（モードＩＩ）にある場合には、
ドライバ２２がその出力端において非ＴＴＬ出力レベル
を発生することを示している。図３に示した実施例にお
いては、モード２ＶＯＨ出力レベルは２．８ＶのＴＴＬ
レベルに止どまり、一方ＶＯＬ出力レベルは約２．０Ｖ
へ調節される。
御入力が第二論理状態（モードＩＩ）にある場合には、
ドライバ２２がその出力端において非ＴＴＬ出力レベル
を発生することを示している。図３に示した実施例にお
いては、モード２ＶＯＨ出力レベルは２．８ＶのＴＴＬ
レベルに止どまり、一方ＶＯＬ出力レベルは約２．０Ｖ
へ調節される。
【００１３】図４を参照すると、レシーバ２４へのモー
ド制御入力が第一論理状態（モード１）にある場合、レ
シーバ２４のスレッシュホールド電圧Ｖは、 Ｖ＝ＶＴＨ＝ＴＴＬスレッシュホールド であり、ＴＴＬスレッシュホールドは、典型的に、１．
３Ｖであることを理解することが可能である。非反転入
力は、モード２におけるシングルエンデドレシーバへの
入力である。図４は、更に、レシーバ２４へのモード制
御入力が第二論理状態（モード２）である場合には、レ
シーバ２４のスレッシュホールド電圧Ｖは、 Ｖ＝［（ＶＩＮ＋）−（ＶＩＮ−）］ であり、Ｖは、典型的に、約２００ｍＶ最大であること
を示している。
ド制御入力が第一論理状態（モード１）にある場合、レ
シーバ２４のスレッシュホールド電圧Ｖは、 Ｖ＝ＶＴＨ＝ＴＴＬスレッシュホールド であり、ＴＴＬスレッシュホールドは、典型的に、１．
３Ｖであることを理解することが可能である。非反転入
力は、モード２におけるシングルエンデドレシーバへの
入力である。図４は、更に、レシーバ２４へのモード制
御入力が第二論理状態（モード２）である場合には、レ
シーバ２４のスレッシュホールド電圧Ｖは、 Ｖ＝［（ＶＩＮ＋）−（ＶＩＮ−）］ であり、Ｖは、典型的に、約２００ｍＶ最大であること
を示している。
【００１４】図５を参照すると、ドライバイネーブル信
号ＤＥは、ドライバ２２の出力を多様な形態において高
インピーダンス状態とさせるために使用可能であること
を理解することが可能である。ドライバ２２が差動モー
ド、即ちモード２である場合には、信号ＤＥ高は、両方
の出力をアクティブ、即ち活性状態とさせ、逆に、信号
ＤＥ低は、両方の出力を高インピーダンス状態とさせ
る。ドライバ２２がシングルエンデドモード、即ちモー
ド１である場合には、信号ＤＥ高が、出力ＤＯ＋をアク
ティブ、即ち活性状態とさせ、一方出力ＤＯ−が高イン
ピーダンス状態であり、又、信号ＤＥ低は出力ＤＯ＋及
びＤＯ−を高インピーダンス状態とさせる。上述した如
く、トランシーバ２０は、モード制御信号の状態に依存
して、シングルエンデド動作と差動動作との間でスイッ
チする。以下に更に詳細に説明する如く、本発明の一実
施例によれば、モード制御信号は、ＳＣＳＩスタンダー
ドにおいて定義されるドライバイネーブル信号か又はＤ
ＩＦＦＳＥＮＳピンから派生される。
号ＤＥは、ドライバ２２の出力を多様な形態において高
インピーダンス状態とさせるために使用可能であること
を理解することが可能である。ドライバ２２が差動モー
ド、即ちモード２である場合には、信号ＤＥ高は、両方
の出力をアクティブ、即ち活性状態とさせ、逆に、信号
ＤＥ低は、両方の出力を高インピーダンス状態とさせ
る。ドライバ２２がシングルエンデドモード、即ちモー
ド１である場合には、信号ＤＥ高が、出力ＤＯ＋をアク
ティブ、即ち活性状態とさせ、一方出力ＤＯ−が高イン
ピーダンス状態であり、又、信号ＤＥ低は出力ＤＯ＋及
びＤＯ−を高インピーダンス状態とさせる。上述した如
く、トランシーバ２０は、モード制御信号の状態に依存
して、シングルエンデド動作と差動動作との間でスイッ
チする。以下に更に詳細に説明する如く、本発明の一実
施例によれば、モード制御信号は、ＳＣＳＩスタンダー
ドにおいて定義されるドライバイネーブル信号か又はＤ
ＩＦＦＳＥＮＳピンから派生される。
【００１５】図６は、図６においてＭＯＤＥ_として示
したモード制御信号を発生するために使用されるＳＣＳ
Ｉ差動センス／ドライバイネーブル回路２６を示してい
る。ＳＣＳＩスタンダードによれば、このドライバイネ
ーブル信号は、差動型ＳＣＳＩトランシーバドライバが
シングルエンデドＳＣＳＩシステムへ接続された場合
に、差動型ドライバの出力をディスエーブルさせるため
の安全性の特徴として使用される。このことが発生する
と、ＤＩＦＦＳＥＮＳラインが接地へ接続され、ＤＩＦ
ＦＳＥＮＳノードを低状態へ移行させる。次いで、ゲー
ト２８が低ドライバイネーブル信号を供給する。本発明
の１側面によれば、ゲート２８の出力又はＤＩＦＦＳＥ
ＮＳピンは、トランシーバ２０に対するモード制御信号
ＭＯＤＥ_として使用される。
したモード制御信号を発生するために使用されるＳＣＳ
Ｉ差動センス／ドライバイネーブル回路２６を示してい
る。ＳＣＳＩスタンダードによれば、このドライバイネ
ーブル信号は、差動型ＳＣＳＩトランシーバドライバが
シングルエンデドＳＣＳＩシステムへ接続された場合
に、差動型ドライバの出力をディスエーブルさせるため
の安全性の特徴として使用される。このことが発生する
と、ＤＩＦＦＳＥＮＳラインが接地へ接続され、ＤＩＦ
ＦＳＥＮＳノードを低状態へ移行させる。次いで、ゲー
ト２８が低ドライバイネーブル信号を供給する。本発明
の１側面によれば、ゲート２８の出力又はＤＩＦＦＳＥ
ＮＳピンは、トランシーバ２０に対するモード制御信号
ＭＯＤＥ_として使用される。
【００１６】図７は、図３に関連して説明した如く、Ｔ
ＴＬと非ＴＴＬ出力電圧との間でスイッチするドライバ
２２を示している。この場合には、出力低電圧ＶＯＬが
スイッチされる。モード制御信号ＭＯＤＥ_が低状態へ
移行すると、アクティブ（活性）プルダウンゲートＢが
選択される。ゲートＢは低抵抗チャンネルを有してお
り、それは出力ＶＯＬをＴＴＬ低（０．４Ｖ）へプル
し、それはシングルエンデドＳＣＳＩシステムとコンパ
チ、即ち適合性を有している。モード制御信号ＭＯＤＥ
_が高状態へ移行すると、ゲートＡが選択され且つ出力
低電圧ＶＯＬが高状態（約２Ｖ）となる。なぜならば、
ゲートＡはゲートＢよりもより高い抵抗のチャンネルを
有しているからである。
ＴＬと非ＴＴＬ出力電圧との間でスイッチするドライバ
２２を示している。この場合には、出力低電圧ＶＯＬが
スイッチされる。モード制御信号ＭＯＤＥ_が低状態へ
移行すると、アクティブ（活性）プルダウンゲートＢが
選択される。ゲートＢは低抵抗チャンネルを有してお
り、それは出力ＶＯＬをＴＴＬ低（０．４Ｖ）へプル
し、それはシングルエンデドＳＣＳＩシステムとコンパ
チ、即ち適合性を有している。モード制御信号ＭＯＤＥ
_が高状態へ移行すると、ゲートＡが選択され且つ出力
低電圧ＶＯＬが高状態（約２Ｖ）となる。なぜならば、
ゲートＡはゲートＢよりもより高い抵抗のチャンネルを
有しているからである。
【００１７】図８は、図４に関連して説明した如く、差
動入力段からＴＴＬスレッシュホールド（約１．３Ｖ）
を有するシングルエンデド入力段へスイッチする差動型
レシーバ入力段２４を示している。シングルエンデド入
力段として形態が構成された場合、即ちモード制御信号
ＭＯＤＥ_が低である場合、シングルエンデド入力は、
非入力端を介して入力される。差動型入力段として形態
が構成された場合、即ちモード制御信号ＭＯＤＥ_が高
である場合、差動信号は、反転入力端及び非反転入力端
を横断して入力される。
動入力段からＴＴＬスレッシュホールド（約１．３Ｖ）
を有するシングルエンデド入力段へスイッチする差動型
レシーバ入力段２４を示している。シングルエンデド入
力段として形態が構成された場合、即ちモード制御信号
ＭＯＤＥ_が低である場合、シングルエンデド入力は、
非入力端を介して入力される。差動型入力段として形態
が構成された場合、即ちモード制御信号ＭＯＤＥ_が高
である場合、差動信号は、反転入力端及び非反転入力端
を横断して入力される。
【００１８】図９は差動型ドライバ出力段２２を示して
おり、その場合、出力ＤＯ＋、ＤＯ−の何れか一方又は
両方を高インピーダンス状態とすることが可能である。
反転出力ＤＯ_は、モード制御信号ＭＯＤＥ_が低状態へ
移行する場合に高インピーダンス状態とされる（シング
ルエンデドＳＣＳＩシステムへ接続される場合に反転出
力端は接地され、従ってそれは高インピーダンス状態と
されねばならない）。モード制御信号ＭＯＤＥ_が低で
あると（シングルエンデドモード）、非反転出力の状態
はドライバイネーブル信号ＤＥによって制御される（そ
れは、ＤＥ高に対して活性であり、ＤＥ低に対して高イ
ンピーダンス状態である）。モード制御信号ＭＯＤＥ_
が高であると（差動モード）、出力ＤＯ＋，ＤＯ−の両
方が、ドライバイネーブル信号ＤＥによって制御される
（それは、ＤＥ高に対して活性であり、ＤＥ低に対して
高インピーダンス状態である）。
おり、その場合、出力ＤＯ＋、ＤＯ−の何れか一方又は
両方を高インピーダンス状態とすることが可能である。
反転出力ＤＯ_は、モード制御信号ＭＯＤＥ_が低状態へ
移行する場合に高インピーダンス状態とされる（シング
ルエンデドＳＣＳＩシステムへ接続される場合に反転出
力端は接地され、従ってそれは高インピーダンス状態と
されねばならない）。モード制御信号ＭＯＤＥ_が低で
あると（シングルエンデドモード）、非反転出力の状態
はドライバイネーブル信号ＤＥによって制御される（そ
れは、ＤＥ高に対して活性であり、ＤＥ低に対して高イ
ンピーダンス状態である）。モード制御信号ＭＯＤＥ_
が高であると（差動モード）、出力ＤＯ＋，ＤＯ−の両
方が、ドライバイネーブル信号ＤＥによって制御される
（それは、ＤＥ高に対して活性であり、ＤＥ低に対して
高インピーダンス状態である）。
【００１９】図１０は、シングルエンデドモードで動作
する本発明に基づくスイッチ可能差動型トランシーバの
一例を示している。図１０の実施例において、ホストコ
ンピュータシステム３０が、１８ビット並列バスを介し
て、＃１ディスクドライブ３２及び＃２ディスクドライ
ブ３４と通信する。１８個の２ワイヤ伝送経路のうちの
一つのみを図１０に示してある。シングルエンデドシス
テム形態を持続する上で、これら二つのラインのうちの
一方は＋５Ｖ供給電圧から＋３Ｖへバイアスされる。該
対の２番目のラインは接地へ接続される。
する本発明に基づくスイッチ可能差動型トランシーバの
一例を示している。図１０の実施例において、ホストコ
ンピュータシステム３０が、１８ビット並列バスを介し
て、＃１ディスクドライブ３２及び＃２ディスクドライ
ブ３４と通信する。１８個の２ワイヤ伝送経路のうちの
一つのみを図１０に示してある。シングルエンデドシス
テム形態を持続する上で、これら二つのラインのうちの
一方は＋５Ｖ供給電圧から＋３Ｖへバイアスされる。該
対の２番目のラインは接地へ接続される。
【００２０】ホストコンピュータシステム３０は、ドラ
イバとしてシングルエンデドモードで動作するスイッチ
可能トランシーバ２０ａを有している。即ち、そのモー
ド制御入力信号ＭＯＤＥ_の低状態及びそのイネーブル
制御ラインＤＥ／ＲＥ_の高状態に基づいて、ドライバ
２２のシングルエンデド出力Ｖ0 は、ＶＯＬ＝０．４Ｖ
及びＶＯＨ＝２．８ＶのＴＴＬレベルの間でスイッチ
し、レシーバ２４の出力は高インピーダンス状態とさ
れ、且つドライバ反転出力は高インピーダンス状態とさ
れる。非反転ドライバ出力の状態（活性又は高インピー
ダンス）は、ドライバイネーブル信号ＤＥの論理状態に
依存する。
イバとしてシングルエンデドモードで動作するスイッチ
可能トランシーバ２０ａを有している。即ち、そのモー
ド制御入力信号ＭＯＤＥ_の低状態及びそのイネーブル
制御ラインＤＥ／ＲＥ_の高状態に基づいて、ドライバ
２２のシングルエンデド出力Ｖ0 は、ＶＯＬ＝０．４Ｖ
及びＶＯＨ＝２．８ＶのＴＴＬレベルの間でスイッチ
し、レシーバ２４の出力は高インピーダンス状態とさ
れ、且つドライバ反転出力は高インピーダンス状態とさ
れる。非反転ドライバ出力の状態（活性又は高インピー
ダンス）は、ドライバイネーブル信号ＤＥの論理状態に
依存する。
【００２１】＃１ディスクドライブ３２は、受信モード
（ＩＮ＝０）におけるＳＣＳＩシングルエンデド形態開
放コレクタトランシーバを使用し、それは、＃１ディス
クドライブ３２を伝送媒体へ接続する。＃２ディスクド
ライブ３４も、レシーバとしてシングルエンデドモード
で動作するスイッチ可能差動型トランシーバ２０ｂを有
している。即ち、そのモード制御入力信号ＭＯＤＥ_の
低状態及びそのイネーブル制御ラインＤＥ／ＲＥ_の低
状態に基づいて、ドライバ２２の両方の出力は高インピ
ーダンス状態にあり、レシーバ２４のスレッシュホール
ドはシングルエンデドＴＴＬレベル、即ちＶＴＨ＝１．
３Ｖに設定され、且つレシーバ出力は活性状態（アクテ
ィブ）である。
（ＩＮ＝０）におけるＳＣＳＩシングルエンデド形態開
放コレクタトランシーバを使用し、それは、＃１ディス
クドライブ３２を伝送媒体へ接続する。＃２ディスクド
ライブ３４も、レシーバとしてシングルエンデドモード
で動作するスイッチ可能差動型トランシーバ２０ｂを有
している。即ち、そのモード制御入力信号ＭＯＤＥ_の
低状態及びそのイネーブル制御ラインＤＥ／ＲＥ_の低
状態に基づいて、ドライバ２２の両方の出力は高インピ
ーダンス状態にあり、レシーバ２４のスレッシュホール
ドはシングルエンデドＴＴＬレベル、即ちＶＴＨ＝１．
３Ｖに設定され、且つレシーバ出力は活性状態（アクテ
ィブ）である。
【００２２】図１１は差動モードで動作する本発明に基
づくスイッチ可能差動型トランシーバの一例を示してい
る。図１１の実施例においては、ＳＣＳＩ装置＃１乃至
ＳＣＳＩ装置＃８は、１８ビット並列バスへ接続されて
おり、該バスは、例えば周辺バスなどのようなコンピュ
ータ入力／出力システム用の伝送媒体として作用する。
この場合も、１８個の２ワイヤ伝送経路のうちの一つの
みが示されている。該ラインの両方は＋５Ｖ供給電圧か
らバイアスされる。
づくスイッチ可能差動型トランシーバの一例を示してい
る。図１１の実施例においては、ＳＣＳＩ装置＃１乃至
ＳＣＳＩ装置＃８は、１８ビット並列バスへ接続されて
おり、該バスは、例えば周辺バスなどのようなコンピュ
ータ入力／出力システム用の伝送媒体として作用する。
この場合も、１８個の２ワイヤ伝送経路のうちの一つの
みが示されている。該ラインの両方は＋５Ｖ供給電圧か
らバイアスされる。
【００２３】図１１に示した如く、ＳＣＳＩ装置＃１は
スイッチ可能トランシーバ２０ｃを有しており、それは
差動型ドライバとして形態が構成されている。即ち、モ
ード制御及びイネーブル制御ＤＥ／ＲＥ_が高にセット
されると、ドライバ２２の差動出力ＤＯ＋／ＲＩ＋及び
ＤＯ−／ＲＩ−は両方共アクティブ、即ち活性状態であ
り、且つＶＯＨ＝２．８ＶとＶＯＬ＝２．０Ｖを有する
非ＴＴＬレベルの間でスイッチし、レシーバ２４の出力
は高インピーダンス状態とされる。
スイッチ可能トランシーバ２０ｃを有しており、それは
差動型ドライバとして形態が構成されている。即ち、モ
ード制御及びイネーブル制御ＤＥ／ＲＥ_が高にセット
されると、ドライバ２２の差動出力ＤＯ＋／ＲＩ＋及び
ＤＯ−／ＲＩ−は両方共アクティブ、即ち活性状態であ
り、且つＶＯＨ＝２．８ＶとＶＯＬ＝２．０Ｖを有する
非ＴＴＬレベルの間でスイッチし、レシーバ２４の出力
は高インピーダンス状態とされる。
【００２４】更に、図１１に示される如く、ＳＣＳＩ装
置＃８は、スイッチ可能トランシーバ２０ｄを有してお
り、それは差動型レシーバとして形態が構成される。即
ち、モード制御が高状態にセットされ且つイネーブル制
御ＤＥ／ＲＥ_が低状態にセットされると、レシーバ２
４は差動スレッシュホールドにセットされ、且つドライ
バ２２の差動出力ＤＯ＋及びＤＯ−は両方共高インピー
ダンス状態とされる。以上、本発明の具体的実施の態様
について詳細に説明したが、本発明は、これら具体例に
のみ限定されるべきものではなく、本発明の技術的範囲
を逸脱することなしに種々の変形が可能であることは勿
論である。
置＃８は、スイッチ可能トランシーバ２０ｄを有してお
り、それは差動型レシーバとして形態が構成される。即
ち、モード制御が高状態にセットされ且つイネーブル制
御ＤＥ／ＲＥ_が低状態にセットされると、レシーバ２
４は差動スレッシュホールドにセットされ、且つドライ
バ２２の差動出力ＤＯ＋及びＤＯ−は両方共高インピー
ダンス状態とされる。以上、本発明の具体的実施の態様
について詳細に説明したが、本発明は、これら具体例に
のみ限定されるべきものではなく、本発明の技術的範囲
を逸脱することなしに種々の変形が可能であることは勿
論である。
【図１】 従来の差動型トランシーバを示したブロック
図。
図。
【図２】 本発明の一実施例に基づくスイッチ可能トラ
ンシーバインターフェース装置を示したブロック図。
ンシーバインターフェース装置を示したブロック図。
【図３】 本発明に基づくスイッチ可能トランシーバイ
ンターフェース装置においてＴＴＬレベルと非ＴＴＬレ
ベルとの間でスイッチ可能なドライバ段出力レベルを示
した概略図。
ンターフェース装置においてＴＴＬレベルと非ＴＴＬレ
ベルとの間でスイッチ可能なドライバ段出力レベルを示
した概略図。
【図４】 本発明に基づくスイッチ可能トランシーバイ
ンターフェース装置においてシングルエンデドＴＴＬレ
ベルと差動型レシーバスレッシュホールドレベルとの間
でスイッチ可能なレシーバ段スレッシュホールドレベル
を示した概略図。
ンターフェース装置においてシングルエンデドＴＴＬレ
ベルと差動型レシーバスレッシュホールドレベルとの間
でスイッチ可能なレシーバ段スレッシュホールドレベル
を示した概略図。
【図５】 本発明に基づくスイッチ可能トランシーバイ
ンターフェース装置における差動型ドライバの一方の出
力のみを高インピーダンス状態とさせることが可能な能
力を示した概略図。
ンターフェース装置における差動型ドライバの一方の出
力のみを高インピーダンス状態とさせることが可能な能
力を示した概略図。
【図６】 本発明に基づくスイッチ可能トランシーバイ
ンターフェース装置の異なった動作モードの間でスイッ
チするためのトランシーバモード信号を派生するための
ＳＣＳＩ ＤＩＦＦＳＥＮＳピン又はドライバイネーブ
ル信号を使用する状態を示した概略図。
ンターフェース装置の異なった動作モードの間でスイッ
チするためのトランシーバモード信号を派生するための
ＳＣＳＩ ＤＩＦＦＳＥＮＳピン又はドライバイネーブ
ル信号を使用する状態を示した概略図。
【図７】 ＴＴＬと非ＴＴＬ出力電圧の間でスイッチす
るドライバ出力段を示した概略図。
るドライバ出力段を示した概略図。
【図８】 差動入力段からＴＴＬスレッシュホールドを
有するシングルエンデド入力段へスイッチする差動型レ
シーバ入力段を示した概略図。
有するシングルエンデド入力段へスイッチする差動型レ
シーバ入力段を示した概略図。
【図９】 一方又は両方の出力を高インピーダンス状態
とさせることが可能な差動型ドライバ出力段を示した概
略図。
とさせることが可能な差動型ドライバ出力段を示した概
略図。
【図１０】 本発明に基づくシングルエンデドモードで
動作するスイッチ可能トランシーバを示した概略図。
動作するスイッチ可能トランシーバを示した概略図。
【図１１】 本発明に基づいて差動型モードで動作する
スイッチ可能トランシーバを示した概略図。
スイッチ可能トランシーバを示した概略図。
２０ スイッチ可能トランシーバインターフェース装置 ２２ 差動型ドライバ ２４ 差動型レシーバ
Claims (6)
- 【請求項１】 データシステムとデータ信号を伝送する
ための伝送媒体との間に接続可能なスイッチ可能トラン
シーバインターフェース装置において、 （ａ）前記伝送媒体から受取った入力データ信号を前記
トランシーバインターフェース装置の入力／出力ノード
を介して前記データシステムへ伝送するレシーバが設け
られており、 （ｂ）前記入力／出力ノードを介して前記データシステ
ムから受取った出力データ信号を前記伝送媒体へ伝送す
るドライバが設けられており、前記ドライバは、モード
制御入力信号の第一及び第二論理状態に応答して前記ド
ライバの差動出力を第一及び第二出力電圧レベルの間で
スイッチングさせる、 ことを特徴とするスイッチ可能トランシーバインターフ
ェース装置。 - 【請求項２】 請求項１において、前記第一出力電圧レ
ベルがＴＴＬ電圧レベルであり、且つ前記第二出力電圧
レベルが非ＴＴＬ電圧レベルであることを特徴とするス
イッチ可能トランシーバインターフェース装置。 - 【請求項３】 データ信号を伝送するためにデータシス
テムと伝送媒体との間で接続可能なスイッチ可能トラン
シーバインターフェース装置において、 （ａ）前記トランシーバインターフェース装置の入力／
出力ノードを介して前記データシステムから受取った出
力データ信号を前記伝送媒体へ伝送するための差動出力
段を具備するドライバが設けられており、 （ｂ）前記伝送媒体から受取った入力データ信号を前記
入力／出力ノードを介して前記データシステムへ伝送す
る差動型レシーバが設けられており、前記レシーバは、
モード制御入力信号の第一及び第二論理状態に応答し
て、差動型レシーバスレッシュホールドとシングルエン
デドレシーバスレッシュホールドとの間で前記レシーバ
のスレッシュホールドをスイッチングさせる、 ことを特徴とするスイッチ可能トランシーバインターフ
ェース装置。 - 【請求項４】 請求項３において、前記シングルエンデ
ドレシーバのスレッシュホールドがＴＴＬシングルエン
デドスレッシュホールドであることを特徴とするスイッ
チ可能トランシーバインターフェース装置。 - 【請求項５】 請求項３において、 （ａ）前記モード制御入力信号が第一論理状態にある場
合、前記ドライバが、両方のドライバ差動出力を活性状
態に維持することにより前記ドライバへのドライバイネ
ーブル信号の第一論理状態に応答し、且つ、両方のドラ
イバ差動出力を高インピーダンス状態にさせることによ
り前記ドライバイネーブル入力信号の第二論理状態に応
答し、 （ｂ）前記モード制御入力信号が第二論理状態にある場
合、前記ドライバは、両方のドライバ差動出力を高イン
ピーダンス状態に維持することにより前記ドライバイネ
ーブル入力信号の第一論理状態に応答し、且つ、前記ド
ライバ差動出力の一方を高インピーダンス状態とし且つ
他方のドライバ差動出力を活性状態に維持することによ
り前記ドライバイネーブル入力信号の第二論理状態に応
答する、ことを特徴とするスイッチ可能トランシーバイ
ンターフェース装置。 - 【請求項６】 請求項１乃至５のうちの何れか１項にお
いて、前記モード制御入力信号が、ＳＣＳＩスタンダー
ドＤＩＦＦＳＥＮＳピン又はドライバイネーブル信号に
よって与えられることを特徴とするスイッチ可能トラン
シーバインターフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/588,011 US5243623A (en) | 1990-09-25 | 1990-09-25 | Switchable multi-mode transceiver interface device |
| US588011 | 1990-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224889A true JPH06224889A (ja) | 1994-08-12 |
| JP3115046B2 JP3115046B2 (ja) | 2000-12-04 |
Family
ID=24352082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03245395A Expired - Lifetime JP3115046B2 (ja) | 1990-09-25 | 1991-09-25 | スイッチ可能トランシーバインターフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5243623A (ja) |
| EP (1) | EP0482336A1 (ja) |
| JP (1) | JP3115046B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111794A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
| JP2010028751A (ja) * | 2008-07-24 | 2010-02-04 | Toshiba Corp | コンプリメンタリー光配線装置 |
| JP2011015328A (ja) * | 2009-07-06 | 2011-01-20 | Renesas Electronics Corp | 信号中継回路、信号中継装置及び信号中継方法 |
| JP2011019189A (ja) * | 2009-07-10 | 2011-01-27 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
| DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
| EP0883248B1 (en) * | 1992-06-15 | 2006-08-09 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| JPH08500687A (ja) * | 1992-08-10 | 1996-01-23 | モノリシック・システム・テクノロジー・インコーポレイテッド | ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース |
| US5371424A (en) * | 1992-11-25 | 1994-12-06 | Motorola, Inc. | Transmitter/receiver circuit and method therefor |
| US5978877A (en) * | 1993-03-31 | 1999-11-02 | Fujitsu Limited | Translating SCSI bus control and/or data signals between differential and single-ended formats |
| US5715409A (en) * | 1993-05-24 | 1998-02-03 | I-Tech Corporation | Universal SCSI electrical interface system |
| US5517487A (en) * | 1993-07-19 | 1996-05-14 | Modicon, Inc. | System for increasing the capacity of existing local area networks that use shielded twisted wire pair medium |
| US5379405A (en) * | 1993-09-15 | 1995-01-03 | Unisys Corporation | SCSI converter with simple logic circuit arbitration for providing bilateral conversion between single ended signals and differential signals |
| US5737364A (en) * | 1994-02-18 | 1998-04-07 | Telebit Corporation | Serial communications interface that supports multiple interface standards |
| US5485488A (en) * | 1994-03-29 | 1996-01-16 | Apple Computer, Inc. | Circuit and method for twisted pair current source driver |
| US5469473A (en) * | 1994-04-15 | 1995-11-21 | Texas Instruments Incorporated | Transceiver circuit with transition detection |
| US5541535A (en) * | 1994-12-16 | 1996-07-30 | International Business Machines Corporation | CMOS simultaneous transmission bidirectional driver/receiver |
| US5539333A (en) * | 1995-01-23 | 1996-07-23 | International Business Machines Corporation | CMOS receiver circuit |
| US5525914A (en) * | 1995-01-23 | 1996-06-11 | International Business Machines Corporation | CMOS driver circuit |
| DE69523136T2 (de) * | 1995-01-30 | 2002-06-20 | Alcatel Sa | Übertragungsverfahren und Sender mit einem entkoppelten niedrigen Pegel und mit mindestens einem gekoppelten hohen Pegel, Schnittstellenschaltung und Systemkomponente für ein Telekommunikationsnetzwerk, die einen solchen Sender enthalten |
| DE19503460C1 (de) * | 1995-02-03 | 1996-03-07 | Daimler Benz Ag | Fehlertolerante Endstufe für ein digitales Zweileiterbus-Datenkommunikationssystem |
| JPH08274718A (ja) * | 1995-03-29 | 1996-10-18 | Nec Corp | インタフェース装置 |
| US5612637A (en) * | 1995-05-26 | 1997-03-18 | National Semiconductor Corporation | Supply and interface configurable input/output buffer |
| US5970255A (en) * | 1995-10-16 | 1999-10-19 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
| US5864715A (en) * | 1996-06-21 | 1999-01-26 | Emc Corporation | System for automatically terminating a daisy-chain peripheral bus with either single-ended or differential termination network depending on peripheral bus signals and peripheral device interfaces |
| JPH10178322A (ja) * | 1996-12-18 | 1998-06-30 | Sony Corp | 中間周波増幅回路 |
| US6070211A (en) * | 1997-06-11 | 2000-05-30 | International Business Machines Corporation | Driver/receiver circuitry for enhanced PCI bus with differential signaling |
| US5922062A (en) * | 1997-06-26 | 1999-07-13 | Vlsi Technology, Inc. | Combined IDE and SCSI disk controller interface for common hardware reference platforms |
| DE69925360T2 (de) * | 1998-10-05 | 2006-01-19 | Koninklijke Philips Electronics N.V. | Zf-verstärker in einem mischer-oszillator mit symmetrischem und asymmetrischem ausgangsmodus |
| KR100520858B1 (ko) * | 1998-10-09 | 2005-12-21 | 유티스타콤코리아 유한회사 | 디퍼런셜 및 싱글-엔디드 방식을 겸용으로 실장 가능한 hdd구동 장치 및 방법 |
| AU2001289114A1 (en) * | 2000-10-05 | 2002-04-15 | Sun Microsystems, Inc. | Configurable differential/single ended i/o |
| US6703866B1 (en) * | 2000-12-19 | 2004-03-09 | International Business Machines Corporation | Selectable interface for interfacing integrated circuit modules |
| US7068073B2 (en) * | 2001-03-17 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Circuit for switching one or more HVD transceivers |
| US7702293B2 (en) * | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
| US6683472B2 (en) * | 2002-02-19 | 2004-01-27 | Rambus Inc. | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time |
| US6856169B2 (en) | 2003-05-09 | 2005-02-15 | Rambus, Inc. | Method and apparatus for signal reception using ground termination and/or non-ground termination |
| US7401162B2 (en) * | 2003-07-22 | 2008-07-15 | Psion Teklogix Inc. | Multi-functional port |
| US6924660B2 (en) | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
| US6980020B2 (en) | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
| KR100715438B1 (ko) * | 2005-08-05 | 2007-05-09 | 삼성전자주식회사 | 디스플레이장치 |
| US7288962B2 (en) * | 2006-02-08 | 2007-10-30 | Kyocera Wireless Corp. | Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus |
| US7953162B2 (en) * | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
| US20080133799A1 (en) * | 2006-11-28 | 2008-06-05 | Nokia Corporation | Control and slow data transmission method for serial interface |
| US20080140907A1 (en) * | 2006-12-06 | 2008-06-12 | Dreps Daniel M | Multimodal Memory Controllers |
| US20080189457A1 (en) * | 2006-12-06 | 2008-08-07 | International Business Machines Corporation | Multimodal memory controllers |
| US7961007B2 (en) * | 2009-04-30 | 2011-06-14 | Apple Inc. | Receiver to match delay for single ended and differential signals |
| JP5136587B2 (ja) | 2010-04-01 | 2013-02-06 | 株式会社デンソー | 増幅回路、信号処理回路および半導体集積回路装置 |
| US8543753B2 (en) * | 2011-04-06 | 2013-09-24 | International Business Machines Corporation | Multi-use physical architecture |
| US8432185B2 (en) | 2011-05-25 | 2013-04-30 | Apple Inc. | Receiver circuits for differential and single-ended signals |
| US8410814B2 (en) | 2011-06-16 | 2013-04-02 | Apple Inc. | Receiver circuits for differential and single-ended signals |
| US9270002B2 (en) * | 2013-07-22 | 2016-02-23 | Raytheon Company | Differential-to-single-ended transmission line interface |
| US9473205B2 (en) * | 2014-05-01 | 2016-10-18 | Microchip Technology Incorporated | Coaxial data communication with reduced EMI |
| US9866270B2 (en) | 2014-05-01 | 2018-01-09 | Microchip Technology Incorporated | Coaxial data communication with reduced EMI |
| US10298010B2 (en) * | 2016-03-31 | 2019-05-21 | Qualcomm Incorporated | Electrostatic discharge (ESD) isolated input/output (I/O) circuits |
| US20230148367A1 (en) * | 2021-11-11 | 2023-05-11 | Texas Instruments Incorporated | System and method for multi-mode receiver |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3333113A (en) * | 1964-09-03 | 1967-07-25 | Bunker Ramo | Switching circuit producing output at one of two outputs or both outputs |
| US4254501A (en) * | 1979-03-26 | 1981-03-03 | Sperry Corporation | High impedance, Manchester (3 state) to TTL (2 wire, 2 state) transceiver for tapped bus transmission systems |
| IT1118946B (it) * | 1979-10-04 | 1986-03-03 | Cselt Centro Studi Lab Telecom | Ricetrasmettitore per trasmissione bidirezionale simultanea di segnali numerici su una linea unica |
| US4385394A (en) * | 1981-01-23 | 1983-05-24 | Datavision, Inc. | Universal interface for data communication systems |
| US4647912A (en) * | 1985-12-20 | 1987-03-03 | Tektronix, Inc. | Coupling discriminator and interface adaptor |
| US4825402A (en) * | 1986-04-04 | 1989-04-25 | Ncr Corporation | Multiconfigurable interface driver/receiver circuit for a computer printer peripheral adaptor |
| FR2623674B1 (fr) * | 1987-11-25 | 1990-04-20 | Peugeot | Dispositif de transmission d'informations pour vehicule automobile et procede de mise en oeuvre d'un tel dispositif |
-
1990
- 1990-09-25 US US07/588,011 patent/US5243623A/en not_active Expired - Lifetime
-
1991
- 1991-09-12 EP EP91115419A patent/EP0482336A1/en not_active Withdrawn
- 1991-09-25 JP JP03245395A patent/JP3115046B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111794A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
| JP2010028751A (ja) * | 2008-07-24 | 2010-02-04 | Toshiba Corp | コンプリメンタリー光配線装置 |
| JP2011015328A (ja) * | 2009-07-06 | 2011-01-20 | Renesas Electronics Corp | 信号中継回路、信号中継装置及び信号中継方法 |
| JP2011019189A (ja) * | 2009-07-10 | 2011-01-27 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5243623A (en) | 1993-09-07 |
| JP3115046B2 (ja) | 2000-12-04 |
| EP0482336A1 (en) | 1992-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115046B2 (ja) | スイッチ可能トランシーバインターフェース装置 | |
| US5778204A (en) | High-speed dominant mode bus for differential signals | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
| KR100433019B1 (ko) | 출력 버퍼 회로 | |
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| KR200155486Y1 (ko) | 차동 라인 드라이버 | |
| JPH05199239A (ja) | 同時双方向トランシーバ | |
| JPH0879293A (ja) | 直列バスシステム | |
| JPH0738542A (ja) | 送受信回路 | |
| US8443125B2 (en) | Single pin read-write method and interface | |
| US4994690A (en) | Split level bus | |
| JP2008512885A (ja) | 信号伝送装置 | |
| EP1410589B1 (en) | Transmitter with active differential termination | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| US5982191A (en) | Broadly distributed termination for buses using switched terminator logic | |
| US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
| US11563462B1 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
| KR20020064666A (ko) | 드라이버회로 및 데이터 통신장치 | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
| US6871249B2 (en) | PCI-X 2.0 receiver with initial offset for biased idle transmission line | |
| JP3099689B2 (ja) | フイールドバスインターフエイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |