KR200155486Y1 - 차동 라인 드라이버 - Google Patents

차동 라인 드라이버 Download PDF

Info

Publication number
KR200155486Y1
KR200155486Y1 KR2019920025566U KR920025566U KR200155486Y1 KR 200155486 Y1 KR200155486 Y1 KR 200155486Y1 KR 2019920025566 U KR2019920025566 U KR 2019920025566U KR 920025566 U KR920025566 U KR 920025566U KR 200155486 Y1 KR200155486 Y1 KR 200155486Y1
Authority
KR
South Korea
Prior art keywords
switches
coupled
line driver
differential line
pair
Prior art date
Application number
KR2019920025566U
Other languages
English (en)
Other versions
KR930016683U (ko
Inventor
헨리 레오노위츠 로버트
Original Assignee
죤 제이.키세인
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 제이.키세인, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 죤 제이.키세인
Publication of KR930016683U publication Critical patent/KR930016683U/ko
Application granted granted Critical
Publication of KR200155486Y1 publication Critical patent/KR200155486Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

인액티브 상태로 될 때, 적은 공통 모드 시프트를 가지는 차동 라인 드라이버. 직렬로 결합된 스위치들의 두 쌍(예,10,11),(예,12,13)은 데이터를 송신할 때 대각선으로 스위치된다. 드라이버가 디스에이블될 때 모든 스위치들이 닫혀지고, 동상분 출력 출력 전압은 수위치 쌍들 및 그 파워 소스 사이에 직렬로 배치된 저항들(예,14,15)에 의해 안정된다.

Description

차동 라인 드라이버
제1도는 본 고안의 일실시예로써 차동 라인 드라이버의 단순화되고 개략적인 다이어그램도.
제2도는 제1도의 드라이버에서 사용된 스위치의 단순화되고 개략적인 다이어그램도.
* 도면의 주요부분에 대한 부호의 설명
10,11,12,13 : 스위치 14,15 : 저항
18 : DC 차단 캐패시터 19 : 변압기
본 고안은 일반적으로 라인 드라이버에 관한 것이고, 좀 더 구체적으로는 집적 회로 밸런스(차동)라인 드라이버에 관한 것이다.
많은 하드-와이어드 디지털 통신 시스템은 통신망에 있는 노드들사이의 통신 매체로써 트위스티드 페어 와이어(twisted pair wires)를 사용한다. 예를 들어, CSMA/CD 근거리 통신 시스템(Carrier Sense Multiple Access with Carrier Detect, part of the IEEE 802.3 standard)은 통신망의 사용자들과 동축 케이블 백본사이의 통신을 위해 부착 유닛 인터페이스 스탠다드(Attachment Unit Interface standard)(쉴드된(shielded)와이어 페어를 사용한)를 사용할 수 있다. 유사하게, 10BASE-T 근거리 통신망은 사용자들사이의 통신을 위해 쉴드되지 않은 와이어 페어를 사용한다.
와이어 페어상의 전송은 대체로 상기 페어의 최단부에서 신호-대-잡음비를 최대화시키기 위해 본질적으로 차동이다. 전송시 신호가 관찰(look like)되는 형태는 대체로 스탠다드의 일부인 템플릿에 의해 포함된다. 부착 유닛 인터페이스(AUI) 스탠다드(IEE802.3 스탠다드의 일부)를 위한 상기 예들을 사용하여, 펄스 템플릿, 펄스 다이어그램, 시험 부하(test load), 그리고 다른 전압 제한들/명세들이 스탠다드 본분에 의해 제공된다. 이러한 정보는 전송되는 펄스의 성능을 제한한다. 상기 시험 부하는 리액티브(reactive)하고 저항성이 있기 때문에, 현저한 펄스 오버/언더슈트(over/undershoot) 및 링잉(ringing)이 발생할 수 있다. 오버/언더슈트 및 링잉은 대체로 바람직하지 않은 것으로 고려되고, 스탠다드는 그들을 제한한다. 또한 종래의 전송기에는 바람직하지 못한 동상분(DC)변환이 생길 수 있다.
따라서, 종래 기술의 드라이버보다 링잉 및 공통 모드 시프트(common mode shift)를 적게 가지는 차동 드라이버를 제공하는 것이 바람직하다. 또한 비용이 많이 들고 잠재적으로 신뢰성이 없는 변압기 또는 다른 보상 기술의 필요없이 시스템 스탠다드를 좀더 근접하게 충족시키는 드라이버를 제공하는 것이 바람직하다.
2개의 출력을 갖는 차동 라인 드라이버는 직렬로 결합된 스위치들의 제1 및 제2 쌍과 제1 및 제2 저항을 특징으로 한다. 직렬로 결합된 스위치들의 제1 제2스위치 쌍들의 각각은 제1 및 제2 출력, 공통 출력, 2개의 대응 입력을 가지며, 각각의 공통 출력은 드라이버의 2개의 출력에 결합된다. 제1저항은 2개의 단자를 가지는데, 하나의 단자는 제1 파워 소스에 결합되고 나머지 다른 단자는 스위치쌍의 제1 출력에 결합된다. 제2 저항은 2개의 단자를 가지는데, 하나의 단자는 제2파워 소스에 결합되고 나머지 다른 단자는 스위치쌍의 제2 출력에 결합된다.
스위치들의 배열은 드라이버가 인에이블될 때 데이터의 차동 전송을 허용한다. 디스에이블(disable)될 때, 스위치들은 모두 닫혀지고, 적은 공통 모드 시프트(common mode shift)을 가지고 함께 드라이버의 출력에 결합된다.
본 고안 자체뿐만 아니라, 상기 고안의 전술한 특징은 다음의 상세한 설명 및 도면으로부터 충분히 이해될 수 있다.
본 고안의 예시적인 실시예는 제1도에 도시된다. 여기서, 스위치(10,11 및 12,13) 각각은 차동 드라이버(1)의 출력에 결합된 공통 출력을 가진 직렬로 결합된 스위치의 쌍을 형성한다. 스위치들(10,11 및 12,13)의 쌍들은 함께 대응하는 저항(14,15)에 접속된 출력을 갖는다. 저항(15)은 제1 파워 소스(Vcc)에 결합되고 저항(14)은 제2파워 소스(그라운드)에 결합된다. 제2파워 소스는 그라운드(제로 볼트)가 아닌 또다른 전압이 될 수 있다. 저항(14,15)은 응용 및 전력 손실 고려에 따라서 온-칩(on-chip) 또는 오프-칩(off-chip)이 될 수 있다.
도시되듯이, 스위치(10 및 13)로의 입력(Ø)은 스위치(11 및 12)에 대한 입력()과 동일하다. 이것은 DC 차단 캐패시터(18)를 통해 부하(20)에 차동적으로(differentially) 데이타를 보내기 위해 스위치들이 대각선으로 스위치되는 것을 허용한다. 차동 스위칭은 스위치(10,13)를 함께 개폐시키는 반면에 스위치(11,12)는 스위치(10,13)에 대한 보상으로 함께 개폐시킨다. 드라이버(1)가 디스에이블(아이들(idle), 일 때, 모든 스위치(10,11,12,13)를 닫아서, 현저한 공통 모드 시프트없이 출력을 함께 결합시키는 것이 바람직하다.
스위치(10,11,12,13)의 제어는 게이트(16 및 17)의 전형적인 수단에 의해 수행된다. 아이들/액티브(IDLE/ACTIVE) 입력(인에이블) 신호가 로우(low)일 때 (액티브 상태), 입력(D)상의 신호는 게이트(16)를 통해 통과하여 스위치(10,13)를 제어하는 반면에 입력(D)상의 신호는 게이트(17)에 의해 인버트되어 스위치(11,12)를 제어한다. 따라서, 드라이버가 액티브 상태일 때, 스위치(10-13)는 대각선으로 스위치되어, 입력(D)상에 차동적으로 데이터를 보낸다. 그러나, 아이들/액티브 입력이 하이(high)일 때는 (아이들), 게이트(16,17)로부터 2개의 출력은, 상술한 것처럼, 하이가 되어 스위치(10-13)를 닫혀지게 한다.
예시적인 스위치(10)는 제2도에서 도시된다, 도시되듯이, 스위치(10)(스위치(11-13)뿐만 아니라)는 부하(20)(제1도) 또는 그외의 다른 소정의 부하를 구동시키는데 필요한 전류를 취급하기 위해 알맞게 규격된 트랜지스터를 갖는 CMOS 전송 게이트다. 응용에 따라, 단일 트랜지스터가 스위치로써 사용될 수도 있다는 것을 주목해야 한다.
드라이버(1)(제1도)의 집적 회로 버전(version)은 AUI 네트워크를 구동시키는 응용을 위해 제조되었다. 저항(14,15)에 대한 저항값은 대략 90 오옴이다.
상기 고안의 양호한 실시예를 설명하므로써, 이제 상기의 개념을 포함시킨 다른 실시예들이 사용될 수 있다는 것이 당업자에 의해 명백할 것이다. 따라서, 상기 고안은 상기 개시된 실시예에 제한되어서는 안되며, 오히려 첨부된 청구범위의 정신 및 범위에 의해 오직 제한되어야 한다.

Claims (5)

  1. 두 개의 출력을가지는 차동 라인 드라이버에 있어서, 직렬로 결합된 스위치들의 제1 및 제2쌍(예,10,11),(예,12,13)로서 상기 각 쌍은 제1 및 제2 출력과, 공통 출력과, 두 개의 대응 입력을 가지고, 상기 각쌍의 공통 출력은 상기 드라이버의 두 개의 출력에 결합되는 직렬로 결합된 스위치들의 제1 및 제2쌍과, 두 개의 단자를 가지는 제1저항(예,14)으로서, 하나의 단자는 제1파워소스에 결합되고 나머지 단자는 상기 스위치 쌍들의 제1출력에 결합되는, 제1저항과, 두 개의 단자를 가지는 제2저항(예,15)으로서, 하나의 단자는 제2파워소스에 결합되고 나머지 단자는 상기 스위치 쌍들의 제2출력에 결합되는, 제2저항을 포함하는 것을 특징으로 하는 차동 라인 드라이버.
  2. 제1항에 있어서, 상기 스위치들의 제1 및 제2쌍의 입력은, 상기 스위치들이 대각선으로 스위치될 수 있도록 함께 결합되는, 차동 라인 드라이버.
  3. 제2항에 있어서, 상기 저항들은 실질적으로 동일한 값을 가지는 차동 라인 드라이버.
  4. 제3항에 있어서, 데이터 입력과 인에이블 입력을 가지며, 인에이블 신호가 액티브(active) 상태일 때 상기 스위치들을 대각선으로 스위치시키고 인에이블 신호가 인액티브(inactive) 상태일 때 모든 스위치들을 닫혀지게 하도록 상기 스위치들의 입력들을 결합시키는 제어 수단(예,16,17)을 더 포함하는 것을 특징으로 하는 차동 라인 드라이버.
  5. 제3항에 있어서, 상기 스위치들은 전송 게이트(예,10)인, 차동 라인 드라이버.
KR2019920025566U 1991-12-18 1992-12-16 차동 라인 드라이버 KR200155486Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US810,632 1991-12-18
US07/810,632 US5285477A (en) 1991-12-18 1991-12-18 Balanced line driver for local area networks or the like

Publications (2)

Publication Number Publication Date
KR930016683U KR930016683U (ko) 1993-07-29
KR200155486Y1 true KR200155486Y1 (ko) 1999-09-01

Family

ID=25204294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920025566U KR200155486Y1 (ko) 1991-12-18 1992-12-16 차동 라인 드라이버

Country Status (5)

Country Link
US (1) US5285477A (ko)
EP (1) EP0547814B1 (ko)
JP (1) JPH0563124U (ko)
KR (1) KR200155486Y1 (ko)
DE (1) DE69231763T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012622B1 (ko) 2007-08-20 2011-02-09 르네사스 일렉트로닉스 가부시키가이샤 차동 송신기, 차동 수신기, 신호 송신기, 및 신호 송신 시스템

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471498A (en) * 1993-04-15 1995-11-28 National Semiconductor Corporation High-speed low-voltage differential swing transmission line transceiver
US5752190A (en) * 1993-07-30 1998-05-12 Hughes Electronics Supervisory audio tone based carrier-to-interference measurement in a mobile cellular communication system
US5687321A (en) * 1994-12-28 1997-11-11 Maxim Integrated Products Method and apparatus for transmitting signals over a wire pair having activity detection capability
US5869988A (en) * 1997-03-25 1999-02-09 Marvell Technology Group, Ltd. High speed write driver for inductive heads
US6051990A (en) * 1997-11-13 2000-04-18 Quantum Corporation Asymmetric current mode driver for differential transmission lines
US6115468A (en) 1998-03-26 2000-09-05 Cisco Technology, Inc. Power feed for Ethernet telephones via Ethernet link
WO1999053627A1 (en) * 1998-04-10 1999-10-21 Chrimar Systems, Inc. Doing Business As Cms Technologies System for communicating with electronic equipment on a network
JPH11330937A (ja) * 1998-05-13 1999-11-30 Rohm Co Ltd 信号伝達装置
US6480510B1 (en) * 1998-07-28 2002-11-12 Serconet Ltd. Local area network of serial intelligent cells
US6175255B1 (en) * 1998-11-23 2001-01-16 National Seniconductor Corporation Line driver circuit for low voltage and low power applications
JP3171175B2 (ja) * 1998-12-08 2001-05-28 日本電気株式会社 差動トライステート発生方法及び差動トライステート回路
US6956826B1 (en) 1999-07-07 2005-10-18 Serconet Ltd. Local area network for distributing data communication, sensing and control signals
US6549616B1 (en) 2000-03-20 2003-04-15 Serconet Ltd. Telephone outlet for implementing a local area network over telephone lines and a local area network using such outlets
US6961303B1 (en) 2000-09-21 2005-11-01 Serconet Ltd. Telephone communication system and method over local area network wiring
TW480817B (en) * 2001-03-15 2002-03-21 Himax Opto Electronics Corp Data transmitter
US7248696B2 (en) * 2002-09-12 2007-07-24 International Business Machines Corporation Dynamic system bus encryption using improved differential transitional encoding
IL152824A (en) * 2002-11-13 2012-05-31 Mosaid Technologies Inc A socket that can be connected to and the network that uses it
IL159838A0 (en) * 2004-01-13 2004-06-20 Yehuda Binder Information device
DE102004004488A1 (de) * 2004-01-26 2005-08-18 Siemens Ag Lokales Netz mit übertragerloser Signalübertragung
US20060035487A1 (en) * 2004-08-12 2006-02-16 Acer Inc. Flexible hybrid cable
JP4509737B2 (ja) * 2004-10-28 2010-07-21 株式会社東芝 差動信号生成回路および差動信号送信回路
US8520348B2 (en) 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
US10031353B2 (en) * 2016-09-22 2018-07-24 Hewlett Packard Enterprise Development Lp Circuits with delay tap lines

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121118A (en) * 1976-07-07 1978-10-17 Ohkura Electric Co., Ltd. Bipolar signal generating apparatus
DK143627C (da) * 1978-10-30 1982-02-15 Rovsing A S Koblingskreds til overfoering af datasignaler med stor hastighed
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
US4615039A (en) * 1984-10-01 1986-09-30 National Semiconductor Corporation Data network driver
GB8912461D0 (en) * 1989-05-31 1989-07-19 Lucas Ind Plc Line driver
US5012384A (en) * 1990-02-20 1991-04-30 Advanced Micro Device, Inc. Load circuit for a differential driver
EP0456857B1 (de) * 1990-05-16 1994-11-09 Siemens Aktiengesellschaft Digitalschaltung mit Potentialausgleich zwischen zwei Signalleitern
US5077756A (en) * 1990-05-31 1991-12-31 Acculan Ltd. Data network line driver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012622B1 (ko) 2007-08-20 2011-02-09 르네사스 일렉트로닉스 가부시키가이샤 차동 송신기, 차동 수신기, 신호 송신기, 및 신호 송신 시스템

Also Published As

Publication number Publication date
EP0547814A3 (en) 1995-04-12
US5285477A (en) 1994-02-08
EP0547814B1 (en) 2001-04-04
KR930016683U (ko) 1993-07-29
DE69231763D1 (de) 2001-05-10
JPH0563124U (ja) 1993-08-20
EP0547814A2 (en) 1993-06-23
DE69231763T2 (de) 2001-09-06

Similar Documents

Publication Publication Date Title
KR200155486Y1 (ko) 차동 라인 드라이버
US5243623A (en) Switchable multi-mode transceiver interface device
US7176823B2 (en) Gigabit ethernet line driver and hybrid architecture
US4859877A (en) Bidirectional digital signal transmission system
US5781028A (en) System and method for a switched data bus termination
US5379005A (en) Flat cable to flat parallel wire cable
CA2169787C (en) Vehicle communications network with improved current sourcing
US6005438A (en) Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
WO1995001028A1 (en) High speed dominant mode bus for differential signals
US4607379A (en) Circuit for connecting together multiple serial data lines
EP1014615B1 (en) Full duplex transmission
US4974190A (en) Pass-through and isolation switch
TWI496434B (zh) 多模式乙太網路線路驅動器
US7889752B2 (en) Dual ported network physical layer
US4775864A (en) Local area network with multiple node bus topology
US6327309B1 (en) Bidirection channels using common pins for transmit and receive paths
CA1241084A (en) Bidirectional bus arrangement for a digital communication system
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
WO2000069071A1 (en) Complementary current mode driver
US11750176B2 (en) Reflection attenuation device for a bus of a bus system, and method for attenuating reflections during a data transfer in a bus system
EP0811287B1 (en) Interface isolator circuit for differential signals
US5317560A (en) Star data network with logical ring function preferably using token access
US6326817B1 (en) Circuit for suppressing a common mode component in a signal from a CAN communication bus
JP3689745B2 (ja) イーサネットでの応用のための擬似ａｕｉラインドライバおよび受信器セル
US5982218A (en) Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060529

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee