JPH0879293A - 直列バスシステム - Google Patents
直列バスシステムInfo
- Publication number
- JPH0879293A JPH0879293A JP7242260A JP24226095A JPH0879293A JP H0879293 A JPH0879293 A JP H0879293A JP 7242260 A JP7242260 A JP 7242260A JP 24226095 A JP24226095 A JP 24226095A JP H0879293 A JPH0879293 A JP H0879293A
- Authority
- JP
- Japan
- Prior art keywords
- bus system
- logic
- signal
- input
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 19
- 230000003068 static effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000001629 suppression Effects 0.000 description 37
- 230000004913 activation Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 6
- 239000012190 activator Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD) using bit-wise arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
Abstract
(57)【要約】
【目的】 短絡から生じる永久障害がバスシステム全体
の完全故障をもたらすことがなく、接続された各加入者
の反射によつてバスの伝送信頼性が損なわれることもな
い、直列バスシステムを提供する。 【構成】 ＣＳＭＡ方式による直列データバス用スター
カプラが提案される。スターカプラは多数の個別バスシ
ステムを接続して１つの総合バスシステムとする。総合
バスシステムの内部で調停が行われ、その際にすべての
個別バスシステムが含まれている。
の完全故障をもたらすことがなく、接続された各加入者
の反射によつてバスの伝送信頼性が損なわれることもな
い、直列バスシステムを提供する。 【構成】 ＣＳＭＡ方式による直列データバス用スター
カプラが提案される。スターカプラは多数の個別バスシ
ステムを接続して１つの総合バスシステムとする。総合
バスシステムの内部で調停が行われ、その際にすべての
個別バスシステムが含まれている。
Description
【０００１】
【産業上の利用分野】本発明は、請求項１の前提部分に
記載された直列バスシステムに関する。
記載された直列バスシステムに関する。
【０００２】
【従来の技術】このようなバスシステムが、ＣＡＮ規格
原案ＩＳＯ／ＤＩＳ１１８９８（以下では″ＣＡＮ規
格″と称する）又はＩＳＯ規格１１５１９（ＶＡＮ及び
ＣＡＮ低速直列データ通信）により公知である。
原案ＩＳＯ／ＤＩＳ１１８９８（以下では″ＣＡＮ規
格″と称する）又はＩＳＯ規格１１５１９（ＶＡＮ及び
ＣＡＮ低速直列データ通信）により公知である。
【０００３】これらの既存バスシステムでは、欠点とし
て、例えば短絡から生じる永久障害がバスシステム全体
の完全故障をもたらす。１つのバスに接続されている加
入者が多ければ多いほど１つの完全故障にみまわれる加
入者も多くなる。別の欠点として接続された各加入者
は、反射を引き起こす故障個所でもある。これらの反射
によつてバスの伝送信頼性が損なわれる。バスに接続さ
れている加入者が多ければ多いほど、このように損なわ
れることも多くなる。バスの伝送信頼性は特に加入者の
数によつて決ます。
て、例えば短絡から生じる永久障害がバスシステム全体
の完全故障をもたらす。１つのバスに接続されている加
入者が多ければ多いほど１つの完全故障にみまわれる加
入者も多くなる。別の欠点として接続された各加入者
は、反射を引き起こす故障個所でもある。これらの反射
によつてバスの伝送信頼性が損なわれる。バスに接続さ
れている加入者が多ければ多いほど、このように損なわ
れることも多くなる。バスの伝送信頼性は特に加入者の
数によつて決ます。
【０００４】
【発明が解決しようとする課題】そこで本発明の課題
は、先行技術の前記欠点を取り除く、最初に指摘された
種類のバスシステムを提供することである。
は、先行技術の前記欠点を取り除く、最初に指摘された
種類のバスシステムを提供することである。
【０００５】
【課題を解決するための手段】この課題は、請求項１に
明示された発明によつて解決される。本発明の展開及び
有利な実施例は従属請求項に明示されている。
明示された発明によつて解決される。本発明の展開及び
有利な実施例は従属請求項に明示されている。
【０００６】
【実施例】図面に示された実施例に基づいて以下ＣＡＮ
プロトコルを利用して本発明を詳しく説明する。
プロトコルを利用して本発明を詳しく説明する。
【０００７】明確にするために本発明の説明ではＣＡＮ
規格原案ＩＳＯ／ＤＩＳ１１８９８のなかの名称が利用
される。
規格原案ＩＳＯ／ＤＩＳ１１８９８のなかの名称が利用
される。
【０００８】以下に説明する回路部分の大部分は、ＡＮ
Ｄゲート、０Ｒゲート又はインバータ等の電子論理素子
で構成されている。これらの論理素子では、それらの単
数又は複数の入力端に、論理０状態又は論理１状態に一
致する電圧レベルが印加される。ここに述べる本発明の
実施例では正論理が基礎とされており、そこでは低い電
圧レベル（大抵零ボルトの範囲内）が論環０状態に、は
た高い電圧レベル（大抵電源電圧の範囲内）が論理１状
態に付属している。本発明を説明するなかで、論理素子
が互いにどのように接続されているか、それらの入力端
にいかなる論理状態が印加されているかが述べられる。
ある論理素子の入力端の論理状態が確認されて、この論
理素子の機能が確認されると、その機能と公知のプール
代数法則とからこの論理素子の入力端の論理状態が明ら
かとなる。この論理素子が例えばＡＮＤゲートからなる
場合、このＡＮＤゲートの出力端は、そのすべての入力
端が論理１状態にセツトされているとき、そしてその場
合にのみ、論理１状態となる。入力端の１つのみが論理
０状態であると、ＡＮＤゲートの出力端は論理０にセツ
トされている。
Ｄゲート、０Ｒゲート又はインバータ等の電子論理素子
で構成されている。これらの論理素子では、それらの単
数又は複数の入力端に、論理０状態又は論理１状態に一
致する電圧レベルが印加される。ここに述べる本発明の
実施例では正論理が基礎とされており、そこでは低い電
圧レベル（大抵零ボルトの範囲内）が論環０状態に、は
た高い電圧レベル（大抵電源電圧の範囲内）が論理１状
態に付属している。本発明を説明するなかで、論理素子
が互いにどのように接続されているか、それらの入力端
にいかなる論理状態が印加されているかが述べられる。
ある論理素子の入力端の論理状態が確認されて、この論
理素子の機能が確認されると、その機能と公知のプール
代数法則とからこの論理素子の入力端の論理状態が明ら
かとなる。この論理素子が例えばＡＮＤゲートからなる
場合、このＡＮＤゲートの出力端は、そのすべての入力
端が論理１状態にセツトされているとき、そしてその場
合にのみ、論理１状態となる。入力端の１つのみが論理
０状態であると、ＡＮＤゲートの出力端は論理０にセツ
トされている。
【０００９】しかし本発明は、正論理の電圧レベルを有
する論理素子の利用に限定されてはいない。選択的に例
えば電流レベルを有する論理素子も利用することができ
る。正論理の代わりに負論理を利用することもできる。
選択する技術に応じて物理レベルが得られる。
する論理素子の利用に限定されてはいない。選択的に例
えば電流レベルを有する論理素子も利用することができ
る。正論理の代わりに負論理を利用することもできる。
選択する技術に応じて物理レベルが得られる。
【００１０】同様に本発明は、ＣＡＮ規格に応じたバス
ドライバ及びバス受信器の以下に説明する技術に限定さ
れてはいない。別の技術の場合、伝送媒体であるバス上
で別の物理レベルが同様に得られる。
ドライバ及びバス受信器の以下に説明する技術に限定さ
れてはいない。別の技術の場合、伝送媒体であるバス上
で別の物理レベルが同様に得られる。
【００１１】図１に３つのＴドライバ１，２，３が示さ
れており、Ｔドライバ１が個別バスシステム１，２に接
続され、Ｔドライバ２が個別バスシステム３，４に接続
され、Ｔドライバ３が個別バスシステム５，６に接続さ
れている。Ｔドライバ１は、第１入／出力端１０（″Ｃ
ＡＮ−Ｈ″信号）及び第２入／出力端１１（″ＣＡＮ−
Ｌ″信号）を介して個別バスシステム１に接続され、ま
た第３入／出力端１２（″ＣＡＮ−Ｈ″信号）及び第４
入／出力端１３（″ＣＡＮ−Ｌ″信号）を介して個別バ
スシステム２に接続されている。同様にＴドライバ２は
第１，第２入／出力端１４，１５を介して個別バスシス
テム３に接続され、また第３、第４入／出力端１６，１
７を介して個別バスシステム４に接続されており、Ｔド
ライバ３は第１、第２入／出力端１８，１９を介して個
別バスシステム５に接続され、また第３、第４入／出力
端２０，２１を介して個別バスシステム６に接続されて
いる。
れており、Ｔドライバ１が個別バスシステム１，２に接
続され、Ｔドライバ２が個別バスシステム３，４に接続
され、Ｔドライバ３が個別バスシステム５，６に接続さ
れている。Ｔドライバ１は、第１入／出力端１０（″Ｃ
ＡＮ−Ｈ″信号）及び第２入／出力端１１（″ＣＡＮ−
Ｌ″信号）を介して個別バスシステム１に接続され、ま
た第３入／出力端１２（″ＣＡＮ−Ｈ″信号）及び第４
入／出力端１３（″ＣＡＮ−Ｌ″信号）を介して個別バ
スシステム２に接続されている。同様にＴドライバ２は
第１，第２入／出力端１４，１５を介して個別バスシス
テム３に接続され、また第３、第４入／出力端１６，１
７を介して個別バスシステム４に接続されており、Ｔド
ライバ３は第１、第２入／出力端１８，１９を介して個
別バスシステム５に接続され、また第３、第４入／出力
端２０，２１を介して個別バスシステム６に接続されて
いる。
【００１２】個別バスシステムはそれぞれＣＡＮ規格に
従つたバスシステムである。各個別バスシステム用に設
けられているバス線は２つの導体からなり、これらの導
体で″ＣＡＮ−Ｈ″、″ＣＡＮ＝Ｌ″信号のレベルが伝
送される。
従つたバスシステムである。各個別バスシステム用に設
けられているバス線は２つの導体からなり、これらの導
体で″ＣＡＮ−Ｈ″、″ＣＡＮ＝Ｌ″信号のレベルが伝
送される。
【００１３】Ｔドライバ１，２，３を相互に接続するた
めに３つの論理０Ｒゲート４，５，６が設けられてい
る。０Ｒゲート４の出力端２２がＴドライバ１の第５入
力端２５（″Ｔｅｘｔ″信号）に接続され、０Ｒゲート
５の出力端２３がＴドライバ２の第５入力端２７に接続
され、０Ｒゲート６の出力端２４がＴドライバ３の第５
入力端２９に接続されている。０Ｒゲート６の第１入力
端３１はＴドライバ１の第６出力端２６（″Ｒｉｎｔ″
信号）に接続され、０Ｒゲート６の第２入力端３２がＴ
ドライバ２の第６出力端２８に接続されている。同様に
０Ｒゲート５の第１、第２入力端３３，３４がＴドライ
バ１の第６出力端２６とＴドライバ３の第６出力端３０
とに接続され、０Ｒゲート４の第１、第２入力端３５，
３６がＴドライバ２の第６出力端２８とＴドライバ３の
第６出力端３０とに接続されている。
めに３つの論理０Ｒゲート４，５，６が設けられてい
る。０Ｒゲート４の出力端２２がＴドライバ１の第５入
力端２５（″Ｔｅｘｔ″信号）に接続され、０Ｒゲート
５の出力端２３がＴドライバ２の第５入力端２７に接続
され、０Ｒゲート６の出力端２４がＴドライバ３の第５
入力端２９に接続されている。０Ｒゲート６の第１入力
端３１はＴドライバ１の第６出力端２６（″Ｒｉｎｔ″
信号）に接続され、０Ｒゲート６の第２入力端３２がＴ
ドライバ２の第６出力端２８に接続されている。同様に
０Ｒゲート５の第１、第２入力端３３，３４がＴドライ
バ１の第６出力端２６とＴドライバ３の第６出力端３０
とに接続され、０Ｒゲート４の第１、第２入力端３５，
３６がＴドライバ２の第６出力端２８とＴドライバ３の
第６出力端３０とに接続されている。
【００１４】Ｔドライバ１は更に第７入力端８（″Ｔ
ｘ″信号）と第８出力端９（″Ｒｘ″信号）とを介して
ＣＡＮコントローラ７に接続されている。
ｘ″信号）と第８出力端９（″Ｒｘ″信号）とを介して
ＣＡＮコントローラ７に接続されている。
【００１５】ＣＡＮコントローラ７は、ＣＡＮ規格に従
つたバス用の通常の制御装置である。通常のアプリケー
シヨンでは、ＣＡＮコントローラは通常″Ｒｘ″、″Ｔ
ｘ″と表記される少なくとも２つの制御信号８，９によ
つてバスのデータトラヒツクを制御する。本発明による
解決策では、市販の任意のＣＡＮコントローラ（例えば
インテル型８７ＣＩ９６ＣＡ″ＣＡＮ２．０集積アドバ
ンスド１６ビツトＣＨＭＯＳマイクロコントローラ）で
構成することのできるＣＡＮコントローラ７が多数の個
別バスシステムを制御する。図１に示す実施例では各２
つの個別バスシステムのために３つのＴドライバが設け
られており、この実施例では６つの個別バスシステムが
ＣＡＮコントローラ７によつて制御される。ＣＡＮコン
トローラ７がＴドライバの１つに接続され、先に述べた
ように図１の実施例ではこれがＴドライバ１であり、そ
の第７、第８端子８，９がＣＡＮコントローラ７に至る
結線で占有され、これによりこのＴドライバは、その他
の点では等価なＴドライバ１，２，３のなかで一種の送
信器の役割を演じる。
つたバス用の通常の制御装置である。通常のアプリケー
シヨンでは、ＣＡＮコントローラは通常″Ｒｘ″、″Ｔ
ｘ″と表記される少なくとも２つの制御信号８，９によ
つてバスのデータトラヒツクを制御する。本発明による
解決策では、市販の任意のＣＡＮコントローラ（例えば
インテル型８７ＣＩ９６ＣＡ″ＣＡＮ２．０集積アドバ
ンスド１６ビツトＣＨＭＯＳマイクロコントローラ）で
構成することのできるＣＡＮコントローラ７が多数の個
別バスシステムを制御する。図１に示す実施例では各２
つの個別バスシステムのために３つのＴドライバが設け
られており、この実施例では６つの個別バスシステムが
ＣＡＮコントローラ７によつて制御される。ＣＡＮコン
トローラ７がＴドライバの１つに接続され、先に述べた
ように図１の実施例ではこれがＴドライバ１であり、そ
の第７、第８端子８，９がＣＡＮコントローラ７に至る
結線で占有され、これによりこのＴドライバは、その他
の点では等価なＴドライバ１，２，３のなかで一種の送
信器の役割を演じる。
【００１６】Ｔドライバ１のこの送信器の役割の他は、
すべてのＴドライバ１，２，３は機能上同等である。０
Ｒゲート４，５，６を使用してＴドライバ１，２，３が
相互に接続されることによつて得られる直列バスシステ
ムは、ＣＡＮ規格において一般的な搬送波検知多重アク
セス方式（ＣＳＭＡ）に従つてビツトごとに調停して作
動し、６つの個別バスシステムからなる。これらの個別
バスシステムが接続されているスターカプラはこの場合
３つのＴドライバ１，２，３からなる。後に述べるよう
に、接続されたすべての個別バスシステムが含められる
調停はバスシステム全体において行われる。このために
必要となる措置はやはり後に説明される。
すべてのＴドライバ１，２，３は機能上同等である。０
Ｒゲート４，５，６を使用してＴドライバ１，２，３が
相互に接続されることによつて得られる直列バスシステ
ムは、ＣＡＮ規格において一般的な搬送波検知多重アク
セス方式（ＣＳＭＡ）に従つてビツトごとに調停して作
動し、６つの個別バスシステムからなる。これらの個別
バスシステムが接続されているスターカプラはこの場合
３つのＴドライバ１，２，３からなる。後に述べるよう
に、接続されたすべての個別バスシステムが含められる
調停はバスシステム全体において行われる。このために
必要となる措置はやはり後に説明される。
【００１７】スターカプラに含められるＴドライバ１，
２，３はそれぞれ特定条件のもとで第６出力端２６，２
８，３０から論理１信号（″Ｒｉｎｔ″信号）を発生す
る。Ｔドライバ１，２，３はそれぞれ第５入力端２５，
２７，２９で入力信号（″Ｔｅｘｔ″信号）を受信する
こともできる。０Ｒゲート４，５，６の働きは、″Ｒｉ
ｎｔ″信号がＴドライバ１，２，３の少なくとも１つに
よつて論理１とされるときには常に″Ｔｅｘｔ″信号＝
論理１がすべてのＴドライバ１，２，３に与えられるよ
うにすることである。
２，３はそれぞれ特定条件のもとで第６出力端２６，２
８，３０から論理１信号（″Ｒｉｎｔ″信号）を発生す
る。Ｔドライバ１，２，３はそれぞれ第５入力端２５，
２７，２９で入力信号（″Ｔｅｘｔ″信号）を受信する
こともできる。０Ｒゲート４，５，６の働きは、″Ｒｉ
ｎｔ″信号がＴドライバ１，２，３の少なくとも１つに
よつて論理１とされるときには常に″Ｔｅｘｔ″信号＝
論理１がすべてのＴドライバ１，２，３に与えられるよ
うにすることである。
【００１８】３つのＴドライバ１，２，３と４つの０Ｒ
ゲート４，５，６とからなる図１の構成は、ｎ個（即ち
任意個数）のＴドライバが設けられ、Ｔドライバを相互
に連結するためにそれぞれｎ−１個の入力端を有するｎ
個の０Ｒゲートが使用されるとき、ｎ個のＴドライバを
有するスターカプラ構造に任意に拡張することができ
る。ｎ個のＴドライバとｎ個の０Ｒゲートとの連結は、
この場合３つのＴドライバと３つの０Ｒゲートとを有す
る図１のスターカプラを例に述べられた連結を同様に拡
張して行われる。
ゲート４，５，６とからなる図１の構成は、ｎ個（即ち
任意個数）のＴドライバが設けられ、Ｔドライバを相互
に連結するためにそれぞれｎ−１個の入力端を有するｎ
個の０Ｒゲートが使用されるとき、ｎ個のＴドライバを
有するスターカプラ構造に任意に拡張することができ
る。ｎ個のＴドライバとｎ個の０Ｒゲートとの連結は、
この場合３つのＴドライバと３つの０Ｒゲートとを有す
る図１のスターカプラを例に述べられた連結を同様に拡
張して行われる。
【００１９】図２は図１のＴドライバ１とその端子とを
示す。
示す。
【００２０】第１、第２入／出力端１０，１１が個別バ
スシステム１に接続され、第３、第４入／出力端１２，
１３が個別バスシステム２に接続されている。第５入力
端２５と第６出力端２６は、既に述べたように図１に示
された０Ｒゲート４，５，６に接続されている。やはり
既に述べたように、第７入力端８と第８出力端９は図１
に示されたようにＣＡＮコントローラ７へと通じてい
る。
スシステム１に接続され、第３、第４入／出力端１２，
１３が個別バスシステム２に接続されている。第５入力
端２５と第６出力端２６は、既に述べたように図１に示
された０Ｒゲート４，５，６に接続されている。やはり
既に述べたように、第７入力端８と第８出力端９は図１
に示されたようにＣＡＮコントローラ７へと通じてい
る。
【００２１】Ｔドライバに接続される個別バスシステム
のそれぞれのために送信装置として働くバスドライバ
と、受信装置として働くバス受信器が設けられている。
これらは個別バスシステム１ではバスドライバ３７とバ
ス受信器３８、個別バスシステム２ではバスドライバ３
９とバス受信器４０である。各バスドライバは第１、第
２出力端を備えている。バスドライバ３７では出力端４
１が第１出力端、出力端４２が第２出力端である。同様
に出力端４３，４４がバスドライバ３９の第１、第２出
力端である。
のそれぞれのために送信装置として働くバスドライバ
と、受信装置として働くバス受信器が設けられている。
これらは個別バスシステム１ではバスドライバ３７とバ
ス受信器３８、個別バスシステム２ではバスドライバ３
９とバス受信器４０である。各バスドライバは第１、第
２出力端を備えている。バスドライバ３７では出力端４
１が第１出力端、出力端４２が第２出力端である。同様
に出力端４３，４４がバスドライバ３９の第１、第２出
力端である。
【００２２】各バス受信器は第１、第２入力端を備えて
いる。これらはバス受信器３８では第１入力端４５と第
２入力端４６であり、バス受信器４０では入力端４７，
４８である。
いる。これらはバス受信器３８では第１入力端４５と第
２入力端４６であり、バス受信器４０では入力端４７，
４８である。
【００２３】バスドライバの第１、第２出力端は、各個
別バスシステムに対するそれらの配当てに応じて、付属
のＴドライバの第１、第２入／出力端と付属のバス受信
器の第１、第２入力端とに接続されている。バスドライ
バ３７の第１出力端４１は個別バスシステム１に至るＴ
ドライバの第１入／出力端１０とバス受信器３８の第１
入力端４５とに接続されている。バスドライバ３７の第
２出力端４２は個別バスシステム１に至るＴドライバの
第２入／出力端１１とバス受信器３８の第２入力端４６
とに接続されている。
別バスシステムに対するそれらの配当てに応じて、付属
のＴドライバの第１、第２入／出力端と付属のバス受信
器の第１、第２入力端とに接続されている。バスドライ
バ３７の第１出力端４１は個別バスシステム１に至るＴ
ドライバの第１入／出力端１０とバス受信器３８の第１
入力端４５とに接続されている。バスドライバ３７の第
２出力端４２は個別バスシステム１に至るＴドライバの
第２入／出力端１１とバス受信器３８の第２入力端４６
とに接続されている。
【００２４】同様にバスドライバ３９の第１、第２出力
端４３，４４は個別バスシステム２に至るＴドライバの
第３，第４入／出力端１２，１３とバス受信器４０の第
１、第２入力端４７，４８とに接続されている。
端４３，４４は個別バスシステム２に至るＴドライバの
第３，第４入／出力端１２，１３とバス受信器４０の第
１、第２入力端４７，４８とに接続されている。
【００２５】各バスドライバと各バス受信器が１つの制
御入力端を備えている。これはバスドライバ３７では制
御入力端４９、バスドライバ３９では制御入力端５１、
バス受信器３８では制御入力端５０、バス受信器４０で
は制御入力端５２である。
御入力端を備えている。これはバスドライバ３７では制
御入力端４９、バスドライバ３９では制御入力端５１、
バス受信器３８では制御入力端５０、バス受信器４０で
は制御入力端５２である。
【００２６】制御入力端４９が制御入力端５０に接続さ
れており、接続するこの信号は、個別バスシステム１に
割り当てられているバスドライバ３７及びバス受信器３
８用の共通の制御信号８３（″Ｅｎ１″信号）として役
立つ。つまり制御信号８３を利用して個別バスシステム
１用のバスドライバ機能とバス受信器機能とを一緒に制
御することができる。これらの機能を一緒に制御するの
に必要となるのは１つの制御信号８３にすぎない。
れており、接続するこの信号は、個別バスシステム１に
割り当てられているバスドライバ３７及びバス受信器３
８用の共通の制御信号８３（″Ｅｎ１″信号）として役
立つ。つまり制御信号８３を利用して個別バスシステム
１用のバスドライバ機能とバス受信器機能とを一緒に制
御することができる。これらの機能を一緒に制御するの
に必要となるのは１つの制御信号８３にすぎない。
【００２７】同様に制御信号５１，５２が結び付けられ
て１つの共通の制御信号８４とされており、この制御信
号は個別バスシステム２に付属した装置、つまりバスド
ライバ３９とバス受信器４０を一緒に制御するのに役立
つ。
て１つの共通の制御信号８４とされており、この制御信
号は個別バスシステム２に付属した装置、つまりバスド
ライバ３９とバス受信器４０を一緒に制御するのに役立
つ。
【００２８】制御信号８３，８４を利用して個別バスシ
ステム１又は２を入切することができる。制御信号の入
力端８３，８４の論理１レベルが該当する個別バスシス
テムを投入する（バスドライバ及びバス受信罰の″イネ
ーブル″機能）。論理０レベルが該当する個別バスシス
テムを遮断する（バスドライバ及びバス受信器の″デイ
セーブル″機能）。
ステム１又は２を入切することができる。制御信号の入
力端８３，８４の論理１レベルが該当する個別バスシス
テムを投入する（バスドライバ及びバス受信罰の″イネ
ーブル″機能）。論理０レベルが該当する個別バスシス
テムを遮断する（バスドライバ及びバス受信器の″デイ
セーブル″機能）。
【００２９】制御信号８３，８４による個別バスシステ
ムの入切はスターカプラのその他の個別バスシステムに
影響を及ぼさない。即ち１つの個別バスシステムが入切
される間に、調停機構を含むデータトラヒツクはこれら
の別の個別バスシステムで支障なく行われる。この理由
からスターカプラのその他の個別バスシステムでのデー
タトラヒツクが損なわれるおそれを生じることなく、任
意の各時点に個別バスシステムを入切することができ
る。
ムの入切はスターカプラのその他の個別バスシステムに
影響を及ぼさない。即ち１つの個別バスシステムが入切
される間に、調停機構を含むデータトラヒツクはこれら
の別の個別バスシステムで支障なく行われる。この理由
からスターカプラのその他の個別バスシステムでのデー
タトラヒツクが損なわれるおそれを生じることなく、任
意の各時点に個別バスシステムを入切することができ
る。
【００３０】個別バスシステムの永久故障を検知するた
めの回路７１，７２は後に説明される。
めの回路７１，７２は後に説明される。
【００３１】個別バスシステムが故障なく作動するあら
ゆる場合にこの個別バスシステムを制御信号８３，８４
によつて投入することによつて、この故障検知回路の故
障を利用する有利な可能性がある。逆の場合永久故障が
確認されると、該当する個別バスシステムが制御信号８
３，８４によつて遮断される。
ゆる場合にこの個別バスシステムを制御信号８３，８４
によつて投入することによつて、この故障検知回路の故
障を利用する有利な可能性がある。逆の場合永久故障が
確認されると、該当する個別バスシステムが制御信号８
３，８４によつて遮断される。
【００３２】これまでに述べられた信号を補足して、す
べてのバスドライバが１つの入力端を、またすべてのバ
ス受信器が１つの出力端を備えている。バスドライバ３
７用入力端は入力端６７（″Ａ″信号）からなり、バス
ドライバ３９の入力端は入力端６９（″Ｇ″信号）から
なり、バス受信器３８の出力端は出力端６８（″Ｂ″信
号）からなり、バス受信器４０の出力端は出力端７
０（″Ｈ″信号）からなる。
べてのバスドライバが１つの入力端を、またすべてのバ
ス受信器が１つの出力端を備えている。バスドライバ３
７用入力端は入力端６７（″Ａ″信号）からなり、バス
ドライバ３９の入力端は入力端６９（″Ｇ″信号）から
なり、バス受信器３８の出力端は出力端６８（″Ｂ″信
号）からなり、バス受信器４０の出力端は出力端７
０（″Ｈ″信号）からなる。
【００３３】各個別バスシステム用に故障検知回路が設
けられている。これは個別バスシステム１では故障検知
回路１（７１）、個別バスシステム２では故障検知回路
２（７２）である。故障検知回路は、それに付属した個
別バスシステムのバス線の電圧レベルを測定するための
第１回路を備えている。それは更に、該当するバスドラ
イバの入力端の諭理レベルを測定するための第２回路
と、該当するバス受信器の出力端の論理レベルを測定す
るための第３回路とを備えている。それ故にそれは合計
４つの入力端と１つの故障出力端とを備えている。故障
検知回路１（７１）は以下の接続を有する：Ｔドライバ
１の第１入／出力端１０に至る第１入力端７３、Ｔドラ
イバ１の第２入／出力端１１に至る第２入力端７４、バ
ス受信器３８の出力端６８に至る第３入力端７５，バス
ドライバ３７の入力端６７に至る第４入力端７６。
けられている。これは個別バスシステム１では故障検知
回路１（７１）、個別バスシステム２では故障検知回路
２（７２）である。故障検知回路は、それに付属した個
別バスシステムのバス線の電圧レベルを測定するための
第１回路を備えている。それは更に、該当するバスドラ
イバの入力端の諭理レベルを測定するための第２回路
と、該当するバス受信器の出力端の論理レベルを測定す
るための第３回路とを備えている。それ故にそれは合計
４つの入力端と１つの故障出力端とを備えている。故障
検知回路１（７１）は以下の接続を有する：Ｔドライバ
１の第１入／出力端１０に至る第１入力端７３、Ｔドラ
イバ１の第２入／出力端１１に至る第２入力端７４、バ
ス受信器３８の出力端６８に至る第３入力端７５，バス
ドライバ３７の入力端６７に至る第４入力端７６。
【００３４】同様に故障検知回路２（７２）の入力端７
８，７９，８０，８１が線路１２，１３，７０，６９に
接続されている。故障検知回路１（７１）の故障出力端
７７（″Ｆｓ１″信号）は個別バスシステム１の故障用
の図示されない処理装置へと通じ、故障検知回路２（７
２）の故障出力端８２（″Ｆｓ２″信号）は個別バスシ
ステム２の故障用のやはり図示されない処理装置へと通
じている。故障検知回路１（７１）と故障検知回路２
（７２）は、まつたく対称に構成されているので、同じ
方式で作用する。それらの機能は図２に示す故障検知回
路１（７１）に基づいて例示的に説明される。
８，７９，８０，８１が線路１２，１３，７０，６９に
接続されている。故障検知回路１（７１）の故障出力端
７７（″Ｆｓ１″信号）は個別バスシステム１の故障用
の図示されない処理装置へと通じ、故障検知回路２（７
２）の故障出力端８２（″Ｆｓ２″信号）は個別バスシ
ステム２の故障用のやはり図示されない処理装置へと通
じている。故障検知回路１（７１）と故障検知回路２
（７２）は、まつたく対称に構成されているので、同じ
方式で作用する。それらの機能は図２に示す故障検知回
路１（７１）に基づいて例示的に説明される。
【００３５】故障検知回路１（７１）はその４つの入力
端７３，７４，７５，７６で電圧レベルを読み取つて、
比較に基づいて、それに付属した個別バスシステム１に
検知可能な故障が存在するかどうかを確認する。
端７３，７４，７５，７６で電圧レベルを読み取つて、
比較に基づいて、それに付属した個別バスシステム１に
検知可能な故障が存在するかどうかを確認する。
【００３６】第１、第２入力端７３，７４の電圧レベル
に基づいて故障検知回路７１は、個別バスシステム１の
電圧レベルが許容公差範囲の内部にあるかどうかを確認
する。このレベルがＣＡＮ規格により許容されている公
差範囲の外側にあるとき、永久故障が存在する。
に基づいて故障検知回路７１は、個別バスシステム１の
電圧レベルが許容公差範囲の内部にあるかどうかを確認
する。このレベルがＣＡＮ規格により許容されている公
差範囲の外側にあるとき、永久故障が存在する。
【００３７】故障検知回路１（７１）は、更に個別バス
システム１用バス線の状態を点検して、それを該当する
バスドライバの入力端及び該当するバス受信器の出力端
と比較する。
システム１用バス線の状態を点検して、それを該当する
バスドライバの入力端及び該当するバス受信器の出力端
と比較する。
【００３８】バスドライバ３７用入力端６７のレベルが
論理１であると、故障検知回路１（７１）の第１、第２
入力端の電圧レベルは″優性″状態に一致しなければな
らない。他方で状態が″劣性″であるなら、おそらく個
別バスシステム１の範囲に故障が存在する。後者の事例
はバスドライバ３７の入力端６７の論理１状態に基づい
て予想しなければならないであろうデータが現れないこ
とを示す。
論理１であると、故障検知回路１（７１）の第１、第２
入力端の電圧レベルは″優性″状態に一致しなければな
らない。他方で状態が″劣性″であるなら、おそらく個
別バスシステム１の範囲に故障が存在する。後者の事例
はバスドライバ３７の入力端６７の論理１状態に基づい
て予想しなければならないであろうデータが現れないこ
とを示す。
【００３９】前記すべての故障状態のとき故障検知回路
１（７１）は出力端７７を論理１にセツトする。故障が
存在しない場合、出力端７７は論理０にセットされる。
１（７１）は出力端７７を論理１にセツトする。故障が
存在しない場合、出力端７７は論理０にセットされる。
【００４０】各個別バスシステム用にフイードバツク抑
制回路が設けられている。これは個別バスシステム１で
はフイードバツク抑制回路１（５３）、個別バスシステ
ム２ではフイードバツク抑制回路２（５４）である。個
別バスシステム１と個別バスシステム２とを論理結合す
るために論理装置８５が設けられている。図１について
の説明に関連してＴドライバ１の下記信号は既に説明さ
れた：第５入力端２５、第６出力端２６、第７入力端
８，第８出力端９。これらの信号は、Ｔドライバ１の部
分回路である論理装置８５の入力信号又は出力信号であ
る：詳細には、図１に示すＴドライバ１の第５、第７入
力端２５、８は図２に示す論理装置８５の第１、第２入
力端であり、図１に示すドライバ１の第６、第８出力端
２６、９は図１に示す論理装置８５の第１、第２出力端
である。
制回路が設けられている。これは個別バスシステム１で
はフイードバツク抑制回路１（５３）、個別バスシステ
ム２ではフイードバツク抑制回路２（５４）である。個
別バスシステム１と個別バスシステム２とを論理結合す
るために論理装置８５が設けられている。図１について
の説明に関連してＴドライバ１の下記信号は既に説明さ
れた：第５入力端２５、第６出力端２６、第７入力端
８，第８出力端９。これらの信号は、Ｔドライバ１の部
分回路である論理装置８５の入力信号又は出力信号であ
る：詳細には、図１に示すＴドライバ１の第５、第７入
力端２５、８は図２に示す論理装置８５の第１、第２入
力端であり、図１に示すドライバ１の第６、第８出力端
２６、９は図１に示す論理装置８５の第１、第２出力端
である。
【００４１】論理装置８５は、更に第３出力端５５（″
Ｃ″信号）と第３入力端５６（″Ｄ″信号）と第４出力
端５７（″Ｅ″信号）と第４入力端５８（″Ｆ″信号）
とを備えている。
Ｃ″信号）と第３入力端５６（″Ｄ″信号）と第４出力
端５７（″Ｅ″信号）と第４入力端５８（″Ｆ″信号）
とを備えている。
【００４２】論理装置８５と個別バスシステム１用バス
ドライバ３７及びバス受信器３８の配置との間に回路部
分・フイードバツク抑制回路１（５３）が挿入されてい
る。同様に論理装置８５と個別バスシステム２に付属し
たバスドライバ３９及びバス受信器４０との間に回路部
分・フイードバツク抑制回路２（５４）が挿入されてい
る。それ故に、個別バスシステム１に付属した回路部分
５３，３７３８と個別バスシステム２に付属した回路部
分５４，３９，４０との間に完全な対称性が成立する；
相対応する部分回路の内部構造は同一である。
ドライバ３７及びバス受信器３８の配置との間に回路部
分・フイードバツク抑制回路１（５３）が挿入されてい
る。同様に論理装置８５と個別バスシステム２に付属し
たバスドライバ３９及びバス受信器４０との間に回路部
分・フイードバツク抑制回路２（５４）が挿入されてい
る。それ故に、個別バスシステム１に付属した回路部分
５３，３７３８と個別バスシステム２に付属した回路部
分５４，３９，４０との間に完全な対称性が成立する；
相対応する部分回路の内部構造は同一である。
【００４３】両方のフイードバツク抑制回路５３，５４
は各２つの入力端と各２つの出力端とを備えている。フ
イードバツク抑制回路１（５３）は、下記結線を介して
論理装置８５と個別バスシステム１に付属したバスドラ
イバ及びバス受信器とに接続されている：第１入力端５
９が論理装置８５の第３出力端５５（″Ｃ″信号）に、
第１出力端６０が論理装置８５の入力端５６（″Ｄ″信
号）に、第２出力端６１がバスドライバ３７の入力端６
７（″Ａ″信号）に、そして第２入力端６２がバス受信
器３８の出力端６８（″Ｂ″信号）に接続されている。
同様にフイードバツク抑制回路２（５４）の入力端６
３，６６及び出力端６４，６５は出力端５７，７０及び
入力端５８，６９に接続されている。
は各２つの入力端と各２つの出力端とを備えている。フ
イードバツク抑制回路１（５３）は、下記結線を介して
論理装置８５と個別バスシステム１に付属したバスドラ
イバ及びバス受信器とに接続されている：第１入力端５
９が論理装置８５の第３出力端５５（″Ｃ″信号）に、
第１出力端６０が論理装置８５の入力端５６（″Ｄ″信
号）に、第２出力端６１がバスドライバ３７の入力端６
７（″Ａ″信号）に、そして第２入力端６２がバス受信
器３８の出力端６８（″Ｂ″信号）に接続されている。
同様にフイードバツク抑制回路２（５４）の入力端６
３，６６及び出力端６４，６５は出力端５７，７０及び
入力端５８，６９に接続されている。
【００４４】図３に示されたＴドライバ１用論理装置８
５は、Ｔドライバ１の説明に関連して既に触れられた下
記信号を有する：第１入力端２５〔＝Ｔドライバ１の第
５入力端（″Ｔｅｘｔ″信号）〕、第２入力端８〔＝Ｔ
ドライバ１の第７入力端（″Ｔｘ″信号）〕、第３入力
端５６（″Ｄ″信号）、第４入力端５８（″Ｆ″信
号）、第１出力端２６〔＝Ｔドライバ１の第６出力
端（″Ｒｉｎｔ″信号）〕、第２出力端９〔＝Ｔドライ
バ１の第８出力端（″Ｒｘ″信号）〕、第３出力端５５
（″Ｃ″信号）、第４出力端５７（″Ｅ″信号）。
５は、Ｔドライバ１の説明に関連して既に触れられた下
記信号を有する：第１入力端２５〔＝Ｔドライバ１の第
５入力端（″Ｔｅｘｔ″信号）〕、第２入力端８〔＝Ｔ
ドライバ１の第７入力端（″Ｔｘ″信号）〕、第３入力
端５６（″Ｄ″信号）、第４入力端５８（″Ｆ″信
号）、第１出力端２６〔＝Ｔドライバ１の第６出力
端（″Ｒｉｎｔ″信号）〕、第２出力端９〔＝Ｔドライ
バ１の第８出力端（″Ｒｘ″信号）〕、第３出力端５５
（″Ｃ″信号）、第４出力端５７（″Ｅ″信号）。
【００４５】論理装置８５は互いに接続された４つの０
Ｒゲートで構成されており、３つの０Ｒゲートがそれぞ
れ３つの入力端を有し、１つの０Ｒゲートが４つの入力
端を有する。
Ｒゲートで構成されており、３つの０Ｒゲートがそれぞ
れ３つの入力端を有し、１つの０Ｒゲートが４つの入力
端を有する。
【００４６】第１０Ｒゲート８６は第１入力端９０と第
２入力端９１と第３入力端９２と出力端９３とを備えて
おり、この出力端が論理装置８５の第１出力端２６（″
Ｒｉｎｔ″信号）となる。第２０Ｒゲート８７は第１入
力端９４と第２入力端９５と第３入力端９６と第４入力
端９７と出力端９８とを備えており、この出力端が論理
装置８５の第２出力端９（″Ｒｘ″信号）となる。第３
０Ｒゲート８８は第１入力端９９と第２入力端１００と
第３入力端１０１と出力端１０２とを備えており、この
出力端が論理装置８５の第３出力端５５（″Ｃ″信号）
となる。第４０Ｒゲート８９は第１入力端１０３と第２
入力端１０４と第３入力端１０５と出力端１０６とを備
えており、この出力端が論理装置８５の第４出力端５７
（″Ｅ″信号）となる。
２入力端９１と第３入力端９２と出力端９３とを備えて
おり、この出力端が論理装置８５の第１出力端２６（″
Ｒｉｎｔ″信号）となる。第２０Ｒゲート８７は第１入
力端９４と第２入力端９５と第３入力端９６と第４入力
端９７と出力端９８とを備えており、この出力端が論理
装置８５の第２出力端９（″Ｒｘ″信号）となる。第３
０Ｒゲート８８は第１入力端９９と第２入力端１００と
第３入力端１０１と出力端１０２とを備えており、この
出力端が論理装置８５の第３出力端５５（″Ｃ″信号）
となる。第４０Ｒゲート８９は第１入力端１０３と第２
入力端１０４と第３入力端１０５と出力端１０６とを備
えており、この出力端が論理装置８５の第４出力端５７
（″Ｅ″信号）となる。
【００４７】第２、第３、第４０Ｒゲート８７，８８，
８９の第１入力端９４，９９，１０３は互いに接続され
ており、論理装置８５の第２入力端８（″Ｔｘ″信号）
となる。第２、第３、第４０Ｒゲート８７，８８，８９
の第２入力端９５，１００，１０４は互いに接続されて
おり、論理装置８５の第１入力端２５（″Ｔｅｘｔ″信
号）となる。論理装置８５の第３入力端５６（″Ｄ″信
号）は第１０Ｒゲート８６の第２入力端９１と第２、第
４０Ｒゲート８７，８９の第３入力端９６，１０５とに
接続されている。論理装置８５の第４入力端５８（″
Ｆ″信号）は第２０Ｒゲート８７の第４入力端９７と第
１、第３０Ｒゲート８６，８８の第３入力端９２，１０
１とに接続されている。
８９の第１入力端９４，９９，１０３は互いに接続され
ており、論理装置８５の第２入力端８（″Ｔｘ″信号）
となる。第２、第３、第４０Ｒゲート８７，８８，８９
の第２入力端９５，１００，１０４は互いに接続されて
おり、論理装置８５の第１入力端２５（″Ｔｅｘｔ″信
号）となる。論理装置８５の第３入力端５６（″Ｄ″信
号）は第１０Ｒゲート８６の第２入力端９１と第２、第
４０Ｒゲート８７，８９の第３入力端９６，１０５とに
接続されている。論理装置８５の第４入力端５８（″
Ｆ″信号）は第２０Ｒゲート８７の第４入力端９７と第
１、第３０Ｒゲート８６，８８の第３入力端９２，１０
１とに接続されている。
【００４８】以下説明するために、まず図２に示された
フイードバツク抑制回路１（５３）とフイードバツク抑
制回路２（５４）がそれぞれ２つの連続した結線からな
ると仮定される。この場合、フイードバツク抑制回路１
（５３）では第１入力端５９と第２出力端６１との間に
連続接続が、また第２入力端６２と第１出力端６０との
間に連続接続が成立する；同様にフイードバツク抑制回
路２（５４）では入力端６３と出力端６５及び入力端６
６と出力端６４が連続的に接続される。この連続接続で
もつて、論理装置８５の第３出力端５５は個別バスシス
テム１用バスドライバ３７の入力端６７を直接に駆動す
る。即ち論理装置８５の出力端５５に論理１レベルが帰
結し、ＣＡＮ規格によればバスドライバ３７の第１、第
２出力端４１，４２には″優性″状態に一致した電圧レ
ベルが生じる。バス受信器３８は第１、第２入力端４
５，４６の″優性″形レベルを変換して、出力端６８に
論理１レベルが現れるようにする。この論理１レベルは
前記連続接続を介して論理装置８５の第３入力端５６へ
と伝送される。
フイードバツク抑制回路１（５３）とフイードバツク抑
制回路２（５４）がそれぞれ２つの連続した結線からな
ると仮定される。この場合、フイードバツク抑制回路１
（５３）では第１入力端５９と第２出力端６１との間に
連続接続が、また第２入力端６２と第１出力端６０との
間に連続接続が成立する；同様にフイードバツク抑制回
路２（５４）では入力端６３と出力端６５及び入力端６
６と出力端６４が連続的に接続される。この連続接続で
もつて、論理装置８５の第３出力端５５は個別バスシス
テム１用バスドライバ３７の入力端６７を直接に駆動す
る。即ち論理装置８５の出力端５５に論理１レベルが帰
結し、ＣＡＮ規格によればバスドライバ３７の第１、第
２出力端４１，４２には″優性″状態に一致した電圧レ
ベルが生じる。バス受信器３８は第１、第２入力端４
５，４６の″優性″形レベルを変換して、出力端６８に
論理１レベルが現れるようにする。この論理１レベルは
前記連続接続を介して論理装置８５の第３入力端５６へ
と伝送される。
【００４９】バス受信器３８の入力端４５，４６のレベ
ルが″劣性″状態に一致する場合には、バス受信器３８
の出力端６８に論理０レベルが現れ、これが次にやはり
論理装置８５の第３入力端５６へと伝送される。
ルが″劣性″状態に一致する場合には、バス受信器３８
の出力端６８に論理０レベルが現れ、これが次にやはり
論理装置８５の第３入力端５６へと伝送される。
【００５０】対称構造によつて、同様に論理装置第４出
力端５７の論理１レベルが個別バスシステム２に″優
性″状態を生成する；前記と同様に個別バスシステム
２″優性″状態が存在する場合論理装置８５の第４入力
端５８に論理１レベルが現れる。
力端５７の論理１レベルが個別バスシステム２に″優
性″状態を生成する；前記と同様に個別バスシステム
２″優性″状態が存在する場合論理装置８５の第４入力
端５８に論理１レベルが現れる。
【００５１】要約するなら、論理装置８５の第３出力端
５５（″Ｃ″信号）が個別バスシステム１の状態を制御
し、論理装置８５の第４出力端５７（″Ｅ″信号）が個
別バスシステム２の状態を制御すると述べることができ
る；論理装置８５の第３入力端５６（″Ｄ″信号）には
個別バスシステム１の状態が、また第４入力端５８には
個別バスシステム２の状態が、それぞれ論理１又は論理
２レベルの形で現れる。
５５（″Ｃ″信号）が個別バスシステム１の状態を制御
し、論理装置８５の第４出力端５７（″Ｅ″信号）が個
別バスシステム２の状態を制御すると述べることができ
る；論理装置８５の第３入力端５６（″Ｄ″信号）には
個別バスシステム１の状態が、また第４入力端５８には
個別バスシステム２の状態が、それぞれ論理１又は論理
２レベルの形で現れる。
【００５２】理解を助けるために、標準ＣＡＮバスの制
御信号及び受信信号に以下簡単に言及する。
御信号及び受信信号に以下簡単に言及する。
【００５３】標準ＣＡＮアプリケーシヨンの場合、ＣＡ
Ｎコントローラと接続されたバスとの間の通信は２つの
信号を介して、つまり″送信″信号〔これは″Ｔｘ″信
号、即ち図１に示す入力端８の信号に相当する。〕と″
受信″信号〔これは″Ｒｘ″信号、即ち図１に示す出力
端９の信号に相当する。〕とを介して行われる。″送
信″信号はＣＡＮコントローラによつてバスドライバに
送られる；″送信″信号の状態が論理１であると、接続
されたバスに″優性″状態が生成される。バス受信器が
供給する″受信″信号は、バス状態が″優性″である場
合論理１状態、バス状態が″劣性″である場合には論理
０状態である。
Ｎコントローラと接続されたバスとの間の通信は２つの
信号を介して、つまり″送信″信号〔これは″Ｔｘ″信
号、即ち図１に示す入力端８の信号に相当する。〕と″
受信″信号〔これは″Ｒｘ″信号、即ち図１に示す出力
端９の信号に相当する。〕とを介して行われる。″送
信″信号はＣＡＮコントローラによつてバスドライバに
送られる；″送信″信号の状態が論理１であると、接続
されたバスに″優性″状態が生成される。バス受信器が
供給する″受信″信号は、バス状態が″優性″である場
合論理１状態、バス状態が″劣性″である場合には論理
０状態である。
【００５４】本発明による回路では、″Ｔｘ″信号がや
はり″優性″バス状態を生成し、″Ｒｘ″信号はやは
り″優性″又は″劣性″バス状態について通知する。標
準解とは異なり″Ｔｘ″信号は１つのバスにおいてだけ
でなく、スターカプラが含むすべての個別バスシステム
において″優性″バス状態を生成する。論理的帰結とし
て本発明では″Ｒｘ″信号は、スターカプラに接続され
たすべての個別バスシステムのすべてのバス状態を合計
した結果である。ＣＡＮシステム内で使用されるバスド
ライバ・バス受信器回路に基づいて、接続されたすべて
の個別バスシステムの間でオア論理割算が行われる。即
ち″Ｒｘ″信号は接続された個別バスシステムの少なく
とも１つで状態が″優性″であるときに論理１であり、
接続されたすべての個別バスシステムが″劣性″状態で
あるときには、そしてその場合にのみ論理０となる。Ｃ
ＡＮコントローラ７が図１に示すＴドライバ１の第７入
力端８の信号（″Ｔｘ″信号）を論理１にセツトすると
きに、図１によりスターカプラに接続されたすべての個
別バスシステムが″優性″状態にされることを、図３の
論理装置８５は図１の０Ｒゲート４，５，６と協働して
引き起こす。図１に示すＴドライバ１の第８出力端９に
現れる信号（″Ｒｘ″信号）がＣＡＮコントローラ７に
送られるが、この信号はスターカプラに接続された個別
バスシステムの少なくとも１つで状態が″優性″である
ときにのみ論理１である；接続されたすべての個別バス
システムが″劣性″状態であるとき、この信号は論理０
である。
はり″優性″バス状態を生成し、″Ｒｘ″信号はやは
り″優性″又は″劣性″バス状態について通知する。標
準解とは異なり″Ｔｘ″信号は１つのバスにおいてだけ
でなく、スターカプラが含むすべての個別バスシステム
において″優性″バス状態を生成する。論理的帰結とし
て本発明では″Ｒｘ″信号は、スターカプラに接続され
たすべての個別バスシステムのすべてのバス状態を合計
した結果である。ＣＡＮシステム内で使用されるバスド
ライバ・バス受信器回路に基づいて、接続されたすべて
の個別バスシステムの間でオア論理割算が行われる。即
ち″Ｒｘ″信号は接続された個別バスシステムの少なく
とも１つで状態が″優性″であるときに論理１であり、
接続されたすべての個別バスシステムが″劣性″状態で
あるときには、そしてその場合にのみ論理０となる。Ｃ
ＡＮコントローラ７が図１に示すＴドライバ１の第７入
力端８の信号（″Ｔｘ″信号）を論理１にセツトすると
きに、図１によりスターカプラに接続されたすべての個
別バスシステムが″優性″状態にされることを、図３の
論理装置８５は図１の０Ｒゲート４，５，６と協働して
引き起こす。図１に示すＴドライバ１の第８出力端９に
現れる信号（″Ｒｘ″信号）がＣＡＮコントローラ７に
送られるが、この信号はスターカプラに接続された個別
バスシステムの少なくとも１つで状態が″優性″である
ときにのみ論理１である；接続されたすべての個別バス
システムが″劣性″状態であるとき、この信号は論理０
である。
【００５５】図２に示すＴドライバ１の論理装置８５の
役目は、図１に示すＴドライバ２、Ｔドライバ３及び０
Ｒゲート４，５，６の同一構成の論理装置と協働して、
一方で入力端８（″Ｔｘ″信号）にＣＡＮコントローラ
７から供給された論理１レベルが存在する場合、スター
カプラに接続されたすべての個別バスシステムで″優
性″状態が生成されることを確保することである。他方
で前記論理装置の役目は、前記装置と協働してスターカ
プラに接続された個別バスシステムの少なくとも１つで
状態が″優性″であるとき、図１に示すＴドライバ１の
出力端９（″Ｒｘ″信号）から論理１レベルをＣＡＮコ
ントローラ７に供給することである（図１参照）。他方
で接続されたすべての個別バスシステムで状態が″劣
性″である場合、ＣＡＮコントローラ７に至る出力端９
（″Ｒｘ″信号）に論理０レベルが現れる。
役目は、図１に示すＴドライバ２、Ｔドライバ３及び０
Ｒゲート４，５，６の同一構成の論理装置と協働して、
一方で入力端８（″Ｔｘ″信号）にＣＡＮコントローラ
７から供給された論理１レベルが存在する場合、スター
カプラに接続されたすべての個別バスシステムで″優
性″状態が生成されることを確保することである。他方
で前記論理装置の役目は、前記装置と協働してスターカ
プラに接続された個別バスシステムの少なくとも１つで
状態が″優性″であるとき、図１に示すＴドライバ１の
出力端９（″Ｒｘ″信号）から論理１レベルをＣＡＮコ
ントローラ７に供給することである（図１参照）。他方
で接続されたすべての個別バスシステムで状態が″劣
性″である場合、ＣＡＮコントローラ７に至る出力端９
（″Ｒｘ″信号）に論理０レベルが現れる。
【００５６】論理装置８５の０Ｒゲート８６，８７，８
８，８９の相互接続及びそれらと入力端２５，８，５
６，５８及び出力端２６，９，５５，５７との接続につ
いては先に図３に基づいて既に説明された。
８，８９の相互接続及びそれらと入力端２５，８，５
６，５８及び出力端２６，９，５５，５７との接続につ
いては先に図３に基づいて既に説明された。
【００５７】図１に示すＣＡＮコントローラ７が″Ｔ
ｘ″信号を論理１にセツトすると〔図３に示す論理装置
８５の第２入力端８〕、０Ｒゲートの接続に基づいて″
Ｃ″信号〔図３に示す論理装置８５の第３出力端５５〕
も、″Ｅ″信号〔図３に示す論理装置８５の第４出力端
５７〕も、論理１にセツトされる。図２によれば個別バ
スシステム１も個別バスシステム２も″優性″状態に移
行する。同時に″Ｒｉｎｔ″信号〔図３による論理装置
８５の第１出力端２６〕が論理１にセツトされる。図１
の０Ｒゲート４，５，６と協働して、″Ｒｉｎｔ″信号
は、スターカプラ内に含まれたすべてのＴドライバ１，
２，３において″Ｔｅｘｔ″信号用入力端〔図１に示す
Ｔドライバ１，２，３の各第５入力端２５，２７，２
９〕に論理１レベルが現れることを引き起こす。″Ｔｅ
ｘｔ″信号によつてさしあたりまだ関与していないすべ
てのＴドライバ（即ちまだ″劣性″の個別バスシステム
を有するＴドライバ）は、それらに接続された個別バス
システムを″優性″状態にするように要請される。″Ｔ
ｘ″信号の第１活性化がＣＡＮコントローラ７から出発
する前記例では２つのＴドライバ２，３がそれに該当す
る。
ｘ″信号を論理１にセツトすると〔図３に示す論理装置
８５の第２入力端８〕、０Ｒゲートの接続に基づいて″
Ｃ″信号〔図３に示す論理装置８５の第３出力端５５〕
も、″Ｅ″信号〔図３に示す論理装置８５の第４出力端
５７〕も、論理１にセツトされる。図２によれば個別バ
スシステム１も個別バスシステム２も″優性″状態に移
行する。同時に″Ｒｉｎｔ″信号〔図３による論理装置
８５の第１出力端２６〕が論理１にセツトされる。図１
の０Ｒゲート４，５，６と協働して、″Ｒｉｎｔ″信号
は、スターカプラ内に含まれたすべてのＴドライバ１，
２，３において″Ｔｅｘｔ″信号用入力端〔図１に示す
Ｔドライバ１，２，３の各第５入力端２５，２７，２
９〕に論理１レベルが現れることを引き起こす。″Ｔｅ
ｘｔ″信号によつてさしあたりまだ関与していないすべ
てのＴドライバ（即ちまだ″劣性″の個別バスシステム
を有するＴドライバ）は、それらに接続された個別バス
システムを″優性″状態にするように要請される。″Ｔ
ｘ″信号の第１活性化がＣＡＮコントローラ７から出発
する前記例では２つのＴドライバ２，３がそれに該当す
る。
【００５８】Ｔドライバ２，３は、Ｔドライバ１とは異
なり第７出力端（″Ｒｘ″信号）と第８入力端（″Ｔ
ｘ″信号）を備えている必要がない。しかしこの違いを
別とすれば、Ｔドライバ２，３は既に述べたように図３
に示されたＴドライバ１用論理装置８５と同一の論理装
置をやはり含む。
なり第７出力端（″Ｒｘ″信号）と第８入力端（″Ｔ
ｘ″信号）を備えている必要がない。しかしこの違いを
別とすれば、Ｔドライバ２，３は既に述べたように図３
に示されたＴドライバ１用論理装置８５と同一の論理装
置をやはり含む。
【００５９】図１に示すＴドライバ１とＴドライバ２、
３との違いを実現するために、Ｔドライバ２，３に含ま
れた論理装置は異なるように配線され、２つの措置が設
けられている。最初の措置は図３に示すこれらの論理装
置では第２入力端〔Ｔドライバ１用論理装置８５におい
て第２入力端（″Ｔｘ″信号）は符号８である。〕と器
械質量とが橋絡されることにある。こうしてＴドライバ
２，３用論理装置の第２入力端には一定した論理０レベ
ルが現れ、これによりこの入力端を介して活性化が中断
される。第２の措置は、Ｔドライバ２，３用論理装置の
第２出力端〔Ｔドライバ１用論理装置８５において第２
出力端（″Ｒｘ″信号）は符号９である。〕が接続され
ないことにある。これによりＴドライバ２，３では図３
に示す論理装置８７の第２０Ｒゲート８６の出力端９８
（″Ｒｘ″信号）が評価されない。
３との違いを実現するために、Ｔドライバ２，３に含ま
れた論理装置は異なるように配線され、２つの措置が設
けられている。最初の措置は図３に示すこれらの論理装
置では第２入力端〔Ｔドライバ１用論理装置８５におい
て第２入力端（″Ｔｘ″信号）は符号８である。〕と器
械質量とが橋絡されることにある。こうしてＴドライバ
２，３用論理装置の第２入力端には一定した論理０レベ
ルが現れ、これによりこの入力端を介して活性化が中断
される。第２の措置は、Ｔドライバ２，３用論理装置の
第２出力端〔Ｔドライバ１用論理装置８５において第２
出力端（″Ｒｘ″信号）は符号９である。〕が接続され
ないことにある。これによりＴドライバ２，３では図３
に示す論理装置８７の第２０Ｒゲート８６の出力端９８
（″Ｒｘ″信号）が評価されない。
【００６０】つまり図１に示すＣＡＮコントローラ７
の″Ｔｘ″信号を介して行われるスターカプラの第１活
性化の前記例では、Ｔドライバ１の第１活性化に続い
て″Ｔｅｘｔ″信号〔図１に示す第５入力端２７，２
９〕によつてＴドライバ２，３の別の活性化がひきおこ
される。
の″Ｔｘ″信号を介して行われるスターカプラの第１活
性化の前記例では、Ｔドライバ１の第１活性化に続い
て″Ｔｅｘｔ″信号〔図１に示す第５入力端２７，２
９〕によつてＴドライバ２，３の別の活性化がひきおこ
される。
【００６１】″Ｔｅｘｔ″信号の働きは、以下Ｔドライ
バ２を例に説明される。それとともにＴドライバ内の論
理装置の回路構造の前記同一性に基づいてその第５入力
端（″Ｔｅｘｔ″信号）に諭理１レベルが設定されると
き、Ｔドライバがそれに付属した２つの個別バスシステ
ムをどのように″優性″状態にするかも一般化して説明
されている。
バ２を例に説明される。それとともにＴドライバ内の論
理装置の回路構造の前記同一性に基づいてその第５入力
端（″Ｔｅｘｔ″信号）に諭理１レベルが設定されると
き、Ｔドライバがそれに付属した２つの個別バスシステ
ムをどのように″優性″状態にするかも一般化して説明
されている。
【００６２】Ｔドライバ２とは別のＴドライバでの第１
活性化〔つまり例えばＣＡＮコントローラ信号″Ｔｘ″
によるＴドライバ１の前記第１活性化〕の結果として、
既に述べたようにＴドライバ２の第５入力端（″Ｔｅｘ
ｔ″信号）に論理１レベルが印加される。するとＴドラ
イバ２内に含まれた論理装置は、Ｔドライバ２に接続さ
れた個別バスシステム３及び個別バスシステム４を″優
性″状態に移行させる。Ｔドライバ１，２，３はすべて
同一構成であり、Ｔドライバ２，３とＴドライバ１との
間で配線の前記２つの違いが″Ｔｅｘｔ″信号の働きに
関して何ら重要でないので、Ｔドライバ２の第５入力端
（″Ｔｅｘｔ″信号）の論理１レベルがＴドライバ２に
付属した個別バスシステム３，４の″優性ゼツト″をど
のようにもたらすかという回路技術上の事象は、図３に
示された論理装置８５を有するＴドライバ１に基づいて
例示的に説明される。
活性化〔つまり例えばＣＡＮコントローラ信号″Ｔｘ″
によるＴドライバ１の前記第１活性化〕の結果として、
既に述べたようにＴドライバ２の第５入力端（″Ｔｅｘ
ｔ″信号）に論理１レベルが印加される。するとＴドラ
イバ２内に含まれた論理装置は、Ｔドライバ２に接続さ
れた個別バスシステム３及び個別バスシステム４を″優
性″状態に移行させる。Ｔドライバ１，２，３はすべて
同一構成であり、Ｔドライバ２，３とＴドライバ１との
間で配線の前記２つの違いが″Ｔｅｘｔ″信号の働きに
関して何ら重要でないので、Ｔドライバ２の第５入力端
（″Ｔｅｘｔ″信号）の論理１レベルがＴドライバ２に
付属した個別バスシステム３，４の″優性ゼツト″をど
のようにもたらすかという回路技術上の事象は、図３に
示された論理装置８５を有するＴドライバ１に基づいて
例示的に説明される。
【００６３】図１に示すＴドライバ１の第５入力端２５
（″Ｔｅｘｔ″信号）に論理１レベルが印加されると、
このレベルは図３に示す論理装置８５の第１入力端２５
にやはり印加される。第３、第４０Ｒゲート８８，８９
によつて、この場合第３、第４出力端５５，５７（″
Ｃ″，″Ｄ″信号）からも論理１レベルが出力されるこ
とになる。これら両方の信号は既に述べたようにＴドラ
イバ１に付属した個別バスシステム１，２を″優性″状
態にセツトする。
（″Ｔｅｘｔ″信号）に論理１レベルが印加されると、
このレベルは図３に示す論理装置８５の第１入力端２５
にやはり印加される。第３、第４０Ｒゲート８８，８９
によつて、この場合第３、第４出力端５５，５７（″
Ｃ″，″Ｄ″信号）からも論理１レベルが出力されるこ
とになる。これら両方の信号は既に述べたようにＴドラ
イバ１に付属した個別バスシステム１，２を″優性″状
態にセツトする。
【００６４】図１に示すＣＡＮコントローラ７の″Ｔ
ｘ″信号によるＴドライバ１の第１活性化後に２つの異
なる帰結がどのように生じるかは、既に説明された。第
１の帰結は、Ｔドライバ１に付属した個別バスシステム
１，２が″優性″状態にされることにある。第２の帰結
は、図１に示すＴドライバ１，２，３の第６出力端２
６，２８，３０（″Ｒｉｎｔ″信号）の働きと、０Ｒゲ
ート４，５，６によつて第５入力端２５，２７，２
９（″Ｔｅｘｔ″信号）に生成される論理１レベルの働
きとを介して、既存Ｔドライバに接続されたなお″劣
性″の個別バスシステムがやはり″優性″状態に移行す
ることにある。
ｘ″信号によるＴドライバ１の第１活性化後に２つの異
なる帰結がどのように生じるかは、既に説明された。第
１の帰結は、Ｔドライバ１に付属した個別バスシステム
１，２が″優性″状態にされることにある。第２の帰結
は、図１に示すＴドライバ１，２，３の第６出力端２
６，２８，３０（″Ｒｉｎｔ″信号）の働きと、０Ｒゲ
ート４，５，６によつて第５入力端２５，２７，２
９（″Ｔｅｘｔ″信号）に生成される論理１レベルの働
きとを介して、既存Ｔドライバに接続されたなお″劣
性″の個別バスシステムがやはり″優性″状態に移行す
ることにある。
【００６５】第５入力端（″Ｔｅｘｔ″信号）と第６出
力端（″Ｒｉｎｔ″信号）とに関してまつたく同一に構
成されたＴドライバによつて、すべてのＴドライバ１，
２，３に接続された全個別バスシステムがＣＡＮコント
ローラ信号″Ｔｘ″による第１活性化のときにだけ″優
性″状態にされるのではないことを確認することができ
る。むしろ一般化して述べるなら、すべてのＴドライバ
１，２，３に接続された全個別バスシステム１，２，３
の″優性″セツトは第１活性化にかかわりなく行われ、
それもしかもいずれかのＴドライバ１，２，３の第６出
力端で論理１信号（″Ｒｉｎｔ″信号）が出力されると
きには常に行われる。
力端（″Ｒｉｎｔ″信号）とに関してまつたく同一に構
成されたＴドライバによつて、すべてのＴドライバ１，
２，３に接続された全個別バスシステムがＣＡＮコント
ローラ信号″Ｔｘ″による第１活性化のときにだけ″優
性″状態にされるのではないことを確認することができ
る。むしろ一般化して述べるなら、すべてのＴドライバ
１，２，３に接続された全個別バスシステム１，２，３
の″優性″セツトは第１活性化にかかわりなく行われ、
それもしかもいずれかのＴドライバ１，２，３の第６出
力端で論理１信号（″Ｒｉｎｔ″信号）が出力されると
きには常に行われる。
【００６６】それ故に要約するなら、″優性″状態のた
めの何らかの誘因が存在するときには常にスターカプラ
のすべての個別バスシステムが″優性″となると述べる
ことができる。これに関連した誘因は、一方でいずれか
の個別バスでいずれかのバス加入者がこの個別バスシス
テムを″優性″状態にするときに存在し、他方でＣＡＮ
コントローラ７が図１に示すＴドライバ１の第７入力端
８（″Ｔｘ″信号）に論理１レベルを供給するときには
常に与えられている。
めの何らかの誘因が存在するときには常にスターカプラ
のすべての個別バスシステムが″優性″となると述べる
ことができる。これに関連した誘因は、一方でいずれか
の個別バスでいずれかのバス加入者がこの個別バスシス
テムを″優性″状態にするときに存在し、他方でＣＡＮ
コントローラ７が図１に示すＴドライバ１の第７入力端
８（″Ｔｘ″信号）に論理１レベルを供給するときには
常に与えられている。
【００６７】ＣＡＮコントローラは、制御機能の他に読
取り機能も実行する。このためにＣＡＮコントローラ７
はスターカプラのすべての個別バスシステムの状態につ
いて常に通知される；図１に示すＴドライバ１の第８出
力端９（″Ｒｘ″信号）を利用して個別バスシステムの
状態がＣＡＮコントローラに伝えられる。スターカプラ
に接続されたいずれかの個別バスシステムで状態が″優
性″となるとき、Ｔドライバ１は第８出力端９（″Ｒ
ｘ″信号）で論理１レベルを生成する。
取り機能も実行する。このためにＣＡＮコントローラ７
はスターカプラのすべての個別バスシステムの状態につ
いて常に通知される；図１に示すＴドライバ１の第８出
力端９（″Ｒｘ″信号）を利用して個別バスシステムの
状態がＣＡＮコントローラに伝えられる。スターカプラ
に接続されたいずれかの個別バスシステムで状態が″優
性″となるとき、Ｔドライバ１は第８出力端９（″Ｒ
ｘ″信号）で論理１レベルを生成する。
【００６８】この点については図３に示されたＴドライ
バ１用論理装置８５を参照するように指示する。第２０
Ｒゲート８７はその４つの入力端９４，９５，９６，９
７を利用して出力端９８で″Ｒｘ″信号を生成し、出力
端９８は、同時に図１に示すＣＡＮコントローラ７に至
るＴドライバ１の第８出力端９である。
バ１用論理装置８５を参照するように指示する。第２０
Ｒゲート８７はその４つの入力端９４，９５，９６，９
７を利用して出力端９８で″Ｒｘ″信号を生成し、出力
端９８は、同時に図１に示すＣＡＮコントローラ７に至
るＴドライバ１の第８出力端９である。
【００６９】第２０Ｒゲート８７の４つの入力端９４，
９５，９６，９７に応じて、ＣＡＮコントローラ７に至
る出力端９（″Ｒｘ″信号）は４つの条件の１つのもと
で論理１にセツトされる。第１条件は、ＣＡＮコントロ
ーラによつて第１活性化が行われる事例、即ち図１に示
すＴドライバ１の第７入力端８（″Ｔｘ″信号）にＣＡ
Ｎコントローラ自身が論理１レベルを提供した事例であ
る。前記相互接続に応じて、この場合第２０Ｒゲート８
７の第１入力端９４にも論理１レベルが印加される。こ
の場合ＣＡＮコントローラ７は、ＣＡＮ規格に確定され
ているように、それ自身によつて開始された″優性″状
態を″Ｒｘ″信号を介して読み返す。第２条件は、図１
に示すＴドライバ１の第５入力端２５（″Ｔｅｘｔ″信
号）に論理１レベルが印加されることにある；これによ
り第２０Ｒゲート８７の第２入力端９５にも論理１レベ
ルが存在する。先に述べたように、この事例はＴドライ
バ１とは別の少なくとも１つのＴドライバ〔つまりＴド
ライバ２，３の少なくとも１つ〕で″優性″状態が与え
られていることを意味する。第３条件は、論理装置８５
の第３入力端５６（″Ｄ″信号）を介して、従つて第３
０Ｒゲート８７の第３入力端９６にも論理１レベルが供
給されることにある・このことは既に述べたように、Ｔ
ドライバ１に付属した個別バスシステム１が″優性″状
態であることを意味する。第３条件と同様に第４条件
は、論理装置８５の第４入力端５８（″Ｅ″信号）に、
従つて第３０Ｒゲート８７の第４入力端９７にも論理１
レベルが印加されることを意味する。第４条件は、Ｔド
ライバ１に付属した個別バスシステム２に″優性″状態
が存在することを意味する。
９５，９６，９７に応じて、ＣＡＮコントローラ７に至
る出力端９（″Ｒｘ″信号）は４つの条件の１つのもと
で論理１にセツトされる。第１条件は、ＣＡＮコントロ
ーラによつて第１活性化が行われる事例、即ち図１に示
すＴドライバ１の第７入力端８（″Ｔｘ″信号）にＣＡ
Ｎコントローラ自身が論理１レベルを提供した事例であ
る。前記相互接続に応じて、この場合第２０Ｒゲート８
７の第１入力端９４にも論理１レベルが印加される。こ
の場合ＣＡＮコントローラ７は、ＣＡＮ規格に確定され
ているように、それ自身によつて開始された″優性″状
態を″Ｒｘ″信号を介して読み返す。第２条件は、図１
に示すＴドライバ１の第５入力端２５（″Ｔｅｘｔ″信
号）に論理１レベルが印加されることにある；これによ
り第２０Ｒゲート８７の第２入力端９５にも論理１レベ
ルが存在する。先に述べたように、この事例はＴドライ
バ１とは別の少なくとも１つのＴドライバ〔つまりＴド
ライバ２，３の少なくとも１つ〕で″優性″状態が与え
られていることを意味する。第３条件は、論理装置８５
の第３入力端５６（″Ｄ″信号）を介して、従つて第３
０Ｒゲート８７の第３入力端９６にも論理１レベルが供
給されることにある・このことは既に述べたように、Ｔ
ドライバ１に付属した個別バスシステム１が″優性″状
態であることを意味する。第３条件と同様に第４条件
は、論理装置８５の第４入力端５８（″Ｅ″信号）に、
従つて第３０Ｒゲート８７の第４入力端９７にも論理１
レベルが印加されることを意味する。第４条件は、Ｔド
ライバ１に付属した個別バスシステム２に″優性″状態
が存在することを意味する。
【００７０】先に示唆されたように、これら４つの条件
は、要約するならいずれかの個別バスシステムで″優
性″状態が引き起こされるすべての事例において図１の
ＣＡＮコントローラ７に至る論理１信号″Ｒｘ″が供給
されることを意味する。これらの事例は、一方でＣＡＮ
コントローラがそれ自身で第１活性子としてその″Ｔ
ｘ″信号によつて、個別バスシステムに優性を強いるこ
とであり、他方でいずれかの個別バスシステムのいずれ
かのバス加入者がそれが接続されている特殊な個別バス
システムを″優性″状態とすることによつて、第１活性
子の役目を引き受けるすべての事例である。
は、要約するならいずれかの個別バスシステムで″優
性″状態が引き起こされるすべての事例において図１の
ＣＡＮコントローラ７に至る論理１信号″Ｒｘ″が供給
されることを意味する。これらの事例は、一方でＣＡＮ
コントローラがそれ自身で第１活性子としてその″Ｔ
ｘ″信号によつて、個別バスシステムに優性を強いるこ
とであり、他方でいずれかの個別バスシステムのいずれ
かのバス加入者がそれが接続されている特殊な個別バス
システムを″優性″状態とすることによつて、第１活性
子の役目を引き受けるすべての事例である。
【００７１】Ｔドライバに付属した個別バスシステム
を″優性″にセツトする原因がＴドライバの″外部″に
ある場合、図２により第５又は第７入力端２５、８（″
Ｔｅｘｔ″，″Ｔｘ″信号）に論理１レベルが印加され
ることによつて、このＴドライバはそのために要請され
る。用語″外部″とはこの場合用語″内部″とは逆のも
のと理解され、″優性″セツトの原因がこのＴドライバ
の影響範囲の外側にあることを意味し、即ちそれに付属
した２つの個別バスシステムの動作によつてそれが根拠
付けられていないことを意味する。
を″優性″にセツトする原因がＴドライバの″外部″に
ある場合、図２により第５又は第７入力端２５、８（″
Ｔｅｘｔ″，″Ｔｘ″信号）に論理１レベルが印加され
ることによつて、このＴドライバはそのために要請され
る。用語″外部″とはこの場合用語″内部″とは逆のも
のと理解され、″優性″セツトの原因がこのＴドライバ
の影響範囲の外側にあることを意味し、即ちそれに付属
した２つの個別バスシステムの動作によつてそれが根拠
付けられていないことを意味する。
【００７２】あるＴドライバを基準に、それに付属した
個別バスシステムの１つが（この個別バスシステムの第
１活性子とは別のバス加入者が誘因となつて）″優性″
状態であるとき、この個別バスシステムを″優性″セツ
トするための原因は″内部″にある。図３によれば、次
に両方の個別バスシステムのいずれが″優性″状態であ
るかに応じて、論理装置８５の第３又は第４入力端５
６，５８（″Ｄ″信号、″Ｆ″信号）に論理１信号が印
加される。第３、第４０Ｒゲート８８，８９によつて、
まだ″優性″ではなくまだ″劣性″であるそれぞれ別の
バスシステムが″優性″状態に移行することになる。０
Ｒゲートの前記結合を介して、論理装置８５の第３入力
端５６（″Ｄ″信号）の論理１信号が論理装置８５の第
４出力端５７（″Ｅ″信号）に論理１レベルを生成す
る。同様に論理装置８５の第４入力端５８（″Ｆ″信
号）の論理１信号が論理装置８５の第３出力端５５（″
Ｃ″信号）に論理１レベルを生成する。既に述べたよう
に、図２によれば、論理１信号″Ｃ″が個別バスシステ
ム１を、また論理１信号″Ｅ″が個別バスシステム２
を″優性″状態にセツトする。
個別バスシステムの１つが（この個別バスシステムの第
１活性子とは別のバス加入者が誘因となつて）″優性″
状態であるとき、この個別バスシステムを″優性″セツ
トするための原因は″内部″にある。図３によれば、次
に両方の個別バスシステムのいずれが″優性″状態であ
るかに応じて、論理装置８５の第３又は第４入力端５
６，５８（″Ｄ″信号、″Ｆ″信号）に論理１信号が印
加される。第３、第４０Ｒゲート８８，８９によつて、
まだ″優性″ではなくまだ″劣性″であるそれぞれ別の
バスシステムが″優性″状態に移行することになる。０
Ｒゲートの前記結合を介して、論理装置８５の第３入力
端５６（″Ｄ″信号）の論理１信号が論理装置８５の第
４出力端５７（″Ｅ″信号）に論理１レベルを生成す
る。同様に論理装置８５の第４入力端５８（″Ｆ″信
号）の論理１信号が論理装置８５の第３出力端５５（″
Ｃ″信号）に論理１レベルを生成する。既に述べたよう
に、図２によれば、論理１信号″Ｃ″が個別バスシステ
ム１を、また論理１信号″Ｅ″が個別バスシステム２
を″優性″状態にセツトする。
【００７３】付属した個別バスシステムを″優性″セツ
トするための原因が″外部″及び″内部″に存在する場
合、Ｔドライバ１，２，３は第６出力端２６，２８，３
０（″Ｒｉｎｔ″信号；図１参照）を介してこの事実を
別のＴドライバに伝える。ただし外部原因のときこの通
知は、ＣＡＮコントローラ７がその″Ｔｘ″信号を利用
して第１活性子として現れた場合にのみ行われねばなら
ない。別のＴドライバに付属した個別バスシステムのバ
ス加入者が第１活性子として現れることによつて与えら
れる外部原因の場合、通知は省くことができる。つまり
こうした場合のために図１に示す０Ｒゲート４，５，６
が設けられている；それらはＴドライバ１，２，３の１
つだけがその第６出力端２６，２８，３０（″Ｒｉｎ
ｔ″信号）から論理１レベルを出力するときに、すべて
のＴドライバ１，２，３で″Ｔｅｘｔ″信号〔第５入力
端２５，２７，２９に論理１レベル〕が生成されること
を確実にする。
トするための原因が″外部″及び″内部″に存在する場
合、Ｔドライバ１，２，３は第６出力端２６，２８，３
０（″Ｒｉｎｔ″信号；図１参照）を介してこの事実を
別のＴドライバに伝える。ただし外部原因のときこの通
知は、ＣＡＮコントローラ７がその″Ｔｘ″信号を利用
して第１活性子として現れた場合にのみ行われねばなら
ない。別のＴドライバに付属した個別バスシステムのバ
ス加入者が第１活性子として現れることによつて与えら
れる外部原因の場合、通知は省くことができる。つまり
こうした場合のために図１に示す０Ｒゲート４，５，６
が設けられている；それらはＴドライバ１，２，３の１
つだけがその第６出力端２６，２８，３０（″Ｒｉｎ
ｔ″信号）から論理１レベルを出力するときに、すべて
のＴドライバ１，２，３で″Ｔｅｘｔ″信号〔第５入力
端２５，２７，２９に論理１レベル〕が生成されること
を確実にする。
【００７４】それ故に図１に示すＴドライバ１，２，３
は、″優性″セツトのための条件が前記″外部″条件の
場合及びすべての″内部″条件の場合にその第６出力端
２６，２８，３０（″Ｒｉｎｔ″信号）で論理１レベル
を生成する；回路技術的には、″Ｒｉｎｔ″信号は諭理
装置８５の第１０Ｒゲート８６によつて生成される。第
１０Ｒゲート８６の前油相互接続から明らかとなるよう
に、論理装置８５の第１出力端２６（″Ｒｉｎｔ″信
号）は第１０Ｒゲート８６の３つの入力端９０，９１，
９２のレベル状態に基づいて下記条件の１つのもとで論
理１である。抑制回路８５の第２入力端８（″Ｔｘ″信
号）の論理１レベル〔ＣＡＮコントローラ信号″Ｔｘ″
を誘因とした場合″外部″原因〕、論理装置８５の第３
入力端５６（″Ｄ″信号）の論理１レベル〔第１″内
部″原因〕、論理装置８５の第４入力端５８（″Ｆ″信
号）の諭理１レベル〔第２″内部″原因〕。
は、″優性″セツトのための条件が前記″外部″条件の
場合及びすべての″内部″条件の場合にその第６出力端
２６，２８，３０（″Ｒｉｎｔ″信号）で論理１レベル
を生成する；回路技術的には、″Ｒｉｎｔ″信号は諭理
装置８５の第１０Ｒゲート８６によつて生成される。第
１０Ｒゲート８６の前油相互接続から明らかとなるよう
に、論理装置８５の第１出力端２６（″Ｒｉｎｔ″信
号）は第１０Ｒゲート８６の３つの入力端９０，９１，
９２のレベル状態に基づいて下記条件の１つのもとで論
理１である。抑制回路８５の第２入力端８（″Ｔｘ″信
号）の論理１レベル〔ＣＡＮコントローラ信号″Ｔｘ″
を誘因とした場合″外部″原因〕、論理装置８５の第３
入力端５６（″Ｄ″信号）の論理１レベル〔第１″内
部″原因〕、論理装置８５の第４入力端５８（″Ｆ″信
号）の諭理１レベル〔第２″内部″原因〕。
【００７５】図１によれば、次に前述の如くに０Ｒゲー
ト４，５，６がＴドライバ１，２，３の第６出力端２
６，２８，３０（″Ｒｉｎｔ″信号）から、Ｔドライバ
１，２，３の第５入力端２５，２７，２９へと″Ｔｅｘ
ｔ″信号を生成する。
ト４，５，６がＴドライバ１，２，３の第６出力端２
６，２８，３０（″Ｒｉｎｔ″信号）から、Ｔドライバ
１，２，３の第５入力端２５，２７，２９へと″Ｔｅｘ
ｔ″信号を生成する。
【００７６】以下では電子モジユール″論理１遅延″が
説明され、次にこのモジユールがその後の説明の過程で
使用される。
説明され、次にこのモジユールがその後の説明の過程で
使用される。
【００７７】図７ａに記号で示す電子モジユール１０７
が入力端１０８と出力端１０９とを有する。このモジユ
ールを一方の電子論理素子の論理出力端と他方の電子論
理素子の論理入力端との間に挿入することが念頭に置か
れる。このモジユールで達成される目的は、入力端１０
８の論理１信号がＴｖ１の時間だけ遅れてモジユールの
出力端１０９に現れる一方で、モジユール１０７の入力
端１０８の論理０信号ができるだけ遅れることなく、即
ち比較的僅かな遅延Ｔｖ０で出力端１０９に現れること
にある。つまりＴｖ０＜＜Ｔｖ１が妥当すべきである。
が入力端１０８と出力端１０９とを有する。このモジユ
ールを一方の電子論理素子の論理出力端と他方の電子論
理素子の論理入力端との間に挿入することが念頭に置か
れる。このモジユールで達成される目的は、入力端１０
８の論理１信号がＴｖ１の時間だけ遅れてモジユールの
出力端１０９に現れる一方で、モジユール１０７の入力
端１０８の論理０信号ができるだけ遅れることなく、即
ち比較的僅かな遅延Ｔｖ０で出力端１０９に現れること
にある。つまりＴｖ０＜＜Ｔｖ１が妥当すべきである。
【００７８】図７ｂは、モジユール１０７の技術的実現
を示す。入力端１０８と出力端１０９との間に抵抗器
（Ｒ）１１０と図５ｂに示された優先度を有するダイオ
ード（Ｄ）１１１とからなる並列回路が設けられてい
る。出力端１０９にはコンデンサ（Ｃ）１１２の第１端
子がある。コンデンサ（Ｃ）１１２の第２端子は接地電
位に接続されている。モジユール１０７の機能様式を説
明するために、図７ｃにはモジユール１０７の入力端１
０８及び出力端１０９の電圧勾配が図示されている。
を示す。入力端１０８と出力端１０９との間に抵抗器
（Ｒ）１１０と図５ｂに示された優先度を有するダイオ
ード（Ｄ）１１１とからなる並列回路が設けられてい
る。出力端１０９にはコンデンサ（Ｃ）１１２の第１端
子がある。コンデンサ（Ｃ）１１２の第２端子は接地電
位に接続されている。モジユール１０７の機能様式を説
明するために、図７ｃにはモジユール１０７の入力端１
０８及び出力端１０９の電圧勾配が図示されている。
【００７９】図７ｃから読み取ることができるように、
モジユール１０７の入力端１０８のレベルｔ１の時点に
論理０レベルから論理１レベルヘと変化する。モジユー
ルのダイオード（Ｄ）１１１が遮断方向で運転されるの
で、モジユール１０７の出力端１０９はｔ１の時点のレ
ベル急変に直ちに追従することができない。その代わり
にコンデンサ（Ｃ）１１２は論理０レベルから出発して
抵抗器（Ｒ）１１０とコンデンサ（Ｃ）１１２とによつ
て与えられた時定数で充電することができる。
モジユール１０７の入力端１０８のレベルｔ１の時点に
論理０レベルから論理１レベルヘと変化する。モジユー
ルのダイオード（Ｄ）１１１が遮断方向で運転されるの
で、モジユール１０７の出力端１０９はｔ１の時点のレ
ベル急変に直ちに追従することができない。その代わり
にコンデンサ（Ｃ）１１２は論理０レベルから出発して
抵抗器（Ｒ）１１０とコンデンサ（Ｃ）１１２とによつ
て与えられた時定数で充電することができる。
【００８０】ｔ２の時点にモジユール１０７の出力端１
０９は、モジユール１０７の後段に設けられた図示され
ない論理入力端のスイツチング閾値Ｕｓを上まわる。ｔ
１とｔ２の時点の間に経過する時間は論理１レベルにと
つて望ましい遅延時間Ｔｖ１（Ｔｖ１＝ｔ２−ｔ１）で
ある。コンデンサＣ、抵折器Ｒ及びダイオードＤ（導通
・遮断特性）を好適に寸法設計することによつて、希望
する遅延時間Ｔｖ１を調整することができる。
０９は、モジユール１０７の後段に設けられた図示され
ない論理入力端のスイツチング閾値Ｕｓを上まわる。ｔ
１とｔ２の時点の間に経過する時間は論理１レベルにと
つて望ましい遅延時間Ｔｖ１（Ｔｖ１＝ｔ２−ｔ１）で
ある。コンデンサＣ、抵折器Ｒ及びダイオードＤ（導通
・遮断特性）を好適に寸法設計することによつて、希望
する遅延時間Ｔｖ１を調整することができる。
【００８１】ｔ３の時点にモジユール１０７の入力端１
０８のレベルは論理１状態から論理０状態に移行する。
この時点以降、ダイオード（Ｄ）１１１は導通方向で運
転される。ダイオード（Ｄ）１１１の比較的少ない導通
抵抗によつてコンデンサ（Ｃ）１１２がきわめて迅速に
放電し、ｔ３の時点のすぐうしろにあるｔ４の時点に後
段の論理入力端のスイツチング閾値Ｕｓは再び事実上直
ちに下まわられる。寸法設計が正しい場合、論理０レベ
ル用遅延時間Ｔｖ０は、Ｔｖ１に比べてきわめて小さ
く、それ故に無視することができる。
０８のレベルは論理１状態から論理０状態に移行する。
この時点以降、ダイオード（Ｄ）１１１は導通方向で運
転される。ダイオード（Ｄ）１１１の比較的少ない導通
抵抗によつてコンデンサ（Ｃ）１１２がきわめて迅速に
放電し、ｔ３の時点のすぐうしろにあるｔ４の時点に後
段の論理入力端のスイツチング閾値Ｕｓは再び事実上直
ちに下まわられる。寸法設計が正しい場合、論理０レベ
ル用遅延時間Ｔｖ０は、Ｔｖ１に比べてきわめて小さ
く、それ故に無視することができる。
【００８２】ここでのアプリケーシヨンではモジユール
１０７を用いて１００〜２００ｎｓの遅延時間Ｔｖ１が
実限された。
１０７を用いて１００〜２００ｎｓの遅延時間Ｔｖ１が
実限された。
【００８３】これまでの検討では、図２に示すフイード
バツク抑制回路１（５３）において入力端５９と出力端
６１、及び入力端６２と出力端６０が連続的に接続され
ていると前提された。同様にフイードバツク抑制回路２
（５４）では入力端６３と出力端６５、及び入力端６６
と出力端６４が連続的に接続されている。しかしこの仮
定に従つて実現された場合、望ましくないフイードバツ
クが生じる。これらのフイードバツクは、ＣＡＮコント
ローラ７（図１参照）によつて開始されるバス活性の場
合にも、またいずれかの個別バスシステム（図１参照）
のいずれかのバス加入者から出発するバス活性の場合に
も現れる。以下の説明では図２を参考にする。
バツク抑制回路１（５３）において入力端５９と出力端
６１、及び入力端６２と出力端６０が連続的に接続され
ていると前提された。同様にフイードバツク抑制回路２
（５４）では入力端６３と出力端６５、及び入力端６６
と出力端６４が連続的に接続されている。しかしこの仮
定に従つて実現された場合、望ましくないフイードバツ
クが生じる。これらのフイードバツクは、ＣＡＮコント
ローラ７（図１参照）によつて開始されるバス活性の場
合にも、またいずれかの個別バスシステム（図１参照）
のいずれかのバス加入者から出発するバス活性の場合に
も現れる。以下の説明では図２を参考にする。
【００８４】例えば個別バスシステム１に接続された個
別バスシステム１のバス加入者が″優性″状態を印加す
ると、論理装置８５の第３入力端５６（″Ｄ″信号）に
論理１信号が現れる。先に述べたように、第３入力端５
６の論理１状態によつて、論理装置８５の第１出力端２
６に論理１信号が現れることになる（″Ｒｉｎｔ″信
号）。この信号は既に述べたように、図１によれば別の
Ｔドライバ２，３及び０Ｒゲート４，５，６を通る進路
を介して図３に示す論理装置８５の第１入力端２５（″
Ｔｅｘｔ″信号）に論理１レベルを生成する。その結果
既に述べたように、論理装置８５の第３出力端５５（″
Ｃ″信号）を介して論理１信号が個別バスシステム１
（図２参照）へと出力される。これにより個別バスシス
テム１の前記バス加入者自身が中間時間の間個別バスシ
ステム１を解放したとしても、個別バスシステム１は″
優性″状態に保たれる。前記解放の結果として、前記フ
イードバツク効果がなくとも、個別バスシステム１は″
劣性″状態に移行したであろう。
別バスシステム１のバス加入者が″優性″状態を印加す
ると、論理装置８５の第３入力端５６（″Ｄ″信号）に
論理１信号が現れる。先に述べたように、第３入力端５
６の論理１状態によつて、論理装置８５の第１出力端２
６に論理１信号が現れることになる（″Ｒｉｎｔ″信
号）。この信号は既に述べたように、図１によれば別の
Ｔドライバ２，３及び０Ｒゲート４，５，６を通る進路
を介して図３に示す論理装置８５の第１入力端２５（″
Ｔｅｘｔ″信号）に論理１レベルを生成する。その結果
既に述べたように、論理装置８５の第３出力端５５（″
Ｃ″信号）を介して論理１信号が個別バスシステム１
（図２参照）へと出力される。これにより個別バスシス
テム１の前記バス加入者自身が中間時間の間個別バスシ
ステム１を解放したとしても、個別バスシステム１は″
優性″状態に保たれる。前記解放の結果として、前記フ
イードバツク効果がなくとも、個別バスシステム１は″
劣性″状態に移行したであろう。
【００８５】バス活性がＣＡＮコントローラ７によつて
開始される場合〔論理装置８５の第２入力端８の″Ｔ
ｘ″信号〕にも、前記種類のフイードバツク効果が現れ
る。この場合にも論理１信号が論理装置８５の第１出力
端２６（″Ｒｉｎｔ″信号）から出力される。前記進路
を介してやはり論理１レベルが論理装置８５の第１入力
端２５（″Ｔｅｘｔ″信号）で生成される。ＣＡＮコン
トローラ７（図１参照）がその″Ｔｘ″信号を論理０に
リセツトすると〔論理装置８５の第２入力端８〕、入力
信号″Ｔｅｘｔ″〔論理装置８５の第１入力端２５〕は
さしあたり論理１状態に留まる（その理由は前記進路で
の信号通過時間にある。）これによりＣＡＮコントロー
ラ７（図１参照）自身が″Ｔｘ″信号を既に論理０にリ
セツトしたにもかかわらず、接続された個別バスシステ
ムは″優性″状態にされたままとなる。
開始される場合〔論理装置８５の第２入力端８の″Ｔ
ｘ″信号〕にも、前記種類のフイードバツク効果が現れ
る。この場合にも論理１信号が論理装置８５の第１出力
端２６（″Ｒｉｎｔ″信号）から出力される。前記進路
を介してやはり論理１レベルが論理装置８５の第１入力
端２５（″Ｔｅｘｔ″信号）で生成される。ＣＡＮコン
トローラ７（図１参照）がその″Ｔｘ″信号を論理０に
リセツトすると〔論理装置８５の第２入力端８〕、入力
信号″Ｔｅｘｔ″〔論理装置８５の第１入力端２５〕は
さしあたり論理１状態に留まる（その理由は前記進路で
の信号通過時間にある。）これによりＣＡＮコントロー
ラ７（図１参照）自身が″Ｔｘ″信号を既に論理０にリ
セツトしたにもかかわらず、接続された個別バスシステ
ムは″優性″状態にされたままとなる。
【００８６】図４ に示されたフイードバツク抑制回路
１（５３ａ）の変形態様では、図２に示すフイードバツ
ク抑制回路１（５３）が静的抑制措置を備えている。こ
の回路部分は第１ＡＮＤゲート１１３と第２ＡＮＤゲー
ト１１４と第１インバータ１１５と第２インバータ１１
６とからなる。第１ＡＮＤゲートは第１入力端１１７と
第２入力端１１８と出力端１１９とを備えている；第２
ＡＮＤゲート１１４は第１入力端１２２と第２入力端１
２３と出力端１２４とを備えている；第１インバータ１
１５は入力端１２０と出力端１２１とを備えている；第
２インバータ１１６は入力端１２５と出力端１２６とを
備えている。フイードバツク抑制回路１（５３ａ）の第
１入力端５９（″Ｃ″信号）は第１ＡＮＤゲート１１３
の第１入力端１１７に接続されている。第１ＡＮＤゲー
ト１１３の出力端１１９はフイードバツク抑制回路１
（５３ａ）の第２出力端６１（″Ａ″信号）にも第１イ
ンバータ１１５の入力端１２０にも通じている。第１イ
ンバータ１１５の出力端１２１は第２ＡＮＤゲート１１
４の第２入力端１２３に通じている。フイードバツク抑
制回路１（５３ａ）の第２入力端６２（″Ｂ″信号）は
第２ＡＮＤゲート１１４の第１入力端１２２に接続され
ている。第２ＡＮｂゲート１１４の出力端１２４はフイ
ードバツク抑制回路１（５３ａ）の第１出力端６０（″
Ｄ″信号）にも第２インバータ１１６の入力端１２５に
も接続されている。第２インバータ１１６の出力端１２
６は第１ＡＮＤゲート１１３の第２入力端１１８に接続
されている。
１（５３ａ）の変形態様では、図２に示すフイードバツ
ク抑制回路１（５３）が静的抑制措置を備えている。こ
の回路部分は第１ＡＮＤゲート１１３と第２ＡＮＤゲー
ト１１４と第１インバータ１１５と第２インバータ１１
６とからなる。第１ＡＮＤゲートは第１入力端１１７と
第２入力端１１８と出力端１１９とを備えている；第２
ＡＮＤゲート１１４は第１入力端１２２と第２入力端１
２３と出力端１２４とを備えている；第１インバータ１
１５は入力端１２０と出力端１２１とを備えている；第
２インバータ１１６は入力端１２５と出力端１２６とを
備えている。フイードバツク抑制回路１（５３ａ）の第
１入力端５９（″Ｃ″信号）は第１ＡＮＤゲート１１３
の第１入力端１１７に接続されている。第１ＡＮＤゲー
ト１１３の出力端１１９はフイードバツク抑制回路１
（５３ａ）の第２出力端６１（″Ａ″信号）にも第１イ
ンバータ１１５の入力端１２０にも通じている。第１イ
ンバータ１１５の出力端１２１は第２ＡＮＤゲート１１
４の第２入力端１２３に通じている。フイードバツク抑
制回路１（５３ａ）の第２入力端６２（″Ｂ″信号）は
第２ＡＮＤゲート１１４の第１入力端１２２に接続され
ている。第２ＡＮｂゲート１１４の出力端１２４はフイ
ードバツク抑制回路１（５３ａ）の第１出力端６０（″
Ｄ″信号）にも第２インバータ１１６の入力端１２５に
も接続されている。第２インバータ１１６の出力端１２
６は第１ＡＮＤゲート１１３の第２入力端１１８に接続
されている。
【００８７】このように接続された論理素子が形成する
Ｒ−Ｓフリツプフロツプは２つの安定状態と１つの開放
状態とを有する；開放状態は以下において″待機″状態
と称され、第１安定状態は″内部″状態と称され、第２
安定状態は″外部″状態と称される。Ｒ−Ｓフリツプフ
ロツプの制御はフイードバツク抑制回路１（５３ａ）の
第１、第２入力端５９，６２を介して行われる。
Ｒ−Ｓフリツプフロツプは２つの安定状態と１つの開放
状態とを有する；開放状態は以下において″待機″状態
と称され、第１安定状態は″内部″状態と称され、第２
安定状態は″外部″状態と称される。Ｒ−Ｓフリツプフ
ロツプの制御はフイードバツク抑制回路１（５３ａ）の
第１、第２入力端５９，６２を介して行われる。
【００８８】図５ｂ、図５ｃ、図５ｄの図示において、
図４に示すフイードバツク抑制回路１（５３ａ）は″待
機″状態、″内部″状態及び″外部″状態が多少簡略化
して図示されている。これらの図示には、フリツプフロ
ツプ機能を制御する第１、第２入力端５９，６２の論理
状態と第１、第２出力端６０，６１の論理状態が一緒に
書き込まれている（論理０が数字０として、論理１が数
字１として）。図５ｂ〜ｄの説明では、細部の説明に関
して図４を参考にする。というのも図４には符号がすべ
て含まれているのに対して、図５ｂ〜ｄには見易くする
ために幾つかの符号が省かれているからである。
図４に示すフイードバツク抑制回路１（５３ａ）は″待
機″状態、″内部″状態及び″外部″状態が多少簡略化
して図示されている。これらの図示には、フリツプフロ
ツプ機能を制御する第１、第２入力端５９，６２の論理
状態と第１、第２出力端６０，６１の論理状態が一緒に
書き込まれている（論理０が数字０として、論理１が数
字１として）。図５ｂ〜ｄの説明では、細部の説明に関
して図４を参考にする。というのも図４には符号がすべ
て含まれているのに対して、図５ｂ〜ｄには見易くする
ために幾つかの符号が省かれているからである。
【００８９】図５ｂは″待機″状態のフイードバツク抑
制回路１（５３ａ）を示す。この状態はフイードバツク
抑制回路１（５３ａ）の両方の入力信号５９，６２が論
理０であるときには常に存在する。これは接続された個
別バスシステムを″優性″状態にする要請（″Ｔｘ″信
号）が図１に示すＣＡＮコントローラ７から存在しない
こと、個別バスシステム１が″優性″状態にあるとの通
知が個別バスシステム１からバス受信器３８を介して存
在しないことを意味する。第１、第２ＡＮＤゲート１１
３，１１４の第１入力端１１７，１２２が論理０レベル
である結果、両方のＡＮＤゲート１１９，１２４の出力
端は論理０となる。第１、第２インバータ１１５，１１
６を介してこれらの論理０情報が論理１情報に変換さ
れ、両方の第１ＡＮＤゲート１１３，１１４の第２入力
端１１８，１２３には論理１レベルが印加される。これ
により第１、第２ＡＮＤゲートは″待機″状態に、つま
り別の状態に切換えることができる。両方のＡＮＤゲー
ト１１３，１１４の一方においてそれぞれ第１入力端１
１７，１２２に論理１情報が現れるとき切換は起きる。
制回路１（５３ａ）を示す。この状態はフイードバツク
抑制回路１（５３ａ）の両方の入力信号５９，６２が論
理０であるときには常に存在する。これは接続された個
別バスシステムを″優性″状態にする要請（″Ｔｘ″信
号）が図１に示すＣＡＮコントローラ７から存在しない
こと、個別バスシステム１が″優性″状態にあるとの通
知が個別バスシステム１からバス受信器３８を介して存
在しないことを意味する。第１、第２ＡＮＤゲート１１
３，１１４の第１入力端１１７，１２２が論理０レベル
である結果、両方のＡＮＤゲート１１９，１２４の出力
端は論理０となる。第１、第２インバータ１１５，１１
６を介してこれらの論理０情報が論理１情報に変換さ
れ、両方の第１ＡＮＤゲート１１３，１１４の第２入力
端１１８，１２３には論理１レベルが印加される。これ
により第１、第２ＡＮＤゲートは″待機″状態に、つま
り別の状態に切換えることができる。両方のＡＮＤゲー
ト１１３，１１４の一方においてそれぞれ第１入力端１
１７，１２２に論理１情報が現れるとき切換は起きる。
【００９０】″待機″状態である限り、図２に示すフイ
ードバツク抑制回路１（５３ａ）の第１、第２出力端６
０，６１は両方のＡＮＤゲートの出力端に応じてやはり
論理０状態である。つまりフイードバツク抑制回路１
（５３ａ）の第１入力端５９か又は第２入力端６２のい
ずれかに論理１信号が供給されるとき、″待機″状態か
ら離れられる。
ードバツク抑制回路１（５３ａ）の第１、第２出力端６
０，６１は両方のＡＮＤゲートの出力端に応じてやはり
論理０状態である。つまりフイードバツク抑制回路１
（５３ａ）の第１入力端５９か又は第２入力端６２のい
ずれかに論理１信号が供給されるとき、″待機″状態か
ら離れられる。
【００９１】図５ｃは″内部″状態のフイードバツク抑
制回路５３ａを示す。フイードバツク抑制回路１（５３
ａ）の第１入力端５９（″Ｃ″信号）に論理１信号が供
給されるときにこの状態となる。第１ＡＮＤゲート１１
３の出力端１１９が論理１状態に切換わる；この情報が
インバータ１１５において反転され、第２ＡＮＤゲート
１１４の第２入力端１２３に論理０レベルが現れる。つ
まり第２ＡＮＤゲート１１４は別のものも含めて遮断さ
れたままであり；その出力端１２４に論理０レベルが現
れて、第２インバータ１１６を介して第１ＡＮＤゲート
１１３の第２入力端１１８を引き続き論理１状態で保持
する。こうして図２に示す論理装置８５から出発して個
別バスシステム１はバスドライバ３７を介して″優性″
状態にする。
制回路５３ａを示す。フイードバツク抑制回路１（５３
ａ）の第１入力端５９（″Ｃ″信号）に論理１信号が供
給されるときにこの状態となる。第１ＡＮＤゲート１１
３の出力端１１９が論理１状態に切換わる；この情報が
インバータ１１５において反転され、第２ＡＮＤゲート
１１４の第２入力端１２３に論理０レベルが現れる。つ
まり第２ＡＮＤゲート１１４は別のものも含めて遮断さ
れたままであり；その出力端１２４に論理０レベルが現
れて、第２インバータ１１６を介して第１ＡＮＤゲート
１１３の第２入力端１１８を引き続き論理１状態で保持
する。こうして図２に示す論理装置８５から出発して個
別バスシステム１はバスドライバ３７を介して″優性″
状態にする。
【００９２】図２に示すバス受信器３８は、個別バスシ
ステム１で″優性″状態を検知したのであるから、図２
に示すフイードバツク抑制回路１（５３ａ）の第２入力
端６２に論理１信号を供給する。しかしフイードバツク
抑制回路１（５３ａ）の第２ＡＮＤゲート１１４がこの
信号の転送を遮断し、フイードバツク抑制回路１（５３
ａ）の第１出力端６０は論理０状態に留まる。論理装置
８５が″Ｃ″信号を論理１状態に保つ限り、″内部″か
ら″外部″への〔即ち論理装置８５から個別バスシステ
ム１への；これは図２に示すバスドライバ３７が内部要
請に基づいて駆動されることを意味する。〕進路は許容
されたままであり、これにより″外部″から″内部″
〔即ち個別バスシステム１から論理装置８５への〕進路
は遮断されたままである。
ステム１で″優性″状態を検知したのであるから、図２
に示すフイードバツク抑制回路１（５３ａ）の第２入力
端６２に論理１信号を供給する。しかしフイードバツク
抑制回路１（５３ａ）の第２ＡＮＤゲート１１４がこの
信号の転送を遮断し、フイードバツク抑制回路１（５３
ａ）の第１出力端６０は論理０状態に留まる。論理装置
８５が″Ｃ″信号を論理１状態に保つ限り、″内部″か
ら″外部″への〔即ち論理装置８５から個別バスシステ
ム１への；これは図２に示すバスドライバ３７が内部要
請に基づいて駆動されることを意味する。〕進路は許容
されたままであり、これにより″外部″から″内部″
〔即ち個別バスシステム１から論理装置８５への〕進路
は遮断されたままである。
【００９３】論理装置８５が″Ｃ″信号を諭理０にリセ
ットすると、フイードバツク抑制回路１（５３ａ）は再
び図５ｂにより″待機″状態を占める。
ットすると、フイードバツク抑制回路１（５３ａ）は再
び図５ｂにより″待機″状態を占める。
【００９４】図５ｄは″外部″状態のフイードバツク抑
制回路１（５３ａ）を示す。図５ｂに示す″待機″状態
から出発して、個別バスシステム１のバス加入者がこの
バスを″優性″状態にしたなら、″外部″状態が占めら
れる。次にフイードバツク抑制回路１（５３ａ）の第２
入力端６２（″Ｂ″信号）に論理１レベルが現れて、第
２ＡＮＤゲート１１４の出力端１２４を論理１にセット
する。第１ＡＮＤゲート１１３の第２入力端１１８が論
理０にセツトされる。第１ＡＮＤゲート１１３の出力端
１１９がやはり論理０状態に移行し、第１インバータ１
１５内での反転によつて第２ＡＮＤゲート１１４の第２
入力端１２３に論理１レベルが印加されて、このＡＮＤ
ゲートの開放保持を引き起こす。これにより″外部″か
ら″内部″への〔個別バスシステム１から論理装置８５
への〕進路が解放される一方、場合によつて到来する内
部要請（″内部″から″外部″への要請）はすべて中断
される。バス受信器３８が図２に示すフイードバツク抑
制回路１（５３ａ）の第２入力端６２を論理１に保持す
る限り、個別バスシステム１から図２に示す論理装置８
５へと情報が伝送される。″外部″状態から出発して、
フイードバツク抑制回路１（５３）の第２入力端６２の
レベルが論理０に戻るとき、″待機″状態が再び占めら
れる。
制回路１（５３ａ）を示す。図５ｂに示す″待機″状態
から出発して、個別バスシステム１のバス加入者がこの
バスを″優性″状態にしたなら、″外部″状態が占めら
れる。次にフイードバツク抑制回路１（５３ａ）の第２
入力端６２（″Ｂ″信号）に論理１レベルが現れて、第
２ＡＮＤゲート１１４の出力端１２４を論理１にセット
する。第１ＡＮＤゲート１１３の第２入力端１１８が論
理０にセツトされる。第１ＡＮＤゲート１１３の出力端
１１９がやはり論理０状態に移行し、第１インバータ１
１５内での反転によつて第２ＡＮＤゲート１１４の第２
入力端１２３に論理１レベルが印加されて、このＡＮＤ
ゲートの開放保持を引き起こす。これにより″外部″か
ら″内部″への〔個別バスシステム１から論理装置８５
への〕進路が解放される一方、場合によつて到来する内
部要請（″内部″から″外部″への要請）はすべて中断
される。バス受信器３８が図２に示すフイードバツク抑
制回路１（５３ａ）の第２入力端６２を論理１に保持す
る限り、個別バスシステム１から図２に示す論理装置８
５へと情報が伝送される。″外部″状態から出発して、
フイードバツク抑制回路１（５３）の第２入力端６２の
レベルが論理０に戻るとき、″待機″状態が再び占めら
れる。
【００９５】つまり図４に示すフイードバツク抑制回路
１（５３ａ）は、″内部″から″外部″へ、及び″外
部″から″内部″へと情報が同時に伝送されるのを防止
するラツチ装置である。それはその都度１つの伝送方向
のみが占められることを確保する。
１（５３ａ）は、″内部″から″外部″へ、及び″外
部″から″内部″へと情報が同時に伝送されるのを防止
するラツチ装置である。それはその都度１つの伝送方向
のみが占められることを確保する。
【００９６】図４に示すフイードバツク抑制回路１（５
３ａ）を静的に実施すると、ある状態から別の状態に移
行する間に短い信号交差が現れる。
３ａ）を静的に実施すると、ある状態から別の状態に移
行する間に短い信号交差が現れる。
【００９７】図４に示す″内部″状態が存在すると仮定
する。それ故に個別バスシステム１は″優性″状一にあ
り、″内部″から″外部″へと伝送が起きる。伝送の最
後にフイードバツク抑制回路１（５３ａ）が再び″待
機″状態に移行する。即ち第２ＡＮＤゲート１１４の第
２入力端１２３が論理１にセツトされる。つまりこの時
点以降バス受信器３８の出力端６８から論理１信号が再
び許容される。
する。それ故に個別バスシステム１は″優性″状一にあ
り、″内部″から″外部″へと伝送が起きる。伝送の最
後にフイードバツク抑制回路１（５３ａ）が再び″待
機″状態に移行する。即ち第２ＡＮＤゲート１１４の第
２入力端１２３が論理１にセツトされる。つまりこの時
点以降バス受信器３８の出力端６８から論理１信号が再
び許容される。
【００９８】先行して行われていまやまさに終了した図
５ｃに示す″内部″形伝送の間、既に述べたように個別
バスシステムは″優性″状態にあり、それ故にこの時間
の間フイードバツク抑制回路１（５３ａ）の第２入力端
６２にも、バス受信器３８の出力端６８から供給される
論理１信号（″Ｂ″信号）が印加されていた。フイード
バツク抑制回路１（５３ａ）がなお″内部″状態にあつ
た時間中は、この信号に対して確実な遮断が存在した。
５ｃに示す″内部″形伝送の間、既に述べたように個別
バスシステムは″優性″状態にあり、それ故にこの時間
の間フイードバツク抑制回路１（５３ａ）の第２入力端
６２にも、バス受信器３８の出力端６８から供給される
論理１信号（″Ｂ″信号）が印加されていた。フイード
バツク抑制回路１（５３ａ）がなお″内部″状態にあつ
た時間中は、この信号に対して確実な遮断が存在した。
【００９９】″内部″状態から″待機″状態に移行する
のに伴つて、第２ＡＮＤゲート１１４は第２入力端１２
３の論理１情報によつて事実上同時に制御される。しか
しバス受信器３８の出力端６８から供給されてＡＮＤゲ
ート１１４の第１入力端１２２に存在する論理１情報は
この時点にまだ減衰していない。短時間にわたつて、つ
まり最終的減衰に至るまで、第２ＡＮＤゲート１１４の
両方の入力端１２２，１２３に論理１レベルが印加さ
れ、この時間の間その出力端１２４には論理１レベルの
妨害信号が現れる。この妨害信号は、フイードバツク抑
制回路１（５３ａ）の″内部″状態と″待機″状態との
間の移行範囲において伝送方向の確実な分離を妨げ、そ
れ故に抑制されねばならない。
のに伴つて、第２ＡＮＤゲート１１４は第２入力端１２
３の論理１情報によつて事実上同時に制御される。しか
しバス受信器３８の出力端６８から供給されてＡＮＤゲ
ート１１４の第１入力端１２２に存在する論理１情報は
この時点にまだ減衰していない。短時間にわたつて、つ
まり最終的減衰に至るまで、第２ＡＮＤゲート１１４の
両方の入力端１２２，１２３に論理１レベルが印加さ
れ、この時間の間その出力端１２４には論理１レベルの
妨害信号が現れる。この妨害信号は、フイードバツク抑
制回路１（５３ａ）の″内部″状態と″待機″状態との
間の移行範囲において伝送方向の確実な分離を妨げ、そ
れ故に抑制されねばならない。
【０１００】第１インバータ１１５の出力端１２１の論
理１情報が時間Ｔ１だけ遅れてはじめて第２ＡＮＤゲー
ト１１４の第２入力端１２３に供給されることによつ
て、妨害信号の抑制は達成される。時間Ｔ１は個別バス
システム１の信号伝搬遅延時間で決まる；それは伝搬遅
延時間の間に先行する″内部″演算の信号が確実に減衰
するような大きさに選定されねばならない。
理１情報が時間Ｔ１だけ遅れてはじめて第２ＡＮＤゲー
ト１１４の第２入力端１２３に供給されることによつ
て、妨害信号の抑制は達成される。時間Ｔ１は個別バス
システム１の信号伝搬遅延時間で決まる；それは伝搬遅
延時間の間に先行する″内部″演算の信号が確実に減衰
するような大きさに選定されねばならない。
【０１０１】図５がこの遅延の回路技術的実現を示す。
第１インバータ１１５の出力端１２１と第２ＡＮＤゲー
ト１１４の第２入力端１２３とめ間の接続が分離され、
論理１遅延回路形の電子モジユール１２７がその間に介
設される。このモジユール１２７の種類と構造は図７ａ
〜ｃの説明に関連して既に説明された。
第１インバータ１１５の出力端１２１と第２ＡＮＤゲー
ト１１４の第２入力端１２３とめ間の接続が分離され、
論理１遅延回路形の電子モジユール１２７がその間に介
設される。このモジユール１２７の種類と構造は図７ａ
〜ｃの説明に関連して既に説明された。
【０１０２】フイードバツク抑制回路１（５３ａ）の状
態が″内部″から″待機″へと移行する場合と同様
に、″外部″から″待機″へと移行するときにも短い信
号交差が同様に現れる。主旨上同様に図５ｂでは第１Ａ
ＮＤゲート１１３の第２入力端１１８は″外部″状態か
ら″待機″状態を占めるのと同時に論理１にセツトさ
れ、その際第１ＡＮＤゲート１１３の第１入力端１１７
の論理１レベル〔この信号は既に述べたように論理装置
８５の″Ｃ″信号に一致する。〕が既に変化しているこ
とはない。この場合にも第１ＡＮＤゲート１１３の出力
端１１９に妨害信号が現れることは防止されねばならな
い・救済手段として、図６によれば第２インバータ１１
６の出力端１２６と第１ＡＮＤゲート１１３の第２入力
端１１８との間に論理遅延回路１２７が介設される。こ
の遅延回路は、″Ｃ″信号〔図３に示す論理装置８５の
第３出力端〕が減衰するよりも前に第１ＡＮＤゲート１
１３の第２入力端１１７に論理１が現れるのを防止す
る。
態が″内部″から″待機″へと移行する場合と同様
に、″外部″から″待機″へと移行するときにも短い信
号交差が同様に現れる。主旨上同様に図５ｂでは第１Ａ
ＮＤゲート１１３の第２入力端１１８は″外部″状態か
ら″待機″状態を占めるのと同時に論理１にセツトさ
れ、その際第１ＡＮＤゲート１１３の第１入力端１１７
の論理１レベル〔この信号は既に述べたように論理装置
８５の″Ｃ″信号に一致する。〕が既に変化しているこ
とはない。この場合にも第１ＡＮＤゲート１１３の出力
端１１９に妨害信号が現れることは防止されねばならな
い・救済手段として、図６によれば第２インバータ１１
６の出力端１２６と第１ＡＮＤゲート１１３の第２入力
端１１８との間に論理遅延回路１２７が介設される。こ
の遅延回路は、″Ｃ″信号〔図３に示す論理装置８５の
第３出力端〕が減衰するよりも前に第１ＡＮＤゲート１
１３の第２入力端１１７に論理１が現れるのを防止す
る。
【０１０３】図６に示す最終的フイードバツク抑制回路
１（５３ｂ）には、妨害信号を抑制するための図４に示
す静的措置も最後に述べられた動的措置も含まれてい
る。実際に試して判明したように、遅延回路１２７の遅
延時間Ｔ１は１００ｎｓ〜２００ｎｓの値に調整するこ
とができ、遅延回路１２８の遅延時間Ｔ２は５０ｎｓ〜
１００ｎｓの値に調整することができる。遅延回路は伝
搬遅延時間の遅れを補償するのに役立つので、調整すべ
き遅延時間はこれらの遅延回路に依存し、従つて回路技
術的実現の技術に依存する。
１（５３ｂ）には、妨害信号を抑制するための図４に示
す静的措置も最後に述べられた動的措置も含まれてい
る。実際に試して判明したように、遅延回路１２７の遅
延時間Ｔ１は１００ｎｓ〜２００ｎｓの値に調整するこ
とができ、遅延回路１２８の遅延時間Ｔ２は５０ｎｓ〜
１００ｎｓの値に調整することができる。遅延回路は伝
搬遅延時間の遅れを補償するのに役立つので、調整すべ
き遅延時間はこれらの遅延回路に依存し、従つて回路技
術的実現の技術に依存する。
【０１０４】要約するなら、前記回賂を用いて図１に示
すＣＡＮコントローラ７は任意数の個別バスシステムか
らなるスターカプラを、標準ＣＡＮアプリケーシヨンに
おいて単一のＣＡＮバスのみを運転するのと同様に運転
すると述べることができる。ある個別バスシステムのデ
ータ線の論理状態が接続された別のすべての個別バスシ
ステムに伝送される。調停は、調停機構を維持しながら
接続されたすべての個別バスシステムに拡張される。
すＣＡＮコントローラ７は任意数の個別バスシステムか
らなるスターカプラを、標準ＣＡＮアプリケーシヨンに
おいて単一のＣＡＮバスのみを運転するのと同様に運転
すると述べることができる。ある個別バスシステムのデ
ータ線の論理状態が接続された別のすべての個別バスシ
ステムに伝送される。調停は、調停機構を維持しながら
接続されたすべての個別バスシステムに拡張される。
【図１】３つのＴドライバを用いてＣＡＮ規格に対応し
た６つの個別バスシステム用のスターカプラのブロツク
図である。
た６つの個別バスシステム用のスターカプラのブロツク
図である。
【図２】Ｔドライバのブロツク図である。
【図３】Ｔドライバ内の論理装置を示す。
【図４】Ｔドライバ内でフイードバツクを抑制するため
の静的措置を示す。
の静的措置を示す。
【図５】図４に示すフイードバツク抑制措置における論
理状態を示す。
理状態を示す。
【図６】Ｔドライバ内でフイードバツクを抑制するため
の静的及び動的措置を示す。
の静的及び動的措置を示す。
【図７】ａは″論理１遅延″モジユールの記名を示し、
ｂは″論理１遅延″モジユールの構造を示し、ｃは″論
理１遅延″モジユールの時間線図を示す。
ｂは″論理１遅延″モジユールの構造を示し、ｃは″論
理１遅延″モジユールの時間線図を示す。
１，２，３ Ｔドライバ ４，５，６ ０Ｒゲート ７ ＣＡＮコントローラ
フロントページの続き (72)発明者 ヨツヘン・カルテル ドイツ連邦共和国ハノーヴアー・ライナウ シユトラーセ10 (72)発明者 ヴオルフガング・シユテール ドイツ連邦共和国ハノーヴアー・ヴイルデ ンブルフシユトラーセ11 (72)発明者 フランク・ピーチユ ドイツ連邦共和国ハノーヴアー・ベルンシ ユトラーセ14
Claims (12)
- 【請求項１】 搬送波検知多重アクセス方式（ＣＳＭ
Ａ）に従つてビツトごとに調停して作動する直列バスシ
ステムにおいて、バスシステムがスターカプラに接続さ
れた少なくとも２つの個別バスシステムからなり、接続
されたすべての個別バスシステムを含めて調停が行われ
るように、接続されたすべての個別バスシステムをこの
スターカプラが互いに接続して１つの総合バスシステム
とすることを特徴とする、直列バスシステム - 【請求項２】 ある個別バスシステムの論理レベルを、
接続された別のすべての個別バスシステムに伝送するた
めの手段が設けられており、その際に調停機構が維持さ
れることを特徴とする、請求項１に記載の直列バスシス
テム。 - 【請求項３】 優性レベルのフイードバツクを抑制する
ための手段が設けられていることを特徴とする、請求項
１又は２に記載の直列バスシステム。 - 【請求項４】 フイードバツク抑制手段が静的抑制措置
と動的抑制措置とからなることを特徴とする、請求項３
に記載の直列バスシステム。 - 【請求項５】 静的抑制措置を実現するために、ある時
点に１つの伝送方向のみが許容されていることを確保す
る回路が設けられていることを特徴とする、請求項３又
は４に記載の直列バスシステム。 - 【請求項６】 個別バスシステムの１つがバスコントロ
ーラとのインタフエースからなることを特徴とする、請
求項１ないし５の少なくとも１つに記載の直列バスシス
テム。 - 【請求項７】 スターカプラが２つの個別バスシステム
を運転する少なくとも１つのＴドライバを含むことを特
徴とする、請求項１ないし６の少なくとも１つに記載の
直列バスシステム。 - 【請求項８】 少なくとも１つの個別バスシステムを遮
断するための手段が設けられており、この手段が１つの
個別バスシステムの遮断によつてその他の個別バスシス
テムの間のデータトラヒツクが損なわれることのないよ
うに構成されていることを特徴とする、請求項１ないし
７の少なくとも１つに記載の直列バスシステム。 - 【請求項９】 個別バスシステムを遮断するための手段
として設けられている回路が、遮断されるべき個別バス
システムに付属したスターカプラの送信装置を遮断する
のに役立ち、かつ遮断されるべき個別バスシステムに付
属したスターカプラの受信装置を遮断するのに役立つこ
とを特徴とする、請求項８に記載の直列バスシステム。 - 【請求項１０】 個別バスシステムの永久故障を検知す
るための回路が設けられていることを特徴とする、請求
項１ないし９の少なくとも１つに記載の直列バスシステ
ム。 - 【請求項１１】 永久故障を検知するための回路が、許
容範囲の外側にある物理レベルを伝送媒体上で感知し及
び／又は受信装置で予想されるデータの非存在を確認す
るように構成されていることを特徴とする、請求項１０
に記載の直列バスシステム。 - 【請求項１２】 永久故障に基づいて個別バスシステム
を遮断するための手段が設けられていることを特徴とす
る、請求項１０又は１１に記載の直列バスシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4429953A DE4429953B4 (de) | 1994-08-24 | 1994-08-24 | Serielles Bussystem |
| DE4429953.2 | 1994-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879293A true JPH0879293A (ja) | 1996-03-22 |
| JP3750693B2 JP3750693B2 (ja) | 2006-03-01 |
Family
ID=6526400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24226095A Expired - Lifetime JP3750693B2 (ja) | 1994-08-24 | 1995-08-17 | 接続装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5903565A (ja) |
| EP (2) | EP1401158B1 (ja) |
| JP (1) | JP3750693B2 (ja) |
| DE (2) | DE4429953B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006070663A1 (ja) * | 2004-12-28 | 2008-06-12 | ローム株式会社 | 半導体装置および電子機器 |
| JP2019041146A (ja) * | 2017-08-22 | 2019-03-14 | 株式会社豊田自動織機 | 信号転送装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997031454A1 (en) * | 1996-02-22 | 1997-08-28 | Kvaser Consultant Ab | Device in a system operating with can-protocol and in a control and/or supervision system |
| DE19611944C2 (de) * | 1996-03-26 | 2003-03-27 | Daimler Chrysler Ag | Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus |
| DE19810292A1 (de) | 1998-03-10 | 1999-09-16 | Bayerische Motoren Werke Ag | Datenbus für mehrere Teilnehmer |
| DE19810291A1 (de) * | 1998-03-10 | 1999-09-16 | Bayerische Motoren Werke Ag | Datenbus für mehrere Teilnehmer |
| DE19826387C2 (de) * | 1998-06-12 | 2003-07-17 | Sgs Thomson Microelectronics | Überwachungsschaltung für ein Datenübertragungsnetz |
| US6131062A (en) * | 1999-01-21 | 2000-10-10 | Case Corporation | Apparatus and method for preventing an automatic operation sequence in a work vehicle |
| DE19922408B4 (de) * | 1999-05-14 | 2010-05-20 | Volkswagen Ag | Bus-System mit bei Störungen automatisch abschaltbaren Teilnetzen |
| DE19946993A1 (de) * | 1999-09-30 | 2001-04-19 | Infineon Technologies Ag | Schutzschaltung für ein zugriffsarbitriertes Bussystem-Netzwerk |
| DE19960800A1 (de) * | 1999-12-16 | 2001-07-05 | Siemens Ag | Datenaustausch auf einem Datenbus |
| US6822970B1 (en) * | 2000-01-31 | 2004-11-23 | Owens-Brockway Glass Container Inc. | Glassware forming system with star network communication configuration |
| DE10059769A1 (de) * | 2000-11-30 | 2002-06-06 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Fehlererkennung eines Zweidraht-Datenbusses |
| US6382122B1 (en) | 2001-06-22 | 2002-05-07 | Brunswick Corporation | Method for initializing a marine vessel control system |
| ITTO20010780A1 (it) * | 2001-08-03 | 2003-02-03 | Magneti Marelli Sistemi Elettr | Sistema per l'esclusione controllata di rami di una rete di comunicazione seriale in un sistema elettronico di controllo di dispositivi di b |
| US7372859B2 (en) * | 2003-11-19 | 2008-05-13 | Honeywell International Inc. | Self-checking pair on a braided ring network |
| EP1690376A1 (en) * | 2003-11-19 | 2006-08-16 | Honeywell International Inc. | Controlling start up in a tdma based network |
| EP1692823A1 (en) * | 2003-11-19 | 2006-08-23 | Honeywell International Inc. | High integrity data propagation in a braided ring |
| JP4295734B2 (ja) * | 2005-02-25 | 2009-07-15 | 三菱重工業株式会社 | バッテリー駆動車両及びその制御方法 |
| US7769932B2 (en) | 2005-09-09 | 2010-08-03 | Honeywell International, Inc. | Bitwise arbitration on a serial bus using arbitrarily selected nodes for bit synchronization |
| DE102005061395A1 (de) * | 2005-12-22 | 2007-06-28 | Robert Bosch Gmbh | Aktiver Sternpunkt für den Einsatz in einem Kommunikationssystem mit Sterntopologie |
| US7779196B2 (en) | 2006-03-01 | 2010-08-17 | Snap-On Technologies, Inc. | Interface between busses of different physical layers |
| US7680144B2 (en) * | 2006-09-12 | 2010-03-16 | Honeywell International Inc. | Device coupled between serial busses using bitwise arbitration |
| US7668084B2 (en) * | 2006-09-29 | 2010-02-23 | Honeywell International Inc. | Systems and methods for fault-tolerant high integrity data propagation using a half-duplex braided ring network |
| US7889683B2 (en) * | 2006-11-03 | 2011-02-15 | Honeywell International Inc. | Non-destructive media access resolution for asynchronous traffic in a half-duplex braided-ring |
| US7912094B2 (en) * | 2006-12-13 | 2011-03-22 | Honeywell International Inc. | Self-checking pair-based master/follower clock synchronization |
| US7656881B2 (en) * | 2006-12-13 | 2010-02-02 | Honeywell International Inc. | Methods for expedited start-up and clique aggregation using self-checking node pairs on a ring network |
| US7778159B2 (en) * | 2007-09-27 | 2010-08-17 | Honeywell International Inc. | High-integrity self-test in a network having a braided-ring topology |
| US8817597B2 (en) * | 2007-11-05 | 2014-08-26 | Honeywell International Inc. | Efficient triple modular redundancy on a braided ring |
| JP4948651B2 (ja) * | 2008-12-25 | 2012-06-06 | 三菱電機株式会社 | データ通信システムおよびデータ通信装置 |
| DE102010063528B4 (de) * | 2010-12-20 | 2012-10-11 | Dspace Digital Signal Processing And Control Engineering Gmbh | Verfahren zum Verbinden von Busleitungen zu Bussen und Vorrichtung zur Ausführung des Verfahrens |
| US20130304310A1 (en) * | 2012-05-14 | 2013-11-14 | Denso Corporation | Fail-safe control system for vehicle |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417334A (en) * | 1981-04-16 | 1983-11-22 | Ncr Corporation | Data processing system having dual-channel system bus |
| DE3546664C3 (de) * | 1985-02-22 | 1995-10-26 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
| US4715031A (en) * | 1985-09-23 | 1987-12-22 | Ford Motor Company | Vehicular data transfer communication system |
| US4845722A (en) * | 1987-10-16 | 1989-07-04 | Digital Equipment Corporation | Computer interconnect coupler employing crossbar switching |
| US4872163A (en) | 1988-12-22 | 1989-10-03 | American Telephone And Telegraph Company | Contention mechanism for communication networks |
| US5339307A (en) * | 1991-06-28 | 1994-08-16 | Digital Equipment Corporation | Data communication system with a local network interface |
| DE4224339A1 (de) | 1992-07-23 | 1994-01-27 | Sel Alcatel Ag | Bussystem für ein lokales Operationsnetzwerk |
-
1994
- 1994-08-24 DE DE4429953A patent/DE4429953B4/de not_active Expired - Lifetime
-
1995
- 1995-07-18 DE DE59511050T patent/DE59511050D1/de not_active Expired - Lifetime
- 1995-07-18 EP EP03022068A patent/EP1401158B1/de not_active Expired - Lifetime
- 1995-07-18 EP EP95111216A patent/EP0698980B1/de not_active Expired - Lifetime
- 1995-08-15 US US08/515,150 patent/US5903565A/en not_active Expired - Lifetime
- 1995-08-17 JP JP24226095A patent/JP3750693B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006070663A1 (ja) * | 2004-12-28 | 2008-06-12 | ローム株式会社 | 半導体装置および電子機器 |
| JP2019041146A (ja) * | 2017-08-22 | 2019-03-14 | 株式会社豊田自動織機 | 信号転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0698980A2 (de) | 1996-02-28 |
| EP0698980A3 (de) | 2001-01-10 |
| EP0698980B1 (de) | 2013-02-20 |
| EP1401158B1 (de) | 2006-05-31 |
| DE59511050D1 (de) | 2006-07-06 |
| DE4429953A1 (de) | 1996-02-29 |
| US5903565A (en) | 1999-05-11 |
| DE4429953B4 (de) | 2012-06-06 |
| EP1401158A1 (de) | 2004-03-24 |
| JP3750693B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0879293A (ja) | 直列バスシステム | |
| EP0689743B1 (en) | Bus transceiver with binary data transmission mode and ternary control transmission mode | |
| US5086427A (en) | Clocked logic circuitry preventing double driving on shared data bus | |
| US20080031166A1 (en) | Bidirectional transmission circuit and sending/receiving element | |
| US20030074511A1 (en) | Bus repeater | |
| JPH06224889A (ja) | スイッチ可能トランシーバインターフェース装置 | |
| US20210250199A1 (en) | Monolithic high-voltage transceiver connected to two different supply voltage domains | |
| US6232792B1 (en) | Terminating transmission lines using on-chip terminator circuitry | |
| US6657460B2 (en) | Spatially filtered data bus drivers and receivers and method of operating same | |
| KR20010062420A (ko) | 버스 시스템용 감결합 장치 | |
| EP1410589B1 (en) | Transmitter with active differential termination | |
| EP0199338B1 (en) | Repeater circuit | |
| US5404498A (en) | Voltage setting apparatus in a multiplex transmission system | |
| JP2002271347A (ja) | エラー管理手段を備えたトランシーバ | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JP2991081B2 (ja) | 非同期式シリアル通信回線網 | |
| EP1989630B1 (en) | Interface between busses of different physical layers | |
| EP1488570B1 (en) | Remote switching of a communication device in a communication network | |
| JP2004120042A (ja) | 二重系データ伝送システム | |
| JP3155763B2 (ja) | 信号処理装置 | |
| KR100356514B1 (ko) | 베이스보드 회로 | |
| JPH08181589A (ja) | バッファ制御回路 | |
| JPH03258051A (ja) | データ伝送装置 | |
| JP2006140710A (ja) | 通信装置および通信システム、ならびに通信の調停方法 | |
| JP2001067330A (ja) | 分散処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |