JPH10178322A - 中間周波増幅回路 - Google Patents

中間周波増幅回路

Info

Publication number
JPH10178322A
JPH10178322A JP8338226A JP33822696A JPH10178322A JP H10178322 A JPH10178322 A JP H10178322A JP 8338226 A JP8338226 A JP 8338226A JP 33822696 A JP33822696 A JP 33822696A JP H10178322 A JPH10178322 A JP H10178322A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
current
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8338226A
Other languages
English (en)
Inventor
Hiroshi Shono
寛 庄野
Shinsaku Fukuda
進作 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8338226A priority Critical patent/JPH10178322A/ja
Priority to KR1019970068397A priority patent/KR19980064107A/ko
Priority to NL1007809A priority patent/NL1007809C2/nl
Publication of JPH10178322A publication Critical patent/JPH10178322A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277Selecting one or more amplifiers from a plurality of amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 中間周波増幅回路の出力段の出力形態の選択
を可能にして、消費電力を低減し、歪みを改善する。 【解決手段】 電圧増幅回路32と第1の電流増幅回路
43とを有する第1の出力回路と、電圧増幅回路34と
第2の電流増幅回路44とを有する第2の出力回路と、
前記第1の出力回路と前記第2の出力回路の出力形態を
選択するスイッチ42を具備し、前記スイッチ42によ
り第1のレベルの制御信号が印加された場合、前記第1
の出力回路はプッシュプル回路として作動すると共に、
前記第2の出力回路は動作を停止し、一方、第2のレベ
ルの制御信号が印加された場合に、前記第1の出力回路
および前記第2の出力回路はエミッタフォロワ回路とし
て作動するように構成して、平衡、不平衡の出力段の形
態を選択する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はテレビチューナ等に
用いられる中間周波増幅器の出力段の回路構成に関す
る。
【0002】
【従来の技術】テレビチューナ等に用いられる従来の中
間周波増幅回路について図4を参照して説明する。
【0003】まず、従来の中間周波増幅回路60のブロ
ックの構成は、電圧増幅回路61、第1の出力回路6
2、第2の出力回路63より構成され、更に、第1の出
力回路62は第1の電圧増幅回路621と第1の電流増
幅回路622から、第2の出力回路63は第2の電圧増
幅回路631と第2の電流増幅回路632から構成され
ている。電圧増幅回路61で得られた信号S61aおよ
び信号S61bを第1の電圧増幅回路621および第2
の電圧増幅回路631とで各々所定のレベルまで増幅
し、更に、第1の電流増幅回路622と第2の電流増幅
回路632とで電流増幅を行っている。
【0004】中間周波増幅回路は、次段に接続される回
路により、出力形態として平衡出力または不平衡出力が
要求される。例えば直接、SAWフィルタ(表面波フィ
ルタ)を駆動するときは平衡出力が必要であり、このと
きSAWフィルタの負荷インピーダンスは400Ω程度
であるから、この負荷を駆動できる出力能力があればよ
い。一方、不平衡出力時には50Ω〜75Ωの負荷を駆
動することが求められ、例えばテレビチューナでは75
Ωの負荷に対して約1.2Vp−pの振幅となるまで信
号を直線的に増幅する必要があり、このために出力回路
には10mA以上のバイアス電流を流している。
【0005】上述したように、両方の出力形態に対応す
るため、回路構成上、第1の出力回路62と第2の出力
回路63の双方に10mA以上のバイアス電流を流して
いるが、不平衡出力時に使用しない出力回路、例えば第
2の電流増幅回路632に流れる電流が無駄となり、電
力消費が増大する要因となっていた。
【0006】この電力消費を低減するために、従来より
出力回路に流すバイアス電流を20%程度減らしてい
た。しかしながらこれは信号の歪みを増大させる原因と
なっていた。また、電力消費を低減する他の方法とし
て、平衡出力用、不平衡出力用の回路を個別に作ること
も行われているが、回路規模が大きくなる欠点があっ
た。
【0007】
【発明が解決しようとする課題】従って本発明は、テレ
ビチューナ等に用いられる中間周波増幅器の出力段にお
いて、消費電力をセーブした平衡または不平衡の出力形
態を選択できる回路構成を提供しようとするものであ
る。
【0008】
【課題を解決するための手段】本発明はかかる課題に鑑
みなされたものであって、テレビチューナ等に用いられ
る中間周波増幅回路において、少なくとも、電圧増幅回
路と、プッシュプルまたはエミッタフォロワを出力形態
として選択することが可能な第1の電流増幅回路とを有
する第1の出力回路と、電圧増幅回路と、動作停止また
はエミッタフォロワを出力形態として選択することが可
能な第2の電流増幅回路とを有する第2の出力回路と、
前記第1の出力回路と前記第2の出力回路の出力形態を
選択する制御手段とを具備し、前記制御手段から第1の
レベルの制御信号が印加された場合、前記第1の出力回
路はプッシュプル回路として作動すると共に、前記第2
の出力回路は動作を停止し、一方、前記制御手段より第
2のレベルの制御信号が印加された場合に、前記第1の
出力回路および前記第2の出力回路はエミッタフォロワ
回路として作動するように構成する。
【0009】前記制御信号が第2のレベルのとき、前記
第1の出力回路および前記第2の出力回路に印加される
バイアス電流は、略等しい値に設定する回路構成にす
る。
【0010】また、前記第1の出力回路の構成要素であ
る電圧増幅回路は、少なくとも第1の電圧増幅回路と第
2の電圧増幅回路とを具備し、前記制御信号が第1のレ
ベルであるときは前記第1の電圧増幅回路が動作し、一
方、前記制御信号が第2のレベルであるときは前記第2
の電圧増幅回路が動作するように構成する。
【0011】前記制御信号が第2のレベルであるとき、
前記第1の出力回路の第2の電圧増幅回路と、前記第2
の出力回路の電圧増幅回路は、略等しいバイアス電流が
印加されると共に、略等しい利得を得る回路構成にして
上記課題を解決する。
【0012】上述した回路構成により、平衡出力と不平
衡出力の出力形態を選択でき、平衡出力時には2つの出
力回路を動作させ、平衡出力を得ると共に、不平衡出力
時には使用しない出力段の動作を停止して、消費電力を
低減し、負荷の駆動能力を増加させる。
【0013】
【発明の実施の形態】本発明の実施の形態例について図
1ないし図3を参照して説明する。図1はテレビ受像機
の回路構成を示すブロック図であり、図2は本発明の中
間周波増幅回路の回路構成を示すブロック図であり、ま
た、図3は本発明の中間周波増幅回路の回路図である。
【0014】テレビ受像機の回路構成は図1に示すよう
に、アンテナ1から入力した高周波信号は高周波増幅回
路2で増幅された後、帯域フィルタ3で不要成分が取り
除かれ、周波数変換回路4により中間周波数、即ちIF
と称される低い周波数に変換され、IFに変換された信
号は中間周波増幅回路6で所定のレベルに増幅される。
ここまでの処理回路は、チューナブロック21と称さ
れ、その中でも周波数変換回路4、局部発振回路5、中
間周波増幅回路6は集積化されてチューナIC20にま
とめられることが多い。中間周波増幅回路6は負荷を駆
動させるために電流増幅を行っている。その後、帯域フ
ィルタ7を通した後、映像信号は映像IF回路8および
映像信号処理回路9で処理されてディスプレイ12に表
示され、一方、音声信号は音声IF回路10および音声
信号処理回路11で処理されてスピーカ13から出力さ
れる。
【0015】つぎに、本発明の原理について図2を参照
して説明する。中間周波増幅回路6は電圧増幅回路3
1、32、33、34、第1の電流増幅回路43、第2
の電流増幅回路44、制御用電源41、平衡、不平衡切
換用のスイッチ42から構成される。
【0016】電圧増幅回路31は、前段の周波数変換回
路4により中間周波数に変換された信号を増幅し、互い
に位相が180°ずれた信号S31a、S31bを作成
し出力する。
【0017】電圧増幅回路32には制御入力用の端子T
32cがあり、この端子T32cがローレベルの場合は
バイアスの供給が停止され、電圧増幅回路32は停止状
態になる。このとき端子T32aは開放状態になり、端
子T32bは接地レベルとなる。一方、端子T32cが
ハイレベルの場合は電圧増幅回路32は動作状態にな
り、端子T32aからは信号S31aを電圧増幅した信
号S32aが出力され、また、端子T32bからは信号
S32aとは位相が180°ずれた、信号S31bを電
圧増幅した信号S32bが出力される。
【0018】電圧増幅回路33には制御入力用の端子T
33cがあり、この端子T33cがローレベルの場合は
電圧増幅回路33は動作状態となり、信号S31aを所
定の値まで増幅し、端子T33aから信号S33aを出
力する。一方、端子T33cがハイレベルの場合は電圧
増幅回路33は停止状態となる。
【0019】電圧増幅回路34には制御入力用の端子T
34cがあり、この端子T34cがローレベルの場合は
電圧増幅回路34は動作状態となり、信号S31bを所
定の値まで増幅し、端子T34bから信号S34bを出
力する。このとき、電圧増幅回路34の利得は電圧増幅
回路32と略等しくなるように設定されていて、端子T
33cおよび端子T34cがローレベルのとき、信号S
33a、信号S34bは互いに位相が180°ずれた平
衡信号となる。一方、端子T34cがハイレベルの場合
は電圧増幅回路34は停止状態となる。
【0020】第1の電流増幅回路43は2個のNPNト
ランジスタ35、36と電流設定用の抵抗37からなる
プッシュプル回路と、制御用の端子T38cを有する電
流源回路38とから構成されている。端子T38cがハ
イレベルの場合、電流源回路38は停止状態になり、電
圧増幅回路32からの信号S32aと信号S32bとを
第1の電流増幅回路43に入力とするプッシュプル動作
の電流増幅器として動作する。このときのバイアス電流
は信号S32bの直流バイアス電圧値と抵抗37によっ
て設定される。
【0021】一方、端子T38cがローレベルの場合、
端子T32cもローレベルであって電圧増幅回路32も
停止状態であり、従って端子T32bは接地レベルとな
るため、トランジスタ36はOFFとなる。このとき電
流源回路38は動作状態であり、トランジスタ35にバ
イアス電流を供給する。このためトランジスタ35はエ
ミッタフォロワ型の増幅回路となり、信号S33aを電
流増幅しTout1に出力する。
【0022】第2の電流増幅回路44は制御用の端子T
40cを有する電流源回路40と、エミッタフォロワ型
電流増幅回路を構成するトランジスタ39からなり、端
子T40cがハイレベルのとき電流源回路40は停止状
態となり、第2の電流増幅回路44も停止状態となる。
一方、端子T40cがローレベルのとき、電流源回路4
0は動作状態となり、電流源回路38と略等しいバイア
ス電流をトランジスタ39に供給するように設定されて
いる。
【0023】ここで、制御用の端子T32c、T33
c、T34c、T38c、T40cには制御用電源41
の電圧がスイッチ42を介して供給され、このスイッチ
42の開閉により前述した電圧増幅回路32、33、3
4、電流源回路38、40の動作が制御される。
【0024】つぎに、スイッチ42が閉じられ、各制御
用の端子がハイレベルとなって不平衡出力の出力形態が
選択された時の信号の流れについて述べる。このとき、
電圧増幅回路33、34、電流源回路38、および第2
の電流増幅回路44は動作停止の状態となる。従って、
電圧増幅回路31で増幅された信号S31aは、電圧増
幅回路32で更に増幅された後、2個のNPNトランジ
スタ35、36よりなるプッシュプル型増幅回路により
電流増幅され、出力端子Tout1に出力される。
【0025】このとき、トランジスタ35、36には5
0〜75Ωの負荷を駆動することができるバイアス電流
を流す必要がある。本発明に用いる2個のNPNトラン
ジスタからなるプッシュプル型増幅回路では8mA程度
のバイアス電流で所望の特性を得ることができる。この
バイアス電流は電圧増幅回路32の出力用の端子T32
bの電圧と抵抗37とによって設定されるため、平衡出
力時のバイアスとは全く独立して設定することが可能で
ある。
【0026】つぎに、スイッチ42が開かれ、各制御用
の端子がローレベルとなって平衡出力の出力形態が選択
された時の信号の流れについて述べる。前述したように
電圧増幅回路32とトランジスタ36は停止状態にある
ため、これらは信号の流れに影響を与えない。
【0027】電圧増幅回路31で増幅された信号は位相
が互いに180°異なる信号S31a、S31bとして
電圧増幅回路33、34に入力される。電圧増幅回路3
3、34は利得が略等しい回路に構成されていて、電圧
増幅された信号S33a、S34bも互いに180°位
相の異なる信号となる。
【0028】信号S33aはトランジスタ35と電流源
回路38からなるエミッタフォロワ回路により電流増幅
され、端子Tout1より出力され、また、信号S34
bはトランジスタ39と電流源回路40よりなるエミッ
タフォロワ回路により電流増幅され、端子Tout2よ
り出力される。
【0029】電流源回路38、40を450Ω程度の負
荷を駆動するのに十分な電流、例えば4mA程度の略等
しい電流を出力するように設定することで、端子Tou
t1、Tout2より互いに位相が180°異なる平衡
出力が得られる。出力部のバイアス電流は電流源回路3
8、40のみで設定されるため、不平衡出力形態のバイ
アス電流とは全く独立して設定することができる。
【0030】また、電圧増幅回路32、33、34は独
立して利得を設定することができるため、平衡時と不平
衡時とのそれぞれの利得を独立して設定することが可能
となる。
【0031】つぎに図2に示す中間周波増幅回路6の具
体的な実施例について図3を参照して説明する。尚、こ
こで述べる回路構成は図2を参照して説明した本発明を
具現化する1例であって、同様の働きをする他の回路構
成を用いてもよいことは当然である。
【0032】電圧増幅回路51は抵抗R1、R2、R
3、R4とトランジスタQ1、Q2、更に電流源I1よ
り構成される作動増幅器であり、利得は抵抗R1、R
2、R3、R4により略決定される。抵抗R5、R6お
よび定電圧源50はバイアス決定用の素子である。増幅
された信号S41a、信号S41bは直流成分カット用
のコンデンサC1、C2、C3を介して次段に接続され
る。
【0033】電圧増幅回路52はエミッタ接地型の増幅
回路であり、増幅回路はトランジスタQ5、抵抗R1
2、R13より構成される。抵抗R9、R10によって
トランジスタQ5のベースバイアスが決定され、抵抗R
11を介してバイアス電圧が供給される。制御入力の端
子T42cから入力された制御信号は、抵抗R7、R
8、トランジスタQ3で構成された反転回路により極性
を反転した後、トランジスタQ4に供給される。
【0034】まず、端子T42cがハイレベルのとき、
即ち、スイッチ42が閉じられると出力形態は不平衡出
力が選択される。トランジスタQ3のコレクタ電位はロ
ーレベルとなり、トランジスタQ4はOFF状態とな
る。バイアスを決定する接続点ND1の電位は抵抗R
9、R10の比で決定されるバイアス電圧をトランジス
タQ5に供給し、また、電圧増幅回路52は端子T42
inから入力された信号を抵抗R12とR13によって
決定される利得まで増幅し、信号S42aを端子T42
aより出力する。同時に端子T42inから入力された
信号はトランジスタQ5のベース電位と等しい直流電圧
を有する信号S42bとして、端子T42bから出力さ
れる。この信号S42aと信号S42bは位相が180
°ずれた信号であり、不平衡時に次段のトランジスタQ
10、Q11で構成されるプッシュプル回路を駆動させ
るために用いられる。
【0035】つぎに、端子T42cがローレベルのと
き、即ち、スイッチ42が開かれると出力形態は平衡出
力が選択される。端子T42cがローレベルのとき、ト
ランジスタQ3 のコレクタ電位はハイレベルとなり、ト
ランジスタQ4 はON状態となる。従って、接続点ND
1の電位は略接地レベルとなり、トランジスタQ5 はO
FF状態となると共に、端子T42bも略接地レベルと
なる。
【0036】電圧増幅回路53は平衡出力時に用いられ
るエミッタ接地型増幅回路で、増幅動作はトランジスタ
Q7、抵抗R18で構成される。その出力はオープンコ
レクタ形式であり、負荷は電圧増幅回路52の抵抗R1
2と共用し、利得は抵抗R12とR18とで決定され
る。抵抗R15とR16はバイアス決定用の抵抗で、バ
イアス電圧は電源電圧Vccを抵抗R15とR16との分
割して決定され、抵抗R17を介してトランジスタQ7
に供給される。
【0037】トランジスタQ6は制御用のトランジスタ
で端子T43cに入力される信号がハイレベルのとき、
トランジスタQ6はONとなり、トランジスタQ6のコ
レクタ、即ち、接続点ND2は略接地状態となり、従っ
て、トランジスタQ7は停止状態となる。また、端子T
43cがローレベルのとき、トランジスタQ6はOFF
となり、接続点ND2の電圧は電源電圧Vccを抵抗R1
5とR16とで分割した値となり、この電圧をトランジ
スタQ7に供給することにより電圧増幅回路53は増幅
動作を行う。
【0038】電圧増幅回路54は平衡出力時に用いられ
るエミッタ接地型増幅回路で増幅動作はトランジスタQ
9によって行う。平衡動作を行うために電圧増幅回路5
4の利得を電圧増幅回路53の利得と略等しくする必要
があるため、R23=R18、R24=R12とし、バ
イアス条件も等しくするために、R20=R15、R2
1=R16、R22=R17と設定する。
【0039】電流増幅回路55は不平衡出力時、即ち、
端子T45cがローレベルで端子T42bにバイアス電
圧が与えられているとき、トランジスタQ10とトラン
ジスタQ11のプッシュプル回路として動作し、端子T
42aと端子T42bから出力される位相の180°ず
れた信号S42aと信号S42bとによって交互にO
N、OFFをすることにより、端子Tout1に接続さ
れる負荷を駆動する。
【0040】このときバイアス電流は信号S42bの直
流バイアス、即ち、電圧増幅回路52の接続点ND1で
決定されるバイアス電位と抵抗R25によって決定さ
れ、端子Tout1に接続される負荷を十分に駆動でき
る値に設定される。
【0041】平衡出力時には端子T42bは接地レベル
となるため、トランジスタQ11はOFFとなる。この
ときトランジスタQ12は電流源回路57のトランジス
タQ15とカレントミラー回路を構成し、基準電流I
2、抵抗R26、R28で決定される電流を流す定電流
源として動作する。そのためトランジスタQ10はエミ
ッタフォロワ回路として動作し、入力された信号を電流
増幅する。このときのバイアス電流は平衡時の負荷、例
えば400Ωを駆動するための電流を流せばよいので、
不平衡時よりも小さなバイアス電流に設定することがで
きる。
【0042】電流増幅回路56は平衡動作時、即ち、ス
イッチ42が開放されているときに動作し、入力信号を
電流増幅するためのエミッタフォロワ回路を構成するト
ランジスタQ13と、バイアス電流を決定するカレント
ミラー回路を構成するトランジスタQ14と抵抗R27
からなる。平衡出力時のバランスをとるためにR27=
R26と設定し、平衡出力時の電流増幅回路55と略等
しいバイアス電流が流れる。
【0043】電流源回路57は基準電流I2と、カレン
トミラー回路を構成するトランジスタQ15と抵抗R2
8、更に不平衡時にカレントミラー回路の出力をOFF
にするためのトランジスタQ16と抵抗R29より構成
される。不平衡時、即ち、端子T47cへの入力がハイ
レベルのとき、トランジスタQ16はONとなり、接続
点ND3の電位は接地レベルとなる。そのため電流源回
路57に接続されるトランジスタQ12、Q14はOF
Fとなる。一方、平衡時には基準電流I2と抵抗R2
6、R27、R28によって決定される電流をトランジ
スタQ12、Q14に流して、これを動作させる。
【0044】スイッチ42は制御用の端子T42c、T
43c、T44c、T47cに制御用電源41を接続す
るためのスイッチで、不平衡時にはスイッチ42は閉じ
られて制御用電源41の電圧を各制御用の端子に印加
し、平衡時には開かれて各制御用の端子は接地レベルと
なる。抵抗R30はスイッチ42が開放されたとき、制
御用の端子が安定して接地レベルとなるための抵抗であ
る。
【0045】各制御用の端子に直列にはいる抵抗R7、
R14、R19、R29はスイッチング用のトランジス
タに流れる電流差によって、トランジスタがONとなる
電位が異なってくることによる動作の不安定さを防止す
るためのものである。
【0046】つぎに、図3に示した中間周波増幅回路の
信号の流れについて説明する。
【0047】まず、不平衡出力を選択するときはスイッ
チ42を閉じる。これにより制御用の端子T42c、T
43c、T44c、T47cに制御用電源41の直流電
圧が印加されて電圧増幅回路53、54、電流増幅回路
56、および電流源回路57は停止状態になる。入力端
子Tin1、Tin2より入力された信号は電圧増幅回
路51で増幅された後、電圧増幅回路52で更に増幅さ
れ、電流増幅回路55のトランジスタQ10、Q11よ
りなるプッシュプル回路から出力端子Tout1に出力
される。
【0048】つぎに、平衡出力を選択するときはスイッ
チ42を開放する。これにより制御用の端子T42c、
T43c、T44c、T47cは略接地レベルになり、
電圧増幅回路52とトランジスタQ11は停止状態とな
る。電圧増幅回路51で増幅された入力信号は増幅され
た後、信号S41a、信号S41bが得られる。信号S
41a、信号S41bは各々利得等が略等しい電圧増幅
回路53、54で電圧増幅され、各々エミッタフォロワ
型の電流増幅回路55、56より平衡信号として出力さ
れる。
【0049】尚、上述した回路構成で不平衡出力時の電
流増幅回路55はプッシュプル型となっているが、その
トランジスタQ11、抵抗R25に替わって、別の電流
源回路を用い、不平衡時にはバイアス電流の増加するエ
ミッタフォロワ回路として構成してもよい。
【0050】
【発明の効果】以上の説明から明らかなように、本発明
の中間周波増幅回路によると、消費電力を低減して、平
衡または不平衡の出力形態が選択できると共に、いずれ
の出力形態においても信号の歪みを改善することができ
る。
【0051】また、平衡出力および不平衡出力の各々の
場合の利得を任意の値に設定することができ、いずれの
出力形態においても最適な利得配分とすることができ
る。
【0052】更に、本発明の中間周波増幅回路は1つの
集積回路に集積することができ、平衡出力または不平衡
出力の設定は、集積回路の所定の端子に選択条件を入力
することにより容易に行うことができる。
【図面の簡単な説明】
【図1】 テレビ受像機の回路構成を示すブロック図で
ある。
【図2】 本発明の中間周波増幅回路の回路構成を示す
ブロック図である。
【図3】 本発明の中間周波増幅回路の回路図である。
【図4】 中間周波増幅回路の回路構成を示すブロック
図である。
【符号の説明】
1…アンテナ、2…高周波増幅回路、3…帯域フィル
タ、4…周波数変換回路、5…局部発振回路、6…中間
周波増幅回路、7…帯域フィルタ、8…映像IF回路、
9…映像信号処理回路、10…音声IF回路、11…音
声信号処理回路、12…ディスプレイ、13…スピー
カ、20…チューナIC、21…チューナブロック、3
1,32,33,34…電圧増幅回路、38,40…電
流源回路、41…制御用電源、42…スイッチ、43…
第1の電流増幅回路、44…第2の電流増幅回路、50
…定電圧源、51,52,53,54…電圧増幅回路、
55,56…電流増幅回路、57…電流源回路、60…
中間周波増幅回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 テレビチューナ等に用いられる中間周波
    増幅回路において、 少なくとも、 電圧増幅回路と、プッシュプルおよびエミッタフォロワ
    の何れか一方を出力形態として選択することが可能な第
    1の電流増幅回路とを有する第1の出力回路と、 電圧増幅回路と、動作停止またはエミッタフォロワを出
    力形態として選択することが可能な第2の電流増幅回路
    とを有する第2の出力回路と、 前記第1の出力回路と前記第2の出力回路の出力形態を
    選択する制御手段とを具備し、 前記制御手段から第1のレベルの制御信号が印加された
    場合、前記第1の出力回路はプッシュプル回路として作
    動すると共に、前記第2の出力回路は動作を停止し、 一方、前記制御手段より第2のレベルの制御信号が印加
    された場合に、前記第1の出力回路および前記第2の出
    力回路はエミッタフォロワ回路として作動することを特
    徴とする中間周波増幅回路。
  2. 【請求項2】 前記制御信号が第2のレベルのとき、前
    記第1の出力回路および前記第2の出力回路に印加され
    るバイアス電流を、略等しい値に設定する手段を有する
    ことを特徴とする、請求項1に記載の中間周波増幅回
    路。
  3. 【請求項3】 前記第1の出力回路の構成要素である電
    圧増幅回路は、少なくとも第1の電圧増幅回路と第2の
    電圧増幅回路とを具備し、 前記制御信号が第1のレベルであるときは前記第1の電
    圧増幅回路が動作し、一方、前記制御信号が第2のレベ
    ルであるときは前記第2の電圧増幅回路が動作するよう
    に構成したことを特徴とする、請求項1に記載の中間周
    波増幅回路。
  4. 【請求項4】 前記制御信号が第2のレベルであると
    き、前記第1の出力回路の第2の電圧増幅回路と前記第
    2の出力回路の電圧増幅回路は、略等しいバイアス電流
    が印加されると共に、略等しい利得を得る回路構成であ
    ることを特徴とする、請求項1に記載の中間周波増幅回
    路。
JP8338226A 1996-12-18 1996-12-18 中間周波増幅回路 Pending JPH10178322A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8338226A JPH10178322A (ja) 1996-12-18 1996-12-18 中間周波増幅回路
KR1019970068397A KR19980064107A (ko) 1996-12-18 1997-12-12 중간주파 증폭회로
NL1007809A NL1007809C2 (nl) 1996-12-18 1997-12-16 Middenfrequentie versterkerschakeling.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8338226A JPH10178322A (ja) 1996-12-18 1996-12-18 中間周波増幅回路

Publications (1)

Publication Number Publication Date
JPH10178322A true JPH10178322A (ja) 1998-06-30

Family

ID=18316122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8338226A Pending JPH10178322A (ja) 1996-12-18 1996-12-18 中間周波増幅回路

Country Status (3)

Country Link
JP (1) JPH10178322A (ja)
KR (1) KR19980064107A (ja)
NL (1) NL1007809C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527923A (ja) * 1998-10-05 2002-08-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ If増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633165A (en) * 1969-12-15 1972-01-04 Applied Dynamics Inc Analog data transmission system
JPS6038043B2 (ja) * 1978-09-27 1985-08-29 パイオニア株式会社 スイツチ回路
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
JP3038952B2 (ja) * 1991-03-15 2000-05-08 日本電気株式会社 増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527923A (ja) * 1998-10-05 2002-08-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ If増幅器

Also Published As

Publication number Publication date
KR19980064107A (ko) 1998-10-07
NL1007809A1 (nl) 1998-06-19
NL1007809C2 (nl) 2002-03-12

Similar Documents

Publication Publication Date Title
JPH11308054A (ja) 二重平衡変調器及び直交変調器
JPS63240109A (ja) 差動増幅器
JPH10178322A (ja) 中間周波増幅回路
JP2003023331A (ja) 可変利得増幅器
JP3718894B2 (ja) 出力回路
JPH1041813A (ja) 位相同期回路
JPH04318702A (ja) スイッチングブリッジ増幅器
JP3143262B2 (ja) 増幅回路
JP3143153B2 (ja) 増幅回路
JP4325030B2 (ja) 増幅回路
JP3441356B2 (ja) 増幅回路
JP3249254B2 (ja) 集積化増幅器
JP2000050177A (ja) 出力回路およびこれを用いたチューナ装置
JP2693058B2 (ja) 増幅回路
JPH11317633A (ja) 可変利得増幅器
JP2554054B2 (ja) 増幅器
JP3169145B2 (ja) 発振器
KR920006336B1 (ko) 2포트_네가티브피드백을 가지는 집적회로
JPH11136048A (ja) Btl増幅回路
JPH1038928A (ja) オシロスコープ用減衰回路
JP2001007668A (ja) 可変利得増幅回路
JPH0897649A (ja) 演算増幅器
JPH11317630A (ja) 増幅回路
JPH0685568A (ja) 差動増幅器
JPH098558A (ja) 出力信号制御装置