JPH1041813A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH1041813A JPH1041813A JP9110460A JP11046097A JPH1041813A JP H1041813 A JPH1041813 A JP H1041813A JP 9110460 A JP9110460 A JP 9110460A JP 11046097 A JP11046097 A JP 11046097A JP H1041813 A JPH1041813 A JP H1041813A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- voltage
- phase
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 4
- 230000002194 synthesizing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 増幅器を二つの部分に分割することにより
電圧振幅発振器に高増幅された電圧を供給し、電荷ポン
プ回路と共に使用される高出力電流を低インピーダンス
出力に供給できる位相同期回路を提供する。 【解決手段】 ＲＦチャンネルシンセサイズのための
電荷ポンプ７を備えた位相同期回路のためのオペアンプ
などの増幅手段５ａ，５ｂは増幅器を２つの段５ａ，５
ｂに分割するために使われる低供給電圧を供給し、５ａ
における出力は電圧増幅の幅が広い高インピーダンスエ
ミッタ接地の相補形トランジスタであり、オペアンプ５
ｂの一部は増幅器が一つであるときよりも低いゲインを
供給するための抵抗性のフィードバックと増幅段５ａか
らの反転入力を入力する電荷供給ポンプ７からの電流を
供給するループフィルタ周りのフィードバック信号を供
給するための低インピーダンス出力を有する。また、段
５ａと５ｂを入れ替えたものを選択することも可能であ
る。
電圧振幅発振器に高増幅された電圧を供給し、電荷ポン
プ回路と共に使用される高出力電流を低インピーダンス
出力に供給できる位相同期回路を提供する。 【解決手段】 ＲＦチャンネルシンセサイズのための
電荷ポンプ７を備えた位相同期回路のためのオペアンプ
などの増幅手段５ａ，５ｂは増幅器を２つの段５ａ，５
ｂに分割するために使われる低供給電圧を供給し、５ａ
における出力は電圧増幅の幅が広い高インピーダンスエ
ミッタ接地の相補形トランジスタであり、オペアンプ５
ｂの一部は増幅器が一つであるときよりも低いゲインを
供給するための抵抗性のフィードバックと増幅段５ａか
らの反転入力を入力する電荷供給ポンプ７からの電流を
供給するループフィルタ周りのフィードバック信号を供
給するための低インピーダンス出力を有する。また、段
５ａと５ｂを入れ替えたものを選択することも可能であ
る。
Description
【０００１】
【発明の属する技術分野】本発明はトランシーバのＲＦ
チャンネル周波数シンセサイザに用いられる位相同期回
路に関し、特に無線ＬＡＮに使用されるトランシーバに
関する。後者の一つの応用は、ホストプロセッサと通信
を行なうラップトップやＰＯＳ端末などのポータブル端
末に用いられ、トランシーバはＰＣＭＣＩＡ（パーソナ
ルコンピュータメモリカード国際協会）カードのような
標準ＰＣ拡張カードに適合する。このカードは標準供給
電圧は3.0 ボルト±10％であり位相同期回路を導入する
ことにより最低供給電圧を2.7 ボルトに制限することに
なる。
チャンネル周波数シンセサイザに用いられる位相同期回
路に関し、特に無線ＬＡＮに使用されるトランシーバに
関する。後者の一つの応用は、ホストプロセッサと通信
を行なうラップトップやＰＯＳ端末などのポータブル端
末に用いられ、トランシーバはＰＣＭＣＩＡ（パーソナ
ルコンピュータメモリカード国際協会）カードのような
標準ＰＣ拡張カードに適合する。このカードは標準供給
電圧は3.0 ボルト±10％であり位相同期回路を導入する
ことにより最低供給電圧を2.7 ボルトに制限することに
なる。
【０００２】
【従来の技術】従来の多くの位相同期回路シンセサイザ
では、図４に示すように電荷ポンプ回路は電圧制御発振
器（ＶＣＯ）を直接駆動するように使用されるループフ
ィルタを構成する部分は、出力が接地された電荷ポンプ
回路に接続されている。
では、図４に示すように電荷ポンプ回路は電圧制御発振
器（ＶＣＯ）を直接駆動するように使用されるループフ
ィルタを構成する部分は、出力が接地された電荷ポンプ
回路に接続されている。
【０００３】位相検出器１は電源２からの正のパルスま
たは電源３からの負のパルスを、電圧制御発振器４の周
波数が基準発振器の周波数より高周波であるか低周波で
あるかにより、電圧調整装置４に供給する。
たは電源３からの負のパルスを、電圧制御発振器４の周
波数が基準発振器の周波数より高周波であるか低周波で
あるかにより、電圧調整装置４に供給する。
【０００４】高周波回路に使われるれるＮＰＮトランジ
スタを全てに用いているバイポーラ電荷ポンプ回路が提
案されている（GB-B-2 249 443) 。なぜならＰＮＰトラ
ンジスタは利用できないか成果が低いからである。この
場合、電荷ポンプ回路は電荷ポンプの出力を一定電圧に
保つためのオペアンプに接続され、オペアンプの出力は
ＶＣＯ制御電圧に供給される。ＶＣＯの周波数分布が広
範囲のときには、参照される低供給電圧の場合に、ＶＣ
Ｏからの必要な同調範囲を得るために増幅器の出力を供
給電圧の振幅に近づけることが必要である。
スタを全てに用いているバイポーラ電荷ポンプ回路が提
案されている（GB-B-2 249 443) 。なぜならＰＮＰトラ
ンジスタは利用できないか成果が低いからである。この
場合、電荷ポンプ回路は電荷ポンプの出力を一定電圧に
保つためのオペアンプに接続され、オペアンプの出力は
ＶＣＯ制御電圧に供給される。ＶＣＯの周波数分布が広
範囲のときには、参照される低供給電圧の場合に、ＶＣ
Ｏからの必要な同調範囲を得るために増幅器の出力を供
給電圧の振幅に近づけることが必要である。
【０００５】従来のオペアンプ装置は図５に示されるよ
うに補足的な出力の段を用いる。しかしこれは一般的な
３ボルトの電圧を供給する場合において相当な電圧を示
す少なくとも２倍のダイオードｄｒｏｐ（トータルで約
1.6 ボルト）によって出力の有用な増幅を減ずることに
なる。
うに補足的な出力の段を用いる。しかしこれは一般的な
３ボルトの電圧を供給する場合において相当な電圧を示
す少なくとも２倍のダイオードｄｒｏｐ（トータルで約
1.6 ボルト）によって出力の有用な増幅を減ずることに
なる。
【０００６】図６に示される二者択一出力段階は（図５
に見られるようなコレクタ接地よりもむしろ）エミッタ
接地モードの相補トランジスタを用いる。そしてこの二
者択一出力段階はもし出力段階が適切に設計されていれ
ば電圧ロスをほんの数10ミリホ゛ルト に減らすことができ
る。しかしながら、この電圧ロスを削減する過程で出力
インピーダンスが図２に比べて増加してしまい、このこ
とでオペアンプの仮想接地入力電圧における電荷ポンプ
の出力を抑制することが難しくなる。
に見られるようなコレクタ接地よりもむしろ）エミッタ
接地モードの相補トランジスタを用いる。そしてこの二
者択一出力段階はもし出力段階が適切に設計されていれ
ば電圧ロスをほんの数10ミリホ゛ルト に減らすことができ
る。しかしながら、この電圧ロスを削減する過程で出力
インピーダンスが図２に比べて増加してしまい、このこ
とでオペアンプの仮想接地入力電圧における電荷ポンプ
の出力を抑制することが難しくなる。
【０００７】
【発明が解決しようとする課題】上記に加えて、全ての
ＮＰＮトランジスタを使っている電荷ポンプ回路が図６
に見られる出力段階をもつオペアンプとの連結に使われ
ているとすると、実際に実現するのは難しい。 何故な
ら電荷ポンプ出力電流は良いノイズパフォーマンスのた
め相対的に高い（１MHz において少なくとも±１ミリアンフ゜
に10ｎｓから１μｓ継続されるパルス）からである。
そしてこの電荷ポンプ出力電流はもしループ設定時間が
影響を受けていなければ過渡現象下で増幅出力から供給
される。多くの高周波数の行程においては図６にみられ
るような適切なゲインで１ミリアンフ゜電源を必要とする相補
ＰＮＰトランジスタ対は非常に大きくなる。
ＮＰＮトランジスタを使っている電荷ポンプ回路が図６
に見られる出力段階をもつオペアンプとの連結に使われ
ているとすると、実際に実現するのは難しい。 何故な
ら電荷ポンプ出力電流は良いノイズパフォーマンスのた
め相対的に高い（１MHz において少なくとも±１ミリアンフ゜
に10ｎｓから１μｓ継続されるパルス）からである。
そしてこの電荷ポンプ出力電流はもしループ設定時間が
影響を受けていなければ過渡現象下で増幅出力から供給
される。多くの高周波数の行程においては図６にみられ
るような適切なゲインで１ミリアンフ゜電源を必要とする相補
ＰＮＰトランジスタ対は非常に大きくなる。
【０００８】本発明は、従来の一般的な増幅器を二つの
部分に分割することによって電圧制御発振器に増幅率の
大きな電圧を供給し、また電荷ポンプ回路と共に用いる
時に必要な低出力インピーダンスの高出力電流を供給す
ることを可能とする位相同期回路を提供することを目的
とする。
部分に分割することによって電圧制御発振器に増幅率の
大きな電圧を供給し、また電荷ポンプ回路と共に用いる
時に必要な低出力インピーダンスの高出力電流を供給す
ることを可能とする位相同期回路を提供することを目的
とする。
【０００９】
【課題を解決するための手段】かかる目的を達成するた
めに本発明の位相同期回路は、電圧制御発振器と、電圧
制御発振器を駆動するための増幅手段と、電圧制御発振
器の出力から引き出された信号と基準増幅器から引き出
された信号の間の位相誤差に従って磁性が変化する信号
のための出力を有する電荷ポンプ回路とを有する位相同
期回路において、増幅手段は、信号を受信するための電
荷ポンプ回路の出力と接続された第１の増幅器と、第１
の増幅器と直列に接続された第２の増幅器とを有し、一
方の増幅器の出力は供給電圧振幅の高低間の電位差にか
かわらず大部分を増幅させることができ、増幅器の出力
の周波数を調整するための電圧制御発振器に接続され、
他方の増幅はループフィルタによって電荷供給回路の出
力に接続された低インピーダンスの出力を有することを
特徴とする。
めに本発明の位相同期回路は、電圧制御発振器と、電圧
制御発振器を駆動するための増幅手段と、電圧制御発振
器の出力から引き出された信号と基準増幅器から引き出
された信号の間の位相誤差に従って磁性が変化する信号
のための出力を有する電荷ポンプ回路とを有する位相同
期回路において、増幅手段は、信号を受信するための電
荷ポンプ回路の出力と接続された第１の増幅器と、第１
の増幅器と直列に接続された第２の増幅器とを有し、一
方の増幅器の出力は供給電圧振幅の高低間の電位差にか
かわらず大部分を増幅させることができ、増幅器の出力
の周波数を調整するための電圧制御発振器に接続され、
他方の増幅はループフィルタによって電荷供給回路の出
力に接続された低インピーダンスの出力を有することを
特徴とする。
【００１０】
【発明の実施の形態】図１または図２を用いて本発明の
位相同期回路の第一の実施形態を説明する。図１に関し
て、位相同期回路は無線ＬＡＮに使用されるトランシー
バのＲＦチャンネルをシンセサイズするためのローカル
回路を形成する。トランシーバはＰＣＭＣＩＡ（パーソ
ナルコンピュータメモリカード国際協会）サイズのカー
ドに含まれている。ＰＣＭＣＩＡサイズのカードはラッ
プトップやポスシステムに用いられる携帯用端末に合う
ように調整されている。会話のための周波数は2.4 〜2.
5 ＧＨｚの範囲に含まれる。ＶＣＯは典型的に2.05〜2.
15ＧＨｚに同調される。このカードの標準供給電圧は3.
0 ホ゛ルト ±10％であり、それゆえ少なくとも2.7ホ゛ルト で
ある。
位相同期回路の第一の実施形態を説明する。図１に関し
て、位相同期回路は無線ＬＡＮに使用されるトランシー
バのＲＦチャンネルをシンセサイズするためのローカル
回路を形成する。トランシーバはＰＣＭＣＩＡ（パーソ
ナルコンピュータメモリカード国際協会）サイズのカー
ドに含まれている。ＰＣＭＣＩＡサイズのカードはラッ
プトップやポスシステムに用いられる携帯用端末に合う
ように調整されている。会話のための周波数は2.4 〜2.
5 ＧＨｚの範囲に含まれる。ＶＣＯは典型的に2.05〜2.
15ＧＨｚに同調される。このカードの標準供給電圧は3.
0 ホ゛ルト ±10％であり、それゆえ少なくとも2.7ホ゛ルト で
ある。
【００１１】ＲＦチャンネルは第１の増幅器５ａと第２
の増幅器５ｂとが直列に接続された形式でオペアンプと
して機能する増幅手段からの制御電圧を入力するＶＣＯ
４の出力においてシンセサイズされ、オペアンプの反転
入力は増幅器の出力へのフィードバック通路に設けられ
た第３の順のフィルタ６を有する。反転入力は電荷ポン
プ７に接続され、非反転入力は電荷ポンプ７の基準電圧
に接続されている。反転入力は位相検出器１によって制
御されている。位相検出器１は基準発振器８の位相とカ
ウンタ９で除算されたＶＣＯの出力との位相を比較す
る。カウンタ９での割り算の比率は異なる出力周波数に
固定するための回路にあわせるために増加又は減少させ
られる。電荷ポンプ７は信号幅や極性を位相誤差によっ
て変化させるオペアンプへ信号を供給するが、その信号
はいつも一定の振幅である。電荷ポンプは英国特許GB-B
-2 249 443に示されているように動作する。
の増幅器５ｂとが直列に接続された形式でオペアンプと
して機能する増幅手段からの制御電圧を入力するＶＣＯ
４の出力においてシンセサイズされ、オペアンプの反転
入力は増幅器の出力へのフィードバック通路に設けられ
た第３の順のフィルタ６を有する。反転入力は電荷ポン
プ７に接続され、非反転入力は電荷ポンプ７の基準電圧
に接続されている。反転入力は位相検出器１によって制
御されている。位相検出器１は基準発振器８の位相とカ
ウンタ９で除算されたＶＣＯの出力との位相を比較す
る。カウンタ９での割り算の比率は異なる出力周波数に
固定するための回路にあわせるために増加又は減少させ
られる。電荷ポンプ７は信号幅や極性を位相誤差によっ
て変化させるオペアンプへ信号を供給するが、その信号
はいつも一定の振幅である。電荷ポンプは英国特許GB-B
-2 249 443に示されているように動作する。
【００１２】次に図２を用いて電荷ポンプ７と増幅手段
の構成を詳細に説明する。電荷ポンプ７から出力され操
作増幅器５ａ，５ｂの非反転入力に入力される信号は１
MHz で発生させられ、10nsから1 μｓまでの長さに延ば
され、振幅は±1ミリアンフ゜ である。電荷ポンプにはＮＰＮ
トランジスタだけを使う。なぜなら集積回路においては
ＰＮＰトランジスタは有用ではなく、ゲインが限られ、
周波数応答が電流の素早い切替えを妨げるからである。
の構成を詳細に説明する。電荷ポンプ７から出力され操
作増幅器５ａ，５ｂの非反転入力に入力される信号は１
MHz で発生させられ、10nsから1 μｓまでの長さに延ば
され、振幅は±1ミリアンフ゜ である。電荷ポンプにはＮＰＮ
トランジスタだけを使う。なぜなら集積回路においては
ＰＮＰトランジスタは有用ではなく、ゲインが限られ、
周波数応答が電流の素早い切替えを妨げるからである。
【００１３】基準発振器の位相に対応する位相検出器か
らの^up"信号（ＶＣＯ出力のパルスの位相を進ませる）
に応じて、電流源Ｉ1 によってバイアスされた異なった
ペアのトランジスタＱ３，Ｑ４はＡ（オペアンプ５ａの
反転入力）におけるある極性の出力信号を供給するため
のトランジスタＱ５を駆動する。またＶＣＯの位相を遅
らせる基準発振器に応じて、“ｄｏｗｎ”パルスはＩ2
によってバイアスされたトランジスタの異なるペアＱ
１，Ｑ２によって発生させられ、またこの“ｄｏｗｎ”
信号はＡにも入力される。
らの^up"信号（ＶＣＯ出力のパルスの位相を進ませる）
に応じて、電流源Ｉ1 によってバイアスされた異なった
ペアのトランジスタＱ３，Ｑ４はＡ（オペアンプ５ａの
反転入力）におけるある極性の出力信号を供給するため
のトランジスタＱ５を駆動する。またＶＣＯの位相を遅
らせる基準発振器に応じて、“ｄｏｗｎ”パルスはＩ2
によってバイアスされたトランジスタの異なるペアＱ
１，Ｑ２によって発生させられ、またこの“ｄｏｗｎ”
信号はＡにも入力される。
【００１４】Ｂ（オペアンプ５ａの非反転入力）は電流
源Ｉ3 によってバイアスされたトランジスタＱ６によっ
てセットされた基準である。Ｑ１からＱ６はＮＰＮトラ
ンジスタである。Ａは仮想アースである。ステージ５ａ
はほぼ最大増幅電圧を供給するエミッタ接地出力段を用
いた高出力インピーダンスを伴う高電圧ゲイン段であ
り、出力電圧制御発振器４の制御電圧に接続されてい
る。ＡとＢの間の異なる入力はコレクタロードにおいて
Ｑ９によってバイアスされ、コレクタロードにおいて別
々のトランジスタＱ１０，Ｑ１１，Ｑ１２につながるＮ
ＰＮトランジスタの異なるペアＱ７，Ｑ８に適用され
る。トランジスタＱ８のコレクタ出力はトランジスタＱ
１３，Ｑ１４を通ってエミッタ接地の出力段につながれ
たトランジスタＱ１５，Ｑ１６のベースに供給され、ト
ランジスタＱ８のコレクタ出力は上記のようにＶＣＯの
制御電圧に供給される。
源Ｉ3 によってバイアスされたトランジスタＱ６によっ
てセットされた基準である。Ｑ１からＱ６はＮＰＮトラ
ンジスタである。Ａは仮想アースである。ステージ５ａ
はほぼ最大増幅電圧を供給するエミッタ接地出力段を用
いた高出力インピーダンスを伴う高電圧ゲイン段であ
り、出力電圧制御発振器４の制御電圧に接続されてい
る。ＡとＢの間の異なる入力はコレクタロードにおいて
Ｑ９によってバイアスされ、コレクタロードにおいて別
々のトランジスタＱ１０，Ｑ１１，Ｑ１２につながるＮ
ＰＮトランジスタの異なるペアＱ７，Ｑ８に適用され
る。トランジスタＱ８のコレクタ出力はトランジスタＱ
１３，Ｑ１４を通ってエミッタ接地の出力段につながれ
たトランジスタＱ１５，Ｑ１６のベースに供給され、ト
ランジスタＱ８のコレクタ出力は上記のようにＶＣＯの
制御電圧に供給される。
【００１５】トランジスタＱ８のコレクタ出力はループ
フィルタを経て直に反転出力Ａと接続されることはな
い。なぜならＡにおける電圧振幅をこのＱ８のコレクタ
出力に負わせており、またＡが高インピーダンスのため
に、Ａの水準に影響するからである。それゆえオペアン
プ５ａ，５ｂはＡに必要な電流を供給する全てＮＰＮト
ランジスタからなる低インピーダンスの出力段からなる
第２の段５ｂをもつ。増幅器の段は抵抗Ｒ１を経由して
接続され、従来のオペアンプである段５ｂは抵抗性のフ
ィードバック抵抗Ｒ２を有し、Ｒ２とＲ１の比率はこの
比率のゲインを供給するために１よりも低く設定されて
いる。それゆえに出力は供給電圧の半分以上を増幅させ
ることができ、また出力段の飽和という問題も起こらな
い。段５ｂはＮＰＮトランジスタだけを用いている。
フィルタを経て直に反転出力Ａと接続されることはな
い。なぜならＡにおける電圧振幅をこのＱ８のコレクタ
出力に負わせており、またＡが高インピーダンスのため
に、Ａの水準に影響するからである。それゆえオペアン
プ５ａ，５ｂはＡに必要な電流を供給する全てＮＰＮト
ランジスタからなる低インピーダンスの出力段からなる
第２の段５ｂをもつ。増幅器の段は抵抗Ｒ１を経由して
接続され、従来のオペアンプである段５ｂは抵抗性のフ
ィードバック抵抗Ｒ２を有し、Ｒ２とＲ１の比率はこの
比率のゲインを供給するために１よりも低く設定されて
いる。それゆえに出力は供給電圧の半分以上を増幅させ
ることができ、また出力段の飽和という問題も起こらな
い。段５ｂはＮＰＮトランジスタだけを用いている。
【００１６】第２の実施形態の位相同期回路は、図３に
示されているように電圧制御振幅器４、Ｎカウンタ９を
用いた除算回路、基準発振器８、位相検出器１、電荷ポ
ンプ７、第１の実施形態と同様のオペアンプとを有して
構成される。しかし、増幅器の１５ａ，１５ｂ段は第１
の実施形態のステージ５ａ，５ｂと比べて逆になってい
る。それゆえ、第１の増幅器１５ａは従来の増幅器であ
り、ループフィルタ６を駆動し電荷ポンプ出力電流を供
給する出力において高電流駆動信号を供給する低インピ
ーダンス出力段を有し、また第１の増幅器１５ａはＶｃ
ｃを２Ｖの範囲で増幅し、電圧制御発振器を駆動する高
出力電圧振幅と高出力インピーダンスとを備えた第２の
増幅器に続く。抵抗Ｒ３とＲ４の比率は第２の増幅器１
５ｂのために典型的な×３倍のゲインを供給するための
ものであり、第２の増幅器のもう一方の入力は基準電圧
に接続されている。
示されているように電圧制御振幅器４、Ｎカウンタ９を
用いた除算回路、基準発振器８、位相検出器１、電荷ポ
ンプ７、第１の実施形態と同様のオペアンプとを有して
構成される。しかし、増幅器の１５ａ，１５ｂ段は第１
の実施形態のステージ５ａ，５ｂと比べて逆になってい
る。それゆえ、第１の増幅器１５ａは従来の増幅器であ
り、ループフィルタ６を駆動し電荷ポンプ出力電流を供
給する出力において高電流駆動信号を供給する低インピ
ーダンス出力段を有し、また第１の増幅器１５ａはＶｃ
ｃを２Ｖの範囲で増幅し、電圧制御発振器を駆動する高
出力電圧振幅と高出力インピーダンスとを備えた第２の
増幅器に続く。抵抗Ｒ３とＲ４の比率は第２の増幅器１
５ｂのために典型的な×３倍のゲインを供給するための
ものであり、第２の増幅器のもう一方の入力は基準電圧
に接続されている。
【００１７】もちろん、本発明の範囲を逸脱することな
くバリエーションを作ることができる。したがって本発
明の位相同期回路はＲＦ周波数チャンネルシンセサイザ
にだけ用いられるものではない。
くバリエーションを作ることができる。したがって本発
明の位相同期回路はＲＦ周波数チャンネルシンセサイザ
にだけ用いられるものではない。
【００１８】
【発明の効果】以上の説明より明らかなように、本発明
の位相同期回路は、増幅回路を２つの部分に分割するこ
とにより電圧制御発振器に増幅率の大きな電圧を供給
し、また電荷ポンプ回路と共に用いる時に必要な高出力
電流を低出力インピーダンスに供給することができるよ
うになる。
の位相同期回路は、増幅回路を２つの部分に分割するこ
とにより電圧制御発振器に増幅率の大きな電圧を供給
し、また電荷ポンプ回路と共に用いる時に必要な高出力
電流を低出力インピーダンスに供給することができるよ
うになる。
【図１】本発明に基づく位相同期回路の第一形態を表す
ブロック回路図である。
ブロック回路図である。
【図２】図１に示した電荷送出と増幅手段の一部分をよ
り詳細に示した図である
り詳細に示した図である
【図３】本発明に基づく位相同期回路の第二の実施形態
を示すブロック回路図である。
を示すブロック回路図である。
【図４】従来の位相同期回路の一部を表すブロック回路
図である。
図である。
【図５】典型的な操作増幅器の出力段を表す図である。
【図６】大きな電圧振幅を得るための他のの典型的な回
路
路
１ 位相検出器 ２ 電源 ３ 電源 ４ 電圧制御発振器 ５ａ、５ｂ 増幅器 ６ ループフィルタ ７ 電荷ポンプ ８ 基準発振器 ９ カウンタ １５ａ，１５ｂ 増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アイアン ゴットフリイ フォベスター イギリス ジーエル７ ４エイアール，グ ロスターシア，フェアフォード，ロンドン ロード，パンカー（番地なし)
Claims (9)
- 【請求項１】 電圧制御発振器と、前記電圧制御発振器
を駆動するための増幅手段と、前記電圧制御発振器の出
力から導かれた信号と基準増幅器から引き出された信号
の間の位相誤差に従って磁性が変化する信号のための出
力を有する電荷ポンプ回路とを有する位相同期回路にお
いて、 前記増幅手段は、信号を受信するための電荷ポンプ回路
の出力と接続された第１の増幅器と、前記第１の増幅器
と直列に接続された第２の増幅器とを有し、 一方の増幅器の出力は供給電圧振幅の高低間の電位差に
かかわらず大部分を増幅させることができ、前記増幅器
の出力の周波数を制御するための前記電圧制御発振器に
接続され、他方の増幅器はループフィルタによって電荷
供給回路の出力に接続された低インピーダンスの出力を
有することを特徴とする位相同期回路。 - 【請求項２】 前記電圧制御発振器に接続された前記増
幅器の出力は高インピーダンス出力を有することを特徴
とする請求項１記載の位相同期回路。 - 【請求項３】 前記増幅器の出力が前記電圧制御発振器
に接続されているのは前記第１の増幅器であることを特
徴とする請求項１または２記載の位相同期回路。 - 【請求項４】 前記第２の増幅器は前記第２の増幅器の
ゲインが１よりも小さい大きさの抵抗フィードバックを
有することを特徴とする請求項３記載の位相同期回路。 - 【請求項５】 前記２つの増幅器は抵抗手段によって接
続されていることを特徴とする請求項４記載の位相同期
回路。 - 【請求項６】 前記第２の増幅器はＮＰＮトランジスタ
のみを用いることを特徴とする請求項４または５記載の
位相同期回路。 - 【請求項７】 前記増幅手段において、前記増幅器の出
力が前記電圧制御発振器に接続されている前記増幅器の
出力段は相補形PNP NPN の共通エミッタ形状であること
を特徴とする請求項１から６のいずれかに記載の位相同
期回路。 - 【請求項８】 図４、図５、図６に実質的に記載されて
いることを特徴とする位相同期回路。 - 【請求項９】 請求項１から８のいずれかに記載のＲＦ
チャンネルシンセサイザのための位相同回路を有するこ
とを特徴とするトランシーバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9608622A GB2312578B (en) | 1996-04-25 | 1996-04-25 | Phase-locked loops |
| GB9608622.8 | 1996-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041813A true JPH1041813A (ja) | 1998-02-13 |
| JP3952323B2 JP3952323B2 (ja) | 2007-08-01 |
Family
ID=10792665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11046097A Expired - Fee Related JP3952323B2 (ja) | 1996-04-25 | 1997-04-11 | 位相同期回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5874862A (ja) |
| EP (1) | EP0803984B1 (ja) |
| JP (1) | JP3952323B2 (ja) |
| AT (1) | ATE244955T1 (ja) |
| DE (1) | DE69723350T2 (ja) |
| GB (1) | GB2312578B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035351B1 (en) * | 1998-07-24 | 2006-04-25 | Gct Semiconductor, Inc. | Automatic gain control loop apparatus |
| US6539316B1 (en) | 2000-01-06 | 2003-03-25 | Data Sciences International, Inc. | Phase detector |
| US6595071B1 (en) | 2000-01-06 | 2003-07-22 | Transoma Medical, Inc. | Estimation of error angle in ultrasound flow measurement |
| US6435037B1 (en) | 2000-01-06 | 2002-08-20 | Data Sciences International, Inc. | Multiplexed phase detector |
| WO2001049182A2 (en) * | 2000-01-06 | 2001-07-12 | Data Sciences International, Inc. | Correction of error angle in ultrasound flow measurement |
| US7719365B2 (en) * | 2007-09-12 | 2010-05-18 | Texas Instruments Incorporated | Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4208635A (en) * | 1978-08-14 | 1980-06-17 | Scientific Micro Systems, Inc. | Active filter and phase-locked loop using same |
| US4278947A (en) * | 1978-09-08 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Precision frequency source using integrated circuit elements |
| US4243949A (en) * | 1978-11-17 | 1981-01-06 | The United States Of America As Represented By The Secretary Of The Navy | Frequency stabilization technique for microstrip oscillators |
| US4506232A (en) * | 1982-07-19 | 1985-03-19 | Rockwell International Corporation | Third order PLL with increased high frequency gain |
| US4514706A (en) * | 1982-09-24 | 1985-04-30 | Rockwell International Corporation | Second or higher order PLL with increased low and medium frequency gain |
| US4752749A (en) * | 1986-12-22 | 1988-06-21 | Rockwell International Corporation | Fast response tuner |
| US4788512A (en) * | 1987-06-05 | 1988-11-29 | Rockwell International Corporation | Gain maintenance apparatus for use with a high gain amplifier incorporated in a closed loop feedback system |
| US4952887A (en) * | 1989-01-09 | 1990-08-28 | Hercules Defense Electronics Systems, Inc. | Phase-lock loop circuit having outputs in quadrature |
| GB2249443B (en) * | 1990-10-31 | 1994-06-08 | Gen Electric Co Plc | Charge pump circuit |
| US5121085A (en) * | 1991-06-28 | 1992-06-09 | Digital Equipment Corporation | Dual-charge-pump bandwidth-switched phase-locked loop |
| US5369376A (en) * | 1991-11-29 | 1994-11-29 | Standard Microsystems, Inc. | Programmable phase locked loop circuit and method of programming same |
| US5534823A (en) * | 1994-02-28 | 1996-07-09 | Nec Corporation | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time |
| DE69535087T2 (de) * | 1994-03-11 | 2006-12-21 | Fujitsu Ltd., Kawasaki | Schaltungsanordnung zur Taktrückgewinnung |
-
1996
- 1996-04-25 GB GB9608622A patent/GB2312578B/en not_active Expired - Fee Related
-
1997
- 1997-03-06 DE DE69723350T patent/DE69723350T2/de not_active Expired - Fee Related
- 1997-03-06 AT AT97301552T patent/ATE244955T1/de not_active IP Right Cessation
- 1997-03-06 EP EP97301552A patent/EP0803984B1/en not_active Expired - Lifetime
- 1997-03-31 US US08/829,719 patent/US5874862A/en not_active Expired - Fee Related
- 1997-04-11 JP JP11046097A patent/JP3952323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2312578A (en) | 1997-10-29 |
| EP0803984B1 (en) | 2003-07-09 |
| JP3952323B2 (ja) | 2007-08-01 |
| US5874862A (en) | 1999-02-23 |
| DE69723350T2 (de) | 2004-08-19 |
| DE69723350D1 (de) | 2003-08-14 |
| ATE244955T1 (de) | 2003-07-15 |
| EP0803984A3 (en) | 1998-05-06 |
| EP0803984A2 (en) | 1997-10-29 |
| GB2312578B (en) | 2000-07-05 |
| GB9608622D0 (en) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418497A (en) | Low voltage VCO having two oscillator circuits of different frequencies | |
| US5239455A (en) | Charge pump circuit | |
| US5670912A (en) | Variable supply biasing method and apparatus for an amplifier | |
| JPH06164249A (ja) | 可変利得増幅回路 | |
| JPH0456404A (ja) | 増幅装置 | |
| JP3952323B2 (ja) | 位相同期回路 | |
| JPH11102228A (ja) | 安定化電源回路 | |
| JPH09260974A (ja) | 増幅回路 | |
| JPH114164A (ja) | 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機 | |
| JP2782963B2 (ja) | 増幅回路 | |
| JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JP3239357B2 (ja) | チャージポンプ回路 | |
| JPS5866129A (ja) | 定電流源回路 | |
| JPH0917950A (ja) | シンセサイザ用半導体集積回路 | |
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| WO2002054595A9 (en) | Input stage with selectable input impedance | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JP3097598B2 (ja) | 差動増幅回路 | |
| US6903591B2 (en) | Phase shifter circuit | |
| JPH09298462A (ja) | Ｐｌｌ回路 | |
| JPH1056342A (ja) | アンプ | |
| WO1991011803A1 (en) | Head amplifier | |
| US20040113666A1 (en) | Tri-state charge pump | |
| JPH0227635Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19970603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| LAPS | Cancellation because of no payment of annual fees |