JP4325030B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP4325030B2 JP4325030B2 JP23058799A JP23058799A JP4325030B2 JP 4325030 B2 JP4325030 B2 JP 4325030B2 JP 23058799 A JP23058799 A JP 23058799A JP 23058799 A JP23058799 A JP 23058799A JP 4325030 B2 JP4325030 B2 JP 4325030B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- preamplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は増幅回路に係り、特に、電源により駆動され、入力信号を増幅して出力する増幅回路に関する。
【0002】
【従来の技術】
音響機器は、ラジオ、CDドライブなどの音源装置から得られる音響信号に応じてスピーカを駆動する。スピーカは、音響信号に応じて駆動され、音響を出力する。このとき、音響信号は増幅回路により増幅されて、スピーカに供給される。
【0003】
図5は従来の増幅回路の一例のブロック構成図を示す。
従来の増幅回路1は、1チップのICから構成され、入力音響信号を増幅にして、スピーカ2を駆動する。増幅回路1は、前置増幅器2及び電力増幅器3、4を内蔵する。
音響信号は、入力端子Tinに供給される。入力端子Tinは、前置増幅器3に接続される。前置増幅器3は、入力端子Tinに供給された音響信号を増幅する。前置増幅器3で増幅された音響信号は、電力増幅器4、5に供給される。
【0004】
電力増幅器4、5は、前置増幅器3から供給された信号を増幅して出力端子Tout1、Tout2に供給する。出力端子Tout1、Tout2は、スピーカ2に接続される。スピーカ2は、電力増幅器4、5で増幅された信号により駆動され、音響を出力する。
このとき、前置増幅器3、及び、電力増幅器4、5を駆動するための電源Vccは、電源端子Tv から前置増幅器3、及び、電力増幅器4、5に供給される。
【0005】
【発明が解決しようとする課題】
しかるに、従来の増幅回路では、電源Vccの立ち上げ、立ち下げ時には、前置増幅器3、及び、電力増幅器4、5を構成するトランジスタの動作が不安定になるため、スピーカ2が接続される出力端子Tout にノイズが発生する等の問題点があった。
【0006】
本発明は上記の点に鑑みてなされたもので、電源の立ち上げ、立ち下げ時に出力に発生するノイズを除去できる増幅回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の請求項1は、電源電圧(Vcc)により駆動される、前置増幅回路(3)と、前記前置増幅回路(3)の出力信号を増幅する電力増幅回路(4、5)とを有する増幅回路であって、前記電力増幅回路(4、5)は、BTL(Balanced Transformer Less)接続され、前記前置増幅回路(3)と前記電力増幅回路(4、5)との間に設けられ、前記前置増幅回路(3)の出力信号と、前記電源電圧(Vcc)に基づいて生成され、前記電源電圧(Vcc)と同じように安定した波形の電圧(Vbias)とが供給され、前記電源電圧(Vcc)の立ち上がり及び立ち下がり時に前記電源電圧(Vcc)に基づいて生成され、前記電源電圧(Vcc)と同じように安定した波形の電圧(Vbias)を前記電力増幅回路に供給し、前記電源電圧(Vcc)が立ち上がった状態では前記前置増幅回路(3)の出力を前記電力増幅回路(4、5)に供給する選択手段(22)を有することを特徴とする。
【0010】
なお、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例に過ぎず、これらに限定されるものではない。
【0011】
【発明の実施の形態】
図1は本発明の一実施例のブロック構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の増幅回路10は、1チップのICで構成される。増幅回路10は、図5に示す増幅回路1の前置増幅器3と電力増幅器4、5との間に切換回路11を接続された構成とされている。
【0012】
切換回路11は、前置増幅器3の出力信号又はバイアス電圧Vbiasのいずれか一方を切換信号S1及びS2に応じて電力増幅器4、5に供給する。
切換信号S1がハイレベルのとき、切換信号S2はローレベルになる。また、切換信号S1がローレベルのとき、切換信号S2はハイレベルになる。
切換回路11は、切換信号S1がハイレベル、切換信号S2がローレベルのときに、前置増幅器2の出力信号を電力増幅器4、5に供給する。また、切換回路11は、切換信号S1がローレベル、切換信号S2がハイレベルのときに、バイアス電圧Vbiasを電力増幅器4、5に供給する。
【0013】
次に、切換回路11について詳細に説明する。
図2は本発明の一実施例の切換回路のブロック構成図を示す。
切換回路11は、カレントミラー回路12、信号入力回路13、バイアス電圧入力回路14、出力回路15、制御回路16から構成される。
カレントミラー回路12は、PNPトランジスタQ1、Q2から構成される。信号入力回路13は、NPNトランジスタQ3、Q4、Q5、Q6から構成される。バイアス電圧入力回路14は、NPNトランジスタQ7、Q8、Q9、Q10から構成される。出力回路15は、PNPトランジスタQ11、NPNトランジスタQ12、定電流源15a、15bから構成される。制御回路16は、PNPトランジスタQ13、Q14、定電流源16aから構成される。
【0014】
信号入力回路13及びバイアス電圧入力回路14は、制御回路16に接続されており、制御回路16により動作がオン・オフされる。
制御回路16は、切換信号S1がトランジスタQ13のベースに接続され、切換信号S2がトランジスタQ14のベースに接続される。トランジスタQ13、Q14のエミッタは、定電流源16aに接続される。また、トランジスタQ13のコレクタは、信号入力回路13のトランジスタQ6のコレクタ及びベースに接続され、トランジスタQ14のコレクタは、バイアス電圧入力回路14のトランジスタQ10のコレクタ及びベースに接続される。
【0015】
トランジスタQ13は切換信号S1がローレベル、切換信号S2がハイレベルのときにオンする。このとき、トランジスタQ14はオフする。また、トランジスタQ14は切換信号S1がハイレベル、切換信号S2がローレベルのときにオンする。このときトランジスタQ13はオフする。
トランジスタQ13がオンすると、信号入力回路13に駆動電流が供給される。トランジスタQ14がオンすると、バイアス電圧入力回路14に駆動電流が供給される。
【0016】
信号入力回路13は、制御回路16のトランジスタQ13から駆動電流が供給されると、動作状態となり、制御回路16のトランジスタQ13からの駆動電流の供給が停止されると、休止状態となる。信号入力回路13は、動作状態で前置増幅器3の出力信号に応じてカレントミラー回路12から電流を引き込む。カレントミラー回路12から引き込まれた電流は、出力回路15を介して電力増幅器4、5に出力される。
【0017】
バイアス電圧入力回路14は、制御回路16のトランジスタQ14から駆動電流が供給されると、動作状態となり、制御回路16のトランジスタQ14からの駆動電流の供給が停止されると、休止状態となる。バイアス電圧入力回路14は、動作状態でバイアス電圧に応じてカレントミラー回路12から電流を引き込む。カレントミラー回路12から引き込まれた電流は、出力回路15を介して電力増幅器4、5に出力される。
【0018】
このようにして、切換信号S1、S2に応じて前置増幅器3の出力信号又はバイアス電圧Vbiasのいずれかを電力増幅器4、5に出力することができる。
図3に本発明の一実施例の動作説明図を示す。
図3に示すようにバイアス電圧Vbiasは、電源電圧Vccの立ち上がりに応じて立ち上がり、立ち下がりに応じて立ち下がる。なお、バイアス電圧Vbiasは、電源電圧Vccに基づいて生成されており、図3に示すように電源電圧Vccと同じように安定した波形となる。一方、電源電圧Vccの立ち上げ、立ち下げ時の前置増幅器3の出力は図3に破線で示すように安定しない波形となる。
【0019】
そこで、図3に示す電源電圧Vccの立ち上げ期間t1、立ち下げ期間t2で、切換信号S1をローレベル、切換信号S2をハイレベルとし、切換回路11の出力、すなわち、電力増幅器4、5の入力信号を、バイアス電圧Vbiasに固定する。電源電圧Vccの立ち上げ期間t1、立ち下げ期間t2で、電力増幅器4、5の入力信号をバイアス電圧Vbiasに固定することにより、電源電圧Vccの立ち上げ、立ち下げ時のノイズは除去される。なお、電力増幅器4、5がBTL(Balanced Transformerless )接続されることにより、出力端子Tout1、Tout2間の差分により発生するノイズが除去される。
【0020】
なお、本実施例では、切換回路11は、前置増幅器3と電力増幅器4、5との間に配置されているが、前置増幅器3の前段に配置するようにしてもよい。
図4は本発明の他の実施例のブロック構成図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の増幅回路21は、前置増幅器3の前段に3入力1出力の切換回路22が設けれた構成とされている。
【0021】
切換回路22には、入力端子Tin1 に入力される信号、入力端子Tin2 に入力される信号、及び、バイアス電圧Vbiasが3入力として供給されている。切換回路22は、制御端子Tc に供給される切換信号S11に応じて入力端子Tin1 に入力される信号及び入力端子Tin2 に入力される信号並びにバイアス電圧Vbiasから何れかを選択して、前置増幅器3に供給する。切換回路22は、切換信号S11により電源電圧Vccの立ち上がり、立ち下がり時には、バイアス電圧Vbiasを選択され、電源電圧Vccが立ち上がった後には、入力端子Tin1 に供給される信号又は入力端子Tin2 に供給される信号のいずれかかが選択されるように制御される。
【0022】
本実施例によれば、切換回路22は、電源電圧Vccの立ち上がり、立ち下がり時のノイズ防止だけでなく、電源電圧Vccの立ち下がり後のチャンネル切換にも用いることができる。
なお、本実施例の切換回路22は、3入力1出力の構成であり、電源立ち上がり後は、2チャンネルの信号から1チャンネルの信号を選択できる構成としたが、入力数を増加させることにより、多チャンネル化に対応できる。
【0023】
【発明の効果】
上述の如く、本発明によれば、電源の立ち上げ、または、立ち下げ時には選択手段によりバイアス電圧が選択されるので、電源の立ち上げ、または、立ち下げ時でも回路を安定して動作させることができるため、回路出力へのノイズの発生を防止できる等の特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック構成図である。
【図2】本発明の一実施例の切換回路のブロック構成図である。
【図3】本発明の一実施例の動作説明図である。
【図4】本発明の他の実施例のブロック構成図である。
【図5】従来の増幅回路の一例のブロック構成図である。
【符号の説明】
2 スピーカ
3 入力増幅器
4、5 出力増幅器
10、21 増幅回路
11、22 切換回路
Claims (1)
- 電源電圧により駆動される、前置増幅回路と、前記前置増幅回路の出力信号を増幅する電力増幅回路とを有する増幅回路であって、
前記電力増幅回路は、BTL(Balanced Transformer Less)接続され、
前記前置増幅回路と前記電力増幅回路との間に設けられ、前記前置増幅回路の出力信号と、前記電源電圧に基づいて生成され、前記電源電圧と同じように安定した波形の電圧とが供給され、前記電源電圧の立ち上がり及び立ち下がり時に前記電源電圧に基づいて生成され、前記電源電圧と同じように安定した波形の電圧を前記電力増幅回路に供給し、前記電源が立ち上がった状態では前記前置増幅回路の出力を前記電力増幅回路に供給する選択手段を有することを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23058799A JP4325030B2 (ja) | 1999-08-17 | 1999-08-17 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23058799A JP4325030B2 (ja) | 1999-08-17 | 1999-08-17 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053551A JP2001053551A (ja) | 2001-02-23 |
JP4325030B2 true JP4325030B2 (ja) | 2009-09-02 |
Family
ID=16910087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23058799A Expired - Fee Related JP4325030B2 (ja) | 1999-08-17 | 1999-08-17 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4325030B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5749137B2 (ja) * | 2011-10-24 | 2015-07-15 | ローム株式会社 | オーディオ信号処理回路およびそれを用いた電子機器 |
CN117335379A (zh) * | 2023-09-19 | 2024-01-02 | 深圳市思远半导体有限公司 | 一种电源选择电路和电源 |
-
1999
- 1999-08-17 JP JP23058799A patent/JP4325030B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001053551A (ja) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006132202A1 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
US8433078B2 (en) | High perceived audio quality class D amplifier | |
JP2001223537A (ja) | D級アンプ | |
US4853648A (en) | Power amplifier circuit with a stand-by state | |
JP4325030B2 (ja) | 増幅回路 | |
US4146845A (en) | Audio amplifier output circuit | |
JP3112522B2 (ja) | オーディオ信号増幅回路 | |
KR100421077B1 (ko) | 오디오신호증폭회로 | |
JP3143262B2 (ja) | 増幅回路 | |
JP3223048B2 (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
JP2693058B2 (ja) | 増幅回路 | |
JP3414899B2 (ja) | オーディオ信号増幅回路およびこれを用いた音響機器 | |
JP3378090B2 (ja) | ステレオオーディオ機器の出力回路 | |
JP2762333B2 (ja) | 増幅回路及び信号増幅ic | |
JP4774707B2 (ja) | 増幅回路及び入力回路 | |
JP3462579B2 (ja) | 増幅回路 | |
US6185060B1 (en) | Changeover circuit in tape recorder | |
JPH046130B2 (ja) | ||
KR20000061187A (ko) | 뮤트 기능을 갖는 전력 증폭회로 | |
JP2619010B2 (ja) | 拡声電話機 | |
JP3101487B2 (ja) | 増幅回路 | |
KR930005159Y1 (ko) | 오디오 앰프기기의 헤드폰 출력회로 | |
US20060055437A1 (en) | Driver circuit | |
JP3047944B2 (ja) | 受信機用ic | |
JP2923830B2 (ja) | 録音再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090601 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4325030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |