DE2834128C2 - Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender Eingangssignale - Google Patents
Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender EingangssignaleInfo
- Publication number
- DE2834128C2 DE2834128C2 DE19782834128 DE2834128A DE2834128C2 DE 2834128 C2 DE2834128 C2 DE 2834128C2 DE 19782834128 DE19782834128 DE 19782834128 DE 2834128 A DE2834128 A DE 2834128A DE 2834128 C2 DE2834128 C2 DE 2834128C2
- Authority
- DE
- Germany
- Prior art keywords
- flip
- warning
- flops
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Bei der Uebertragung digitaler Daten in groesseren Netzen oder auch nur zwischen autonomen Funktionseinheiten eines digitalen datenverarbeitenden Systems laufen Datensender und Datenempfaenger zueinander nicht synchron. Ueber die Schnittstelle einer Funktionseinheit ankommende Eingangssignale liegen daher asynchron zum internen Taktraster und muessen einsynchronisiert werden. Der entscheidende Nachteil aller bekannten Loesungen besteht darin, dass in jedem Fall eine relativ lange Wartezeit in Kauf genommen wird, bis die statistische Erwartung fuer einen noch nicht bereinigten labilen Zustand eines Synchronisier-Flipflops weit genug abgeklungen ist. Dies bedingt eine verminderte Leistung der Schnittstelle. Die Erfindung ermoeglicht es, eine Schaltungsanordnung zu schaffen, mit der das Synchronisierungsproblem besser als bisher zu loesen ist und bei kleinerer Fehlerrate trotz einer nur endlichen Entscheidungsschaerfe der Synchronisier-Flipflops die durchschnittliche Leistung der Schnittstelle so zu steigern, als waere die Wartezeit nicht erforderlich. ...U.S.W
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Verarbeiten von zeitlich Undefiniert an der
Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffenden Eingangssignajen gemäß dem
Oberbegriff des Hauptanspruches.
Bei der Übertragung digitaler Daten in größeren Netzen oder auch nur zwischen autonomen Funktionseinheiten eines digitalen datenverarbeitenden Systems
laufen DatensecJer und Datenempfänger zueinander nicht synchron, entweder weil sie zwar mit gleicher
Taktfrequenz, jedoch bei unterschiedlicher Phasenlage oder sogar mit verschiedenen Taktfrequenzen arbeiten.
Ober die Schnittstelle einer Funktionseinheit ankommende Eingangssignale liegen daher asynchron zum
interr .n Taktraster und müssen einsynchromsiert werden.
Dabei entstehen recht unangenehme Obernahmeoder Synchronisierprobleme. Es ist nämlich nicht möglich,
die asynchronen Eingangssignale direkt auszuwerten, weil zu jeder Zeit mit unvorhergesehenen Signaländerungen
zu rechnen isL Schwebungen zwischen den unkorrelierten
Taktrastern können mehr oder Hinder zyklisch
zu kritischen Obergängen führen.
Zum Einsynchronisieren benutzt man bekanntlich Übernahme-Flipflops, die die ankommenden Eingangssignale im Taktraster des Datenempfängers übernehmen
und interpretieren. Wenn diese Flipflops auch unter allen Bedingungen immer eindeutige Signale lieferten,
wäre damit das, Synchronisierproblem bereits gelöst Man beobachtet aber bei solchen Synchronisiervorgängen
mitunter nocn quasjsporadische Fehler. Sie weisen darauf hin, daß auch Übernahme-Flipflops in Entscheidungsschwierigkeiten
geraten, wenn sie Undefiniert angesteuert werden. Dies ist der Fall, wenn sich
beispielsweise ein ankommendes Eingangssignal ausgerechnet zum Zeitpunkt seiner Übernahme ändert Man
kann dann zunächst nicht eindeutig vorhersehen, welche Lage das so angesteuerte Flipflop einnehmen
wird. Dies wäre an sich unschädlich, wenn diese Lage nur eindeutig wäre.
Im normalen Betriebsfall, also bei eindeutiger Ansteuerung des Übernahme-Flipflops, wird d-ar Schaltvorgang
durch die Ansteuersignale so stark unterstützt, daß eine Rückkopplung im Flipflop nur noch von untergeordneter
Bedeutung ist Notwendig ist hier nur die mit dieser Rückkopplung erzielte bistabile Eigenschaft
Ganz anders verhält sich aber ein Flipflop, das infolge einer Undefinierten Ansteuerung zufällig in eine unentschiedene,
labile Mittelstellung zwischen seinen beiden Pegelgrenzen gerät Hier ist es ausschließlich eine
Rückkopplungslawine, die früher oder später zu einer eindeutigen Aussage führt Dabei reagiert das Flipflop
im Sinne der normalen Anwenderdaten irregulär mit einem Undefiniert verzögerten Übergang in eine stabile
Endlage. Die Dauer der jeweiligen Übergangszeit hängt dabei wesentlich von der auf die Kippschwelle des
Flipflops bezogenen Anfangsamplitude der Rückkopplungslawine ab.
Die besondere Gefahr eines derartigen, zeitlich begrenzten Übergangszustands liegt darin, daß das betroffene
Flipflop zunächst ein nicht eindeutig interpretierbares Ausgangssignal liefert. Insbesondere können
bei parallele!- Auswertung dieses Ausgangssignals unterschiedliche Interpretationen zu echten logischen
Fehlern führen. Ein Fehler kann allerdings nur dann entstehen, wenn im jeweiligen Einzelfall die Lawinenentwicklung
zum Zeitpunkt der Signalauswertung noch nicht bis zur Grenze einer eindeutigen Interpretierbarkeit
fortgeschritten war.
Beobachtet man ein zu derart unerwünschtem Verhalten provoziertes Flipflop„ dann wird man feststellen,
daß die Zahl der bis zu einem gewissen Zeitpunkt noch nicht bereinigten Übergangszustände mit wachsendem
zeitlichen Abstand zum Ansteuersignal exponentiell abnimmt Deshalb wird bekanntlich die Zahl der im angeschlossenen
Logikkomplex aufgetretenen Fehler dadurch entscheidend reduziert, daß man immer eine ausreichende
Wartezeit einhält, bevor das Ausgangssignal des gefährdeten Flipflops ausgewertet wird.
Die erforderliche Wartezeit läßt sich aus den Daten der entsprechenden Schaltkreistechnik und den Schnittstellen-Parametern
berechnea Wichtigster Faktor ist hierbei die Rückkopplungszeitkonstante des Flipflops,
z. B. ausgedrückt durch die Zeit, in der sich eine angefangene
Rückkopplungslawine verzehnfacht Für einen derartigen Zeitabschnitt sinkt die Wahrscheinlichkeit,
einen noch labilen Zustand anzutreffen, ebenfalls um eine Zehnerpotenz. Weitere wichtig? Faktoren sind die
mittleren Zeiiabsiände, mit denen Trigger- und Eingangssignale
auftreten, sowie Signalanstiegs- und Abfallzeiten. Bei ausreichend gewählter Wartezeit läßt
sich mit Flipflops durchaus eine scheinbar fast unendliehe En.?scheidungsschärfe erreichen, der Grund liegt
in der erzielbaren, überaus hohen und schnellen Lawinenverstärkung bei heutigen Schaltkreistechniken.
Mitunter werden auch zweistufige Anordnungen oder Master-Slave-Flipflops zum Einsynchronisieren verwendet
Man könnte zunächst annehmen, daß durch ein zweites Flipflop eine wesentliche Verbesserung des
Entscheidungsverhaltens bei kritischer Ansteuerung zu erreichen wäre. Indes ist zu berücksichtigen, daß auch
für die zweite Flipflop-Stufe eine zusätzliche Wartezeit bis zur Signalauswertung aufgewendet werden muß.
Das für die Fehlerrate relevante Produkt aus zwei Lawinenverstärkungen ist, gleiche Rückkopplungseigenschaften
vorausgesetzt, aber nur von der verfügbaren Gesamtzeit abhängig, nicht jedoch davon, wie diese auf
die einzelnen Flipflops aufgeteilt ist Mit zwei hintereinande.geschalteten
Flipflops ist! deshalb kein schnellerer Lawinenaufbau zu erzielen als in einem Einzelflipflop.
Für das hier vorliegende Synchronisierungsprrblem ist daher mit Master-Slave- oder JK-FIipfloos weder ein
besonderer Vorteil zu erzie'en, noch ein Nachteil zu erwarten.
Soweit die Problematik bisher überhaupt richtig erkannt wurde, werden zum Einsynchronisieren besonders
optimierte Flipflops mit geringer Lawinen-Aufbauzeit verwendet. Diese irt durch Anwendung einer sehr
schnellen Schaltkreistechnik und kurze, möglichst wenig belastete Rückkopplungs-Schleifen zu erreichen.
Innerhalb'der jeweiligen Rückkopplungsschleife soll die
Laufzeit möglichst gering, die Verstärkung aber mögliehst hoch sein. Die oenötigten Wartezeiten t-eim Einsynchronisieren
lassen sich so erheblich reduzieren, aber keinesfalls soweit vermindern, daß sie sich nicht nachteilig
auswirken.
Deshalb sind auch Versuche bekannt, Tunneldioden als aktive Kippglieder zum Einsynchronisieren zu verwenden. Tunneldioden bringen hierbei sehr kurce Lawinenentwicklungszeiten. Einer allgemeinen Anwendung stehen jedoch schwerwiegende Einbauprobleme, die Temperaturempfindlichkeit und der hohe Preis entgegen. Außerdem wird die beschriebene Problematik zwar reduziert, aber keineswegs beseitigt.
Deshalb sind auch Versuche bekannt, Tunneldioden als aktive Kippglieder zum Einsynchronisieren zu verwenden. Tunneldioden bringen hierbei sehr kurce Lawinenentwicklungszeiten. Einer allgemeinen Anwendung stehen jedoch schwerwiegende Einbauprobleme, die Temperaturempfindlichkeit und der hohe Preis entgegen. Außerdem wird die beschriebene Problematik zwar reduziert, aber keineswegs beseitigt.
Ausführliche Erläuterungen entsprechender Art finden sich in FREQUENZ 31 (1977). Heft 3. Seiten 71 bis
76, wobei die unterschiedlichen Auswirkungen der verschiedenen Schaltkreistechniken auf die Entscheidungsglieder
durch Messungen untermauert werden. Ais Meßanordnung werden drei Indikatoren mit unterschiedlichen
Kippschwellen verwendet, die zum Teil zu verschiedenen Zeitpunkten getriggert werden und
deren Schaltzustand nach einer weiteren Zeitverzögerung auf Gleichheit überprüft wird. Besteht eine Ungleichheit
bezüglich des Setzzustandes der drei Indikatoren, so wird ein nicht rechtzeitig bereinigter Übergangszustand
registriert.
Auf diese Weise kann die für jeden Schaltkreis typische Lawinenaufbauzeit ermittelt und damit die erforderliche
Wartezeit zwischen Triggerung und Signalauswertung optimaler gestaltet werden. Diese Wartezeiten
sind dabei um so kürzer, je kürzer die maßgebende Lawinenaufbauzeit
des jeweiligen Entscheidungsgliedes lsi. Man kaiin aüfiäCn Zwar mit einer Schnelleren Schshkreistechnik
die Wartezeiten verkürzen, jedoch steht eine solche schnellere Schaltkreistechnik nicht immer
zur Verfügung oder ist aus vielfältigen Gründen für viele Anwendungsfälle nicht ohne weiteres geeignet. So
bleibt der entscheidende Nachteil aller bekannten Lösungen, daß in jedem Fall eine relativ lange Wartezeit
in Kauf genommen werden muß, bis die statistische Erwartung für einen noch nicht bereinigten labilen Zustand
eines Übernahme-Flipflops weit genug abgeklungen ist Dies bedingt eine verminderte Leistung der
Schnittstelle.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu
schaffen, mit der das Problem der Übernahme besser als bisher zu lösen ist und bei kleinerer Fehlerrate trotz
einer nur endlichen Entscheidungsschärfe der Übernahme-Flipflops die durchschnittliche Leistung der
Schnittstelle so zu steigern, als wäre die Wartezeit nicht
erforderlich.
Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch die
im Kennzeichen des Hauptanspruches beschriebenen Merkmale gelöst
Diese Lösung geht davon aus, daß bisher immer eine Wartezeit in Kauf genommen wird, obwohl die Zahl der
statistisch verteilt auftretenden kritischen Fälle sehr viel geringer ist als die Zahl auftretender Einsynchronisier-Vorgänge.
die ungestört und eindeutig verlaufen. Bisher wird demnach auch für die Mehrzahl aller unkritischen
Fälle eine Wartezeit in Kauf genommen, obwohl dies nur für die Bereinigung einer Minderzahl kritischer
Fälle notwendig ist Die erfindungsgemäße Lösung benutzt
daher die Erkenntnis, daß man die Wartezeit für die unkritischen Fälle vermeiden kann, wenn man die
kritischen Fälle erkennt
Dies setzt aber eine Überwachungsschaltung voraus, die kritische Fälle oder Entscheidungsschwierigkeiten
anzeigt Derartige Überwachungsschaltungen sind tatsächlich realisierbar, obwohl sie an ihren Ansprechgrenzen
ebenfalls natürlich auch den geschilderten Entscheidungsschwierigkeiten unterworfen sind. Auch wenn die
Überwachungsschaltung in kritischen Fällen sofort ein Warnsignal abgibt, kann dieses während der Entscheidungszeit
der Überwachungsschaltung noch Undefiniert oder nicht eindeutig interpretierbar sein. Nach
Ablauf einer Wartezeit für die Überwachungsschaltung wird man allerdings in jedem Fall wissen, ob ein kritischer
Fall im Schnittstellenbereich vorgelegen hat oder nicht Sofern kein Warnsignal auftritt, können an der
Schnittstelle zumindest solche Vorgänge sofort anlaufen, die reversibel sind und häufig eine längere Laufzeit
beanspruchen. Tritt dagegen ein Warnsignal auf, werden diese Vorgänge entweder von Anfang an unterdrückt
bzw. nach Ablauf der Wartezeit der Überwachungsschaltung korrigiert
Wie in Unteransprüchen beschriebene Weiterbildungen der Erfindung zeigen, kann die Überwachungsschaltung
in verschiedener Weise realisiert werden. Dabei sind im wesentlichen zwei Gruppen zu unterscheiden:
Die Überwachungsschaltung spricht auf nicht eindeutig interpretierbare Ausgangssignale der Entscheidungsglieder
an, sie ist also als ein Pegelindikator einzustufen. Sie besitzt dazu z. B. Flipflops mit einer im Vergleich
zu einem Entscheidungsglied höheren bzw. niedrigeren Ansprechschwelle, die an den Ausgang des zu
überwachenden Entscheidungsgliedes angeschlossen sind und in bezug auf dieses verzögert angesteuert werden.
Eine derartige Schaltung benötigt also Bauelemente mit unterschiedlichen Ansprechschwellen.
Die Überwachungsschaltung kann aber auch auf einen Wechsel von Eingangssignalen in einem zeitlichen
Toleranzbereich ansprechen, in dem eine un'>iinierte
Ansteuerung der Entscheidungsglieder möglich ist. sie ist dann als Zeitindikator einzustufen. Dieser erfaßt
nicht etwa einen labilen Übergangszustand selbst, er kennzei.-hnet nur einen Betriebszustand, in dem kritische
Signalentscheidungen auftreten, die ggfs. zu labiien
Übergängen der Entscheidungsglieder führen können. Ein daraus abgeleitetes Warnsignal wird dann zwar
unter Umständen öfter als notwendig abgegeben, deckt aber alle Fehlerfälle sicher ab. Ein wesentlicher Vorteil
eines solchen Zeitindikators ergibt sich daraus, daß er mit einfachen, insbesondere handelsüblichen Bauteilen
aufzubauen ist, weil hier die Ansprechschwellen der zu verwendenden Bauelemente weniger kritisch sind, als
bei einem Pegelindikator.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung näher erläutert Dabei
zeigt
F i g. 1 das Prinzipschaltbild einer Schaltungsanordnung zum Synchronisieren eines asynchronen Eingangssignals mit einem Übernahme-Flipflop mit einer als Pegelindikator
aufgebauten Überwachungsschaltung,
F i g. 2 eine sich nach Ansteuerung durch eines der Eingangssignale selbst sperrende Auswerteschaltung
mit einer analog aufgebauten, als Zeitindikator wirkenden Überwachungsschaltung,
F i g. 3 Schaltdiagramme mit dem Kippvorgang eines
Undefiniert angesteuerten Übernahme-Flipflops u.id für
das daraus mit einer Schaltungsanordnung gemäß F i g. 2 abgeleitete Warnsignal.
In Fig. 1 ist als Beispiel für eine Anordnung zum Verarbeiten von zeitlich Undefiniert an der Schnittstelle
digital autonom arbeitender Funktionseinheiten eintreffenden Eingangssignalen eine Schaltungsanordnung
zum Synchronisieren eines asynchron zugeführten Eingangssignals /dargestellt Der Aufbau und die Funktion
der Funktionseinheit selbst sind für den eigentlichen Synchronisationsvorgang ohne Bedeutung, so ist im
Schaltbild nur die Schnittstelle /F mit einer strichpunktierten Linie angedeutet und im übrigen gezeigt, wie das
asynchron einlaufende Eingangssignal / in das Taktraster der autonomen Funktionseinheit eingefangen wird.
Dazu dient ein an der Schnittstelle /Fangeordnetes, als
D-Flipflop ausgebildetes Übernahme-Flipflop SF, das mit seinem D-Eingang an die das Eingangssignal /führende
Eingangsleitung angeschlossen ist Der Taktein-
gang C des Übernahme-Füpflops SF empfängt den internen
Takt zu einem Zeitpunkt iO. Im normalen Betriebsfall
wird damit das anstehende Eingangssignal / übernommen und nach Breite und Phase in das interne
Taktraster einsynchronisiert. Das Ergebnis ist ein syn- s chronisiertes Ausgangssignal /' des Übernahme-Flipflops SR
Die Sihaltflanken der beiden dem Übernahme-Flipflop SFzugeführten Signale sind jedoch nicht unendlich
steil. Deshalb können sporadisch Betriebsfälle auftreten, κι in denen das Übernahme-Flipflop SFm Entscheidungsschwierigkeiten gerät, weil es Undefiniert angesteuert
wird. Eine dann mögliche Fehlerinterpretation des Eingangssignals /' ist für den vorliegenden Sachverhalt zunächs'
ohne Bedeutung. Wesentlich ist vielmehr, daß is das Jbernahme-Flipflop SF dann überhaupt erst nach
ei.ier bestimmten Zeit, die für die Bildung einer internen Rückkopplungslawine benötigt wird, in eine eindeutig
interpretierbare Endlage kippt. In einem solchen irregulären Betriebsfall darf also das synchronisierte Ausgangssignal
;' erst dann ausgewertet werden, wenn das Übernahme-Flipflop SF zumindestens mit hoher Wahrscheinlichkeit
in eine seiner beiden Endlagen gekippt ist.
Immer, also auch im normalen Betriebsfall, eine 2Ji
solche Wartezeit vor der Auswertung des Ausgangssignals /' einzuhalten, bedeutet jedoch einen unnötigen
Zeitverlust, der die Schnittstellenleistung mindert. Deshalb wird hier das synchronisierte Ausgangssignal /'zunächst
grundsätzlich als regulär gewertet, jedoch der 30· Synchronisationsvorgang überwacht, um in einem irregulären
Betriebsfall die Auswertung des dann auftretenden Ausgangssignals /'zu verzögern.
Zum Erkennen eines solchen irregulären Betriebsfalles dient eine an den Ausgang des Übernahme-Flipflops
SF angeschlossene Überwachungsschaltung WS. Sie enthält zwei ebenfalls ais D-Flipfiop ausgebildete
Warn-Flipflops WFl, WF2, mit unterschiedlich ausgebildeten
Ansprechschwellen, die, in bezug auf die Kippschwelle des Übernahme-Flipflops SF als hoch bzw. «1
niedrig anzusehen sind. Getaktet werden diese beiden Flipflops zu einem Zeitpunkt 11, der so gewählt ist, daß
das Übernahme-Flipflop SFbei definierter Ansteuerung dann bereits umgeschaltet hat Die Ausgänge der beiden
Warn-Flipflops WFi bzw. WF2 sind mit den Eingängen
eines EXCLUSIV-ODER-Gliedes EXORX verbunden.
Es gibt immer dann ein Warnsignal Wab, wenn die beiden Warn-Flipflops WFl bzw. WF2 in eine unterschiedliche
Endlage geraten, was bedeutet, daß das Ausgangssignal /' zum Zeitpunkt der Ansteuerung der scr
Warn-Flipflops noch nicht eindeutig interpretierbar ist
In Grenzfällen können auch die beiden Warn-Flipflops WFl bzw. WF2 selbst in Entscheiduhgsschwierigkeiten
geraten, deshalb ist ein solches Warnsignal W letztlich erst nach einer auf die Ansteuerung der Warn-Flipflops
WFl bzw. WF2 bezogenen Wartezeit gültig. Mit gestrichelten Linien ist in F i g. 1 eine Schaltungsergänzung
angedeutet, mit der ein verspäteter Übergang des zu überwachenden Flipflops ebenfalls noch erfaßt
ist Die Überwachungsschaltung WS erhält dazu ein drittes Warn-Flipflop WF3, dessen Ansprechschwelle
nun allerdings der Kippschwelle des Übernahme-Flipflops SF entspricht Dem .D-Eingang dieses Flipflops
wird wieder das Ausgangssignal Ϊ zugeführt und zu einem Zeitpunkt f 2 übernommen, der gegenüber dem Ki
Zeitpunkt 11 nochmals verzögert ist Die Ausgänge des
ersten und dritten Warn-Flipflops WFl bzw. WF3 sind an die Eingänge eines zweiten EXCLUSIV-ODER-Gliedes
EXOR2 angeschlossen. In dieser Schaltungsergänzung
sind nun die Ausgänge der beiden EXCLUSIV-ODER-Glieder EXORi, EXOR2 an ein ODER-Glied
OR 1 geführt, das das Warnsignal W abgibt. Mit diesem Schaltungszusatz tritt das Warnsignal immer dann auf,
wenn nicht alle drei Warn-Flipflops die gleiche Endlage erreichen.
Diese Überwachungsschaltung WS ist als Pegelindikator einzustufen und erlaubt eine Dreipunktprüfung,
erfaßt also nur eindeutig kritische Fälle. Sie hat aber den Nachteil, daß eine solche Dreipunktprüfung eine doppelt
lange Wartezeit benötigt, bis das Warnsignal auftritt bzw. gültig ist.
Einfacher erscheint es aber, nicht so scharf zwischen normalen und kritischen Betriebsfällen zu unterscheiden,
d. h. bereits dann ein Warnsignal zu erzeugen, wenn nur eine bestimmte Wahrscheinlichkeit für einen kritischen
Betriebsfall vorliegt. Mit anderen Worten bedeutet dies, nicht den kritischen Betriebsfall selbst zu erfassen,
sondern kritische Zeitbedingungen für die Ansteuerung eines zu überwachenden Übernahme-Flipflops
festzustellen, bei denen labile Übergangszustände zu erwarten sind. Das Warnsignal W wird dann
zwar öfter als unbedingt notwendig, jedoch immer noch nur in einer verhältnismäßig kleinen Zahl von potentiellen
Fehlerfällen auftreten.
Ein Beispiel dafür ist in F i g. 2 dargestellt. Hier wird zum Einsynchronisieren von einer Mehrzahl von Eingangssignalen
a bis π eine entsprechende Anzahl von Übernahme-Flipflops /\ 1 bis /Sf 1 in einer Auswerteschaltung
AS verwendet Die Auswerteschaltung AS soli sich selbst nach der Übernahme eines Eingangssignales
a, b bzw. η sofort verriegeln, bis sie wieder definiert durch ein den Übernahme-Flipflop A\ bis N\
parallel zugeführtes Rücksetzsignal RS freigegeben wird. Dazu sind die Ausgänge der Übernahme-Flipflops
A i bis /Vi parallel an ein zweites ODER-Glied OR 2
geführt. Dessen Ausgangssignal, ein Sperrsignal INH, wird parallel invertierten Eingängen von UND-Gliedern
UA 1 bis UN1 zugeführt, die jeweils einem der
Übernahme-Flipflops Ai bis Ni eingangsseitig zugeordnet
und mit ihrem zweiten Eingang an je eine der Eingangsleitungen angeschlossen sind.
Diese Schaltung ermöglicht asynchron eintreffende Anforderungen verschiedener, unkorreliert zusammenarbeitender
Teilnehmer einzufangen oder aber einfach asynchron auftretende Eingangssignale a bis η einzusynchronisieren.
Im letzteren Fall soll während einer Taktzeit nur ein Eingangssignal a, b.. .bzw. η auf das interne
Taktraster der die Anforderungen empfangenden autonomen Funktionseinheit geschaltet werden.
Im normalen Betriebsfall, & h. bei einem ausreichenden zeitlichen Abstand zwischen zwei verschiedenen
Anforderungen bzw. Eingangssignalen gelingt dies eindeutig. So gelangt beispielsweise das Eingangssignal a
über das UND-Glied UA 1 zum Dateneingang 5 des Übernahme-Flipflops A 1 und kippt dieses in seine Arbeitslage,
sobald es freigegeben ist Das Ausgangssignal des Übernahme-Flipflops A 1 läuft über das zweite
ODER-Glied OR 2 und verriegelt als Sperrsignal'/iV//
alle UND-Glieder UA 1 bis UNi. Fallen jedoch zwei Eingangssignale sehr eng zusammen, so kann die Verriegelung
ganz oder teilweise unterlaufen werden. In solchen Fällen wird mehr als ein Übernahme-Flipflop
gesetzt oder im ungünstigsten Fall neben einem Ubernahme-Flipflop
mit eindeutiger Endlage ein zweites in den unerwünschten labilen Zustand versetzt
Einer solchen Gefahr eines nicht singulären Zustan-
ίο
man nach einer V/artezeit für Schaltvorgänge in der Überwachungsschaltung WS entscheiden, ob eine in
der Funktionseinheit gestartete Operation richtig war oder korrigiert werden muß. Die Korrektur erfolgt jedoch
dann nur in den durch das Warnsignal W definierten kritischen Fällen.
Eine weitere Möglichkeit, Entscheidungsschwierigkeiten
in der Überwachungsschaltung WS selbst zu berücksichtigen, besteht z. B. darin, in ihren Entscheidungskreis,
d. h. hinter den Warn-Flipflops Λ 2 bis Λ/2
Schwellenwertglieder SW einzubauen, deren Interpretationsschwelle unterhalb der Kippschwelle der
Warn-Flipflops liegt.
Die Funktion dieser Schwellenwertglieder SW sei anhand von F i g. 3 erläutert. Diese zeigt Impulsdiagramme
für das Ausgangssignal eines Warn-Flipflops z. B. A 2 und darunter für ein daraus abgeleitetes Warnsignal
W. Wird das Warnflipflop A 2 definiert angesteuert, so ist der Kippvorgang zum Zeitpunkt il abgeschlossen,
bei Undefinierter Ansteuerung kann es jedoch in einen labilen Zustand geraten. Dieser Zustand
ist gekennzeichnet durch verzögerte, durch unterbrochene Linien angedeutete Reaktionen x, y, z, die jeweils
o—o— von der Kippschwelle KS ausgehen. Wegen der inter-
gnale a, b bzw. η zeitlich derart eng zusammen,"daß der 25 nen Rückkopplungslawine im Warn-Fiipflop A 2 füh-Verriegelungsmechanismus
in der Auswerteschaltung ren die verzögerten Reaktionen jedoch zu einer stabi-
■ ■ · " len Endlage. In diesem Impulsdiagramm ist unterhalb
KS ein durch die beiden Potentiale
des ist mit einer Auswahlschaltung, die z. B. als Prioritätsnetzwerk
PR 1 aufgebaut ist, zu begegnen. Dieses ist parallel an die Ausgänge der Übernahme-Flipflops A 1
bis N1 angeschlossen und gibt an seinen entsprechenden
Ausgängen iir. Normalfall nur ein einziges synchronisiertes Ausgangssignal a' b' bzw. n' ab. Trotz eines
derartigen Aus>vahlnetzwerkes können aber für den
Fall labiler Zustände in einem der Übernahme-Flipflops A 1 bis NX dann immer noch Undefinierte oder
verspätete Signalübergänge entstehen, die wiederum erst nach der Wartezeit ausreichend unwahrscheinlich
werden.
Deshalb ist der Auswerteschaltung AS eine Überwachungsschaltung
WS zugeordnet, die entsprechend der Auswerteschaltung AS aufgebaut ist. Den Übernahme-Flipflops
A 1 bis Ni entsprechend enthält sie Warn-Flipflops A 2 bis Λ/2 und analog zweite UND-Glieder
UA 2 bis UN2. Den Eingängen dieser UND-Glieder
wird jeweils eines der Eingangssignale a bis η bzw. parallel das über ein Verzögerungsglied VG1 verzögerte
Sperrsignal INH zugeführt. Dies bedeutet, daß
der Verriegelungsmechanismus in der Überwachungsschaltung WSerst verzögert wirksam wird.
Fallen nun zwei beliebige asynchrone Eingangssi
10
15
AS ganz oder teilweise unterlaufen werden könnte, dann werden in der Überwachungsschaltung WS mit
Sicherheit zwei Warn-Flipflops Λ 2, B2 bzw. Λ/2 gesetzt
Dies ist das Kriterium, das Warnsignal W zu erzeugen.
Diese Warnbedingung läßt sich mit einem logischen Netzwerk N auswerten, das dann am Ausgang eine »1«
liefert, wenn zwei oder mehr Eingänge desselben »1« sind und das mit den Ausgängen der Warn-Flipflops A 2
der Kippschwelle
u 1 bzw. u 2 begrenztes Band angegeben, dies ist der Be-
reich, in dem die Schwellenwertglieder SW wirksam werden.
Dies bedeuet, daß zu einem Zeitpunkt 11 kurz nach
der Ansteuerung des Warn-Flipflops .4 2 keine Undefinierten Ausgangspegel mehr auftreten. Allenfalls kann,
wie durch die Übergänge x\ y1 bzw. z' angedeutet, das
bis N 2 verbunden ist Im einfachsten Fall kann man für Warnsignal W vorzeitig zurückgesetzt werden, wenn in
2 bzw 3 Netzwerk-Eingänge Halb- bzw. Volladdierer der Überwachungsschaltung WS selbst, d. h. in den
benutzen, die an ihrem Übertrags-Ausgang Ü die ge- Warn-Flipflops A 2 bis N 2 ein kritischer Zustand vorwünschte
Bedingung W= [n> 1] liefern. Für mehr als 3 gelegen hat Auch diese vorzeitigen Übergänge x', /, z'
Netzwerk-Eingänge können dann Kaskaden von 40 selbst sind zeitlich definiert, nämlich durch den zwischen
Halb-oder Volladdieren· verwendet werden, wobei nur den Übersteuerungsgrenzen u 1 und u 2 liegenden Teil
die jeweiligen Übertragsausgänge Ü anzuschließen der a-Funktion der Rückkopplungslawine im betroffesind,
die Summen-Ausgänge Z bleiben frei. Das am nen Flipflop.
Ausgang des Netzwerkes N auftretende Warnsignal W Für den Synchronisationsvorgang sind dann drei Bewird
einem weiteren UND-Glied UW zugeführt, dem 45 triebsfälle in einer Schaltungsanordnung gemäß Fig.2
über ein zweites Verzögerungsglied VG 2 das bereits möglich: Im normalen Betriebsfall werden die Ubereinmal
verzögerte Sperrsignal nochmals um eine War- nahme-Flipflops A 1 bis Ni definiert angesteuert und
tezeit verzögert und invertiert zugeführt wird. Damit reagieren unkritisch. Mit dem Ende der Umschlagflanke
wird das Warnsignal erst nach dieser Wartezeit mit Si- des entsprechenden Flipflops der in Fig.3 mit dem
cherheit stabil, vorher können allerdings Undefinierte 50 Zeitpunkt f 1 bezeichnet ist, läuft die Auswertung des
Pegel oder unerwartete Signalübergänge auftreten. synchronisierten Ausgangssignals a', 6'bzw. n'an.
Wird das Warnsignal W, wie in der Schaltungsanord- Wird ein Übernahme-Flipflop Ai1Bi bzw. Nl unnung
angegeben, dem Prioritätsnetzwerk PR i der Aus- definiert angesteuert, dann entsteht sofort ein Warnsigwerteschaltung
AS zugeführt, so wird die Freigabe des nal W, das stationär bleibt Dies bedeutet, daß die ent-Prioritätsnetzwerkes
in den kritischen Fällen um diese 55 sprechende Operation erst nach einer durch die VerWartezeit
verzögert Für den Funktionsablauf in der zögerungsglieder VGl und VG 2 vorgegebenen Warte-Funktionseinheit
kann man dann z. B. noch korrigier- zeit anlaufen kann.
bare Operationen unverzögert anlaufen lassen. Dies ge- Schließlich kann ein Warn-Fiipflop A 2,52 bzw. N 2
schieht beispielsweise mit einem am Ausgang eines wei- in der Überwachungsschaltung WS kritisch reagieren,
teren UND-Gliedes ORZ abgegebenen Startsignal 60 Das Warnsignal ist dann spätestens zum Zeitpunkt ί 1
STA. wirksam, es verschwindet aber, wie aus F i g. 3 zu erken-
Da die Eingangsleitungen über die Schnittstelle IF
parallel an die Eingänge dieses dritten ODER-Gliedes OR 3 angeschlossen sind, erzeugt jeweils ein asynchron
auftretendes Eingangssignal a, b bzw. π das -Startsignal
5TA Wenn man nun durch Entscheidungsschwierigkeiten in der Überwachungsschaltung WS selbst hervorgerufene
Fehlermöglichkeiten berücksichtigen will, kann
nen ist, Undefiniert, jedoch noch vor Ablauf der Wartezeit
Die entsprechende Operation kann dann mit dem Verschwinden des Warnsignals Wanlaufen.
Vorstehend wurden mehrere Ausführunsbeispiele der Erfindung anhand der Zeichnung näher erläutert Diese
Ausführungsbeispiele zeigen, daß die Erfindung in verschiedener Weise realisiert werden kann, d. h. auch an
unterschiedliche Anwendungsfälle flexibel anzupassen ist Die Erfindung ist auch nicht auf Synchronisationsjchaltungen
beschränkt, sie könnle in Anforderungsoder Zuweisungsnetzwerken auch dann eingesetzt
werden, wenn die empfangende Funktionseinheit kein oder zum Zeitpunkt der Übernahme noch kein eigenes
Taktraster besitzt. Als Entscheidungsglieder können neben Flipflops, die nur eine mögliche Ausführungsform
darstellen, auch sogar lange Gatter- oder Verstärkerketten eingesetzt werden. Ebensowenig müssen die
umgeformten Eingangssignale etwa nur Anforderungssignale darstellen, sie können vielmehr ganz allgemein
irgendwelche, einer autonom arbeitenden Funktionseinheit von Lußen zugeführte Steuersignale sein.
Ger .einsam ist all diesen Ausführungsformen jedoch,
Ger .einsam ist all diesen Ausführungsformen jedoch,
daß bei dem Verarbeitungsvorgang nicht von vornherein in allen Fällen eine Wartezeit eingehalten wird, nach
der erst die Auswertung eines synchronisierten Ausgangssignals beginnen kann. Vielmehr ist eine solche
Wartezeit der Ausnahmefall, der zumindest auf die wahrscheinlich kritischen Fälle einer Undefinierten Ansteuerung
eines der Entscheidungsgüeder der Auswerteschaltung beschränkt bleibt. Dazu sind Überwachungsschaltungen
notwendig, die als Pegel- oder Zeit-Indikatoren aufgebaut sein können und jeweils durch
Schaltungszusätze auch Entscheidungsschwierigkeiten der Entscheidungsglieder der Überwachungsschaltung
selbst aufdecken. Dem Anwendungsfall muß überlassen bleiben, welche Lösung im Einzelfall am zweckmäßigsten
ist.
Hierzu 2 Blatt Zeichnungen
Claims (10)
1. Schaltungsanordnung zum Verarbeiten von zeitlich Undefiniert an der Schnittstelle digitaler,
autonom arbeitender Funktionseinheiten eintreffenden Eingangssignalen zu Steuersignalen durch an
die Eingangsleitungen der Schnittstelle jeweils angeschlossene Entscheidungsglieder, die auf einen
Pegelwechsel des zugeführten Eingangssignales ansprechen, wobei zur Überbrückung metastabiler
Zustände der Entscheidungsglieder die Eingangssignale verzögert für die Auswertung durch die angeschlossene
Funktionseinheit freigegeben werden, dadurch gekennzeichnet,daß zur Oberwachung
des Auftretens metastabiler Zustände infolge des Undefinierten Ansteuerns eines der Entscheidungsjlieder
(SF bzw. Al bis N1) den Entscheidungsgliedern
eine ebenfalls aus Entscheidungsgliedern (WFi, WF2, WF3 bzw. A 2 bis N2)
aufgebaute Überwachungsschaltung (WS) zugeordnet ist, die bei Undefinierter Ansteuerung eines der
zu überwachenden Entscheidungsglieder ein Warnsignal (W) erzeugt, und daß, solange kein Warnsignal
(W) vorliegt, das Eingangssignal (a...i...n) unmittelbar und damit annähernd unverzögert zur
Auswertung gelangt, während mit dem Erscheinen des Warnsignals (W) die laufende Auswertung unterbrochen
und die endgültige Auswertung zur Überbrückung des metastabilen Entscheidungszustandes
verzögert wifd
2. Schaltungsaiiordtrjng nach Anspruch 1, dadurch
gekennzeichnet, da8 die**'berwachungsschaltung
(WS) derart ausgebildet ist, daß sie auf nicht eindeutig interpretierbare Ausgangspegel 0') der
Entscheidungsglieder (SF) anspricht
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Überwachungsschaltung
(WS) derart ausgebildet ist, daß sie auf einen Wechsel von Eingangssignalen (a, b...n) in einem
zeitlichen Toleranzbereich anspricht, in dem eine Undefinierte Ansteuerung-der Entscheidungsglieder
(A 1 bis Ni) möglich ist
4. Schaltungsanordnung nach einem der Anspräche 1 bis 3, gekennzeichnet durch ihre Verwendung
in einer Synchronisierschaltung mit Übernahme-Flipflops (SF, A 1 bis Nl) als Entscheidungsglieder,
die die asynchron eintreffenden Eingangssignale (a...i...n) in Anforderungssignale (a'.../'...η') so
verarbeiten, die in bezug auf Breite und Phasenlage mit einem internen Taktraster der digitalen, autonom
arbeitenden Funktionseinheit übereinstimmen.
5. Schaltungsanordnung nach einem der Ansprüche 2 oder 4, dadurch gekennzeichnet, daß in
der Überwachungsschaltung (WS) m\t dem Ausgang
eines als Übernahme-Flipflop (SF) arbeitenden Entscheidungsgliedes zwei Warn-Flipflops CIVFl1
WF2) verbunden sind, die den jeweils auftretenden Ausgangspegel des Übernähme-Flipflöps Verzögert 6ö
zu einem definierten Zeitpunkt (t 1) auswerten und daß die Signalausgänge dieser beiden Warn-Flipflops
an ein EXCLUSIV-ODER-Glied (EXOR 1) angeschlossen sind, das bei ungleicher Einstellung der
Warn-Flipflops das Warnsignal C 1*9 abgibt.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß in der Überwachungsschaltung
(WS) zusätzlich ein drittes, ebenralls an
den Ausgang des Übernahme-FHpflops (SF) angeschlossenes Warn-Flipflop (WF3) vorgesehen ist,
das den Ausgangspegel des Übernahme-Flipflops gegenüber den beiden anderen Warn-Flipflops
(WFl bzw. WF2) nochmals verzögert zu einem späteren Zeitpunkt Cr 2) auswertet, daß sein Ausgang
gemeinsam mit dem Ausgang eines der beiden anderen Warn-Flipflops an ein weiteres EXCLUSIV-ODER-Glied
(EXOR2) angeschlossen ist und daß die Ausgänge beider EXCLUSIV-ODER-Glieder
(EXORl, EXOR2) gemeinsam an einem ODER-Glied
(ORl) liegen, das an seinem Ausgang das Warnsignal (W) abgibt
7. Schaltungsanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß bei
einer sich selbst sperrenden Auswerteschaltung (AS) für eine Mehrzahl von Eingangssignalen (a, b..ji),
bei der zwischen die Eingangssignale (a..l..n)führenden
Leitungen und die zugeordneten als Übernahme-Flipflops (A 1, Bl...Nl) ausgebildeten Entscheidungsglieder
jeweils ein UND-Glied (UA i, UBl...UNl) geschaltet ist, wobei negierte Eingänge
aller UND-Glieder an einen ein Sperrsignal (INH) führenden Ausgang eines ODER-Gliedes
(OR 2) angeschlossen sind, dessen Eingänge jeweils mit dem Signalausgang eines der Übernahme-Flipflops
verbunden sind, die Warnschaltung (WS) analog jeweils einer Eingangsieitung zugeordnete
Warn-Flipfiops (A2, B2...N2) mit je einem eingangsseitig
tugeordneten weiteren UND-Glied CiM 2, UB2.. .UN2) aufweist,daß der Sperreingang
der weiteren UND-Glieder parallel an den Ausgang eines gemeinsamen Verzögerungsgliedes CVGl)
angeschlossen ist, dem das Sperrsignal zugeführt ist, daß mit den Ausgängen der Warn-Flipflops eine
Ausgangsstufe (N) verbunden ist, die derart ausgebildet ist, daß sie ein Warnsignal (W) abgibt, sobald
mehr als ein Warn-FIipflop ein Ausgangssignal
führt
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgangsstufe (N)
der Überwachungsschaltung CIVS1J eine gegenüber
den Warn-Flipflops (A2, BZ.. N2) niedriger liegende
Ansprechschwelle aufweist.
9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß zwischen den Signalausgängen
der Warn-Flipflops (A2, B2...N2) und
einer Addiersciialtung in der Ausgangsstufe (N) je ein Schwellenwertglied (SW) mit einer unterhalb der
Kippschwelle der Warn-Flipflops liegenden Anspruchschwelle angeordnet ist.
10. Schaltungsanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das erste Verzögerungsglied
(VG 1) über ein weiteres Verzögerungsglied (VG 2) mit einem Sperreingang eines weiteren
UND-Gliedes (UW) verbunden ist, dem außerdem das Warnsignal (W) zugeführt ist und das mit einem
Selektionseingang einer Auswahlschaltung (PR 1) verbunden ist, die außerdem an die Signalausgänge
der Übernahme-Flipflops (A\, Sl...NI) ange=
schlossen ist und an ihren Ausgängen ein und nur ein synchronisiertes Ausgangssignal (a', b'.. .n') unverzögert
abgibt, wenn der Auswahlschaltung kein Warnsignal (W) zugeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834128 DE2834128C2 (de) | 1978-08-03 | 1978-08-03 | Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender Eingangssignale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834128 DE2834128C2 (de) | 1978-08-03 | 1978-08-03 | Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender Eingangssignale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2834128A1 DE2834128A1 (de) | 1980-02-14 |
DE2834128C2 true DE2834128C2 (de) | 1983-12-15 |
Family
ID=6046157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782834128 Expired DE2834128C2 (de) | 1978-08-03 | 1978-08-03 | Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender Eingangssignale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2834128C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3036170A1 (de) * | 1980-09-25 | 1982-04-29 | Siemens AG, 1000 Berlin und 8000 München | Digital gesteuerte halbleiterschaltung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL247609A (de) * | 1960-01-21 | |||
DE1487826B2 (de) * | 1966-05-21 | 1972-02-24 | Siemens AG, 1000 Berlin u. 8000 München | Schaltungsanordnung zur prioritaetsgerechten datenuebertragung |
US4070630A (en) * | 1976-05-03 | 1978-01-24 | Motorola Inc. | Data transfer synchronizing circuit |
-
1978
- 1978-08-03 DE DE19782834128 patent/DE2834128C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2834128A1 (de) | 1980-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2526920A1 (de) | Anordnung zur uebertragung von informationen | |
DE3407263C2 (de) | ||
DE2738406A1 (de) | Verfahren und fernsteuerungsanordnung zur fernsteuerung eines medizinischen geraets | |
EP1495590B1 (de) | Netzwerk mit einem verbindungs-netzwerk and mehreren mit dem verbindungs-netzwerk gekoppelten netzknoten | |
DE2834128C2 (de) | Schaltungsanordnung zum Verarbeiten zeitlich undefiniert an der Schnittstelle digitaler, autonom arbeitender Funktionseinheiten eintreffender Eingangssignale | |
DE2841014C2 (de) | Digitale Entfernungsmeßeinheit | |
DE2637786C2 (de) | Schaltungsanordnung zur störungsfreien Bildung eines Ausgangssignals aus einer Mehrzahl redundanter Eingangssignale | |
DE2616380B2 (de) | Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale Daten | |
DE19924351C2 (de) | Lichtschranke | |
DE2721404A1 (de) | Doppler - radar - system | |
DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
EP1597470B1 (de) | Signalverarbeitungsvorrichtung und steuergerät zur zusammenarbeit mit einer signalverarbeitungsvorrichtung | |
DE19952197C2 (de) | Takt- und Datenregenerator für unterschiedliche Datenraten | |
DE2619966A1 (de) | Phasenrueckkopplungskreis | |
DE2926857A1 (de) | Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung | |
WO1999022298A1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
DE2944574C2 (de) | ||
DE4041825C1 (de) | ||
DE69825527T2 (de) | Schaltung zum Empfangsfehlernachweis in einer Asynchronübertragung | |
EP0380946B1 (de) | Verfahren zur Überwachung der Regelfähigkeit eines Phasenregelkreises | |
DE2063581C3 (de) | Alarmschaltung für Datenübertragungssysteme | |
DE19923231C1 (de) | Digitale Analysierung von Frequenzen bei Chipkarten | |
DE2933322A1 (de) | Schaltungsanordnung zum ableiten eines bittaktsignals aus einem digitalsignal | |
DE4430177A1 (de) | Überwachungsvorrichtung für einen Prozessor | |
EP0237699A2 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehörigen spannungsgesteuerten Oszillators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8125 | Change of the main classification | ||
8126 | Change of the secondary classification | ||
8181 | Inventor (new situation) |
Free format text: WOLF, GERHARD, 8000 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |