DE2448683A1 - Anordnung zur digitaldatensignalisierung und zugehoerige geraete - Google Patents

Anordnung zur digitaldatensignalisierung und zugehoerige geraete

Info

Publication number
DE2448683A1
DE2448683A1 DE19742448683 DE2448683A DE2448683A1 DE 2448683 A1 DE2448683 A1 DE 2448683A1 DE 19742448683 DE19742448683 DE 19742448683 DE 2448683 A DE2448683 A DE 2448683A DE 2448683 A1 DE2448683 A1 DE 2448683A1
Authority
DE
Germany
Prior art keywords
signal
binary
data
input signal
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742448683
Other languages
English (en)
Other versions
DE2448683C2 (de
Inventor
Richard Munro Dorward
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co PLC
Original Assignee
General Electric Co PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co PLC filed Critical General Electric Co PLC
Publication of DE2448683A1 publication Critical patent/DE2448683A1/de
Application granted granted Critical
Publication of DE2448683C2 publication Critical patent/DE2448683C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H04L25/491Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
    • H04L25/4912Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Dr,Ing. Wilhelm ßeicliöl
DipWna. Wolfgang Eoioiiel
6 Frankfurt a. M. 1
Parksiiaße 13
8033
THE GENERAL ELECTRIC COMPANY LIMITED9 London, Großbritannien
Anordnung zur Digitaldatensignalisierung und zugehörige Geräte
Die Erfindung bezieht sich auf eine Anordnung zur Digitaldatensignalisierung und auf, insbesondere für eine solche Anordnung geeignete, Codier- und Decodiergeräte.
Ein herkömmliches, datentragendes Binärsignal, beispielsweise ein pulscodemoduliertes Signal, ist gleichstrommäßig nicht ausgeglichen. Das bedeutet, daß die beiden Binärwerte, also die "0" und "1", notwendigerweise nicht gleich oft auftreten. Ein solches Signal kann daher eine Gleichstromkomponente oder zumindest eine Komponente aufweisen, die im Vergleich zu der Ziffernfolgegeschwindigkeit eine verhältnismäßig niedrige Frequenz hat. Damit das Signal ohne übermäßige Verzerrungen und Störungen übertragen werden kann, sind daher an den Übertragungsweg gewisse Anforderungen zu stellen.
β 509817/0815
Geräte, die auf ein datentragendes Binärsignal ansprechen, weisen im allgemeinen einen mit der Ziffernfolgefrequenz arbeitenden Taktimpulsgenerator auf, dessen Taktimpulse zur Zeit- bzw. Taktsteuerung dienen. Dabei ist es wichtig, daß der Generator mit dem ankommenden Binärsignal im Schritt arbeitet. Es ist somit erwünscht, daß der Generator in regelmäßigen Abständen mit dem ankommenden Signal synchronisiert wird. Eine solche Synchronisation ist jedoch mit einem herkömmlichen Binärsignal nicht möglich, da zu gewissen Zeiten das Signal keine geeignete Taktinformation aufweist, die man zur Synchronisation des Taktimpulsgenerators verwenden könnte. Beispiele dafür sind lange
Folgen aus dem Binärwert 0, wenn es sich bei der Binärdarstellung um einen Rückkehr-zu-Null-Verlauf handelt, und
lange Folgen entweder aus dem Binärwert 0 oder dem Binärwert 1, wenn es sich bei der Binärdarstellung um einen
Nichtrückkehr-zu-Null-Verlauf handelt.
Aufgabe der Erfindung ist es 'daher, eine Anordnung zur Digitaldatensignalisierung zu schaffen, bei der die
oben erwähnten Schwierigkeiten vermieden sind.
Nach der Erfindung zeichnet sich eine Anordnung zur Digitaldatensignalisierung dadurch aus, daß das übertragene Signal in Binärform dargestellt ist und die Daten eines Eingabebinärsignals mit der zweifachen Ziffernfolgegeschwindigkeit des Eingabesignals trägt und daß jede, einem besonderen Binärwert zugeordnete Ziffer des Eingabesignals in
dem übertragenen Signal durch ein Paar von Ziffern mit den Werten "01" (oder "10") dargestellt ist und die dem anderen Binärwert zugeordneten Ziffern des Eingabesignals durch
Paare von Ziffern dargestellt sind, die abwechselnd die Werte "00" und "11" haben.
50981 7/081 5
Durch den oben beschriebenen Code wird sichergestellt, daß die Digitalwerte 0 und 1 in dem übertragenen Signal mit der gleichen Häufigkeit auftreten, so daß dieses Signal gleichstrommäßig ausgeglichen ist. Darüberhinaus sieht der Code zahlreiche, zwischen den beiden Digitalwerten auftretende Übergänge vor, die man zum Synchronisieren eines Taktimpulsgenerators in einem Decodiergerät verwenden kann, dem das übertragene Signal zugeführt wird. Vorzugsweise wird die Synchronisation des Taktimpulsgenerators mit zwischen den beiden Signalpegeln auftretenden Übergängen vorgenommen, die einen solchen Richtungssinn haben, der lediglich am Ende der Ziffernpaare auftritt.
Eine nach der Erfindung ausgebildete Datensignalisieranordnung ist insbesondere für verhältnismäßig kurze Übertragungswege geeignet, die beispielsweise eine Länge in der Größenordnung von einigen zehn Metern haben und in einem Verstärkeramt oder einer ähnlichen Station eines öffentlichen Fernsprechnetzwerkes installiert sind. Die Datensignalisieranordnung kann zwischen einem Leitungsanschlußgerät eines mehrpegeligen Digitaldatenübertragungssystems und einem Digitalmultiplexgerät angeordnet sein, das die fraglichen Daten mit Daten von anderen Quellen kombiniert. Bei dem mehrpegeligen Digitaldatenübertragungssystem kann es sich beispielsweise um ein System handeln, das mit dem Wechselzeichenumkehrcode arbeitet, bei dem eine binäre 0 durch eine ternäre 0 und eine binäre 1 abwechselnd durch eine ternäre +1 und eine ternäre -1 dargestellt wird.
Ein Codiergerät zeichnet sich nach der Erfindung dadurch aus, daß das Codiergerät aus einem Eingabesignal, das in Binärdarstellung Daten trägt, ein Ausgabesignal herleitet, das dieselben Daten in Binärform mit doppelter Ziffernfolgegeschwindigkeit trägt, und daß der verwendete Umwandlungscode von einer solchen Art ist, daß jede einem besonderen Binärwert zugeordnete Ziffer des Eingabesignals
50981 7/0815
im Ausgabesignal durch "01" (oder "10") dargestellt ist und die dem anderen Binärwert zugeordneten Ziffern des Eingabesignals im Ausgabesignal abwechselnd durch "00" und "11" dargestellt sind.
Ein Decodiergerät zur Verwendung mit einem Eingabesignal, das von dem oben bezeichneten Codiergerät stammt, ist nach der Erfindung dadurch gekennzeichnet, daß eine Verzögerungseinrichtung vorgesehen ist, die das Eingabesignal näherungsweise um eine Bitperiode der Ziffernfolgegeschwindigkeit dieses Signals verzögert, und daß eine Einrichtung vorgesehen ist, die das verzögerte Eingabesignal und das nicht verzögerte Eingabesignal in einer solchen Weise kombiniert, daß ein Binärsignal entsteht, das in jeder alternierenden Bitperiode die ursprünglichen Daten in decodierter Form trägt. Bei der Einrichtung zum Kombinieren des verzögerten und nicht verzögerten Eingabesignals kann es sich um ein exklusives NOR-Glied handeln.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird an Hand von Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein Schaltbild einer vollständigen Anlage zur Digitaldatensignalisierung und
Fig. 2 typische Signalverläufe (a), (b),. (c) usw., die an entsprechend bezeichneten Stellen A, B, C usw. in der in der Fig. 1 dargestellten Anlage auftreten.
Die als Ausführungsbeispiel betrachtete Anlage ist in einem Verstärkeramt oder an einer anderen Stelle in einem öffentlichen Fernsprechnetzwerk installiert und bildet entsprechend der Darstellung nach der Fig. 1 eine Schnittstelle zwischen zwei Einheiten 1 und 2, die um eine Strecke in der Größenordnung von 120 Metern voneinander entfernt sein können. Bei der Einheit 1 handelt es sich um
5 0 9 8 1 7 / 0 8 1 5
ein Leitungsanschlußgerät, das über einen Kanal 3 ein mehrpegeliges Digitaldatensignal empfängt und an eine Leitung 4 ein Binärsignal abgibt, das einen Nichtrückkehrzu-Null-Verlauf aufweist und im folgenden mit Eingabebinärsignal bezeichnet wird. Die Zifferngeschwindigkeit des Eingabebinärsignals kann größenordnungsmäßig 120 Megabits pro Sekunde betragen. Bei der Einheit 2 kann es sich um ein Digitalmultiplexgerät handeln, das das von der Einheit gelieferte Binärsignal mit ähnlichen Binärsignalen von anderen Quellen vereint. Die Einheit .2 gibt daher an einen Kanal 5 ein Multiplexsignal ab.
Die Anlage enthält ein Codier- und ein Decodiergerät, die angrenzend an die Einheit 1 bzw. die Einheit 2 angeordnet und durch einen Übertragungsweg 6 miteinander verbunden sind, bei dem es sich beispielsweise um eine Koaxialleitung handelt, die zur Gleichstromentkopplung an ihrem einen Ende vorzugsweise über einen Transformator angeschlossen ist. Bei der Darstellung nach der Fig. 1 ist das Codiergerät im oberen Teil und das Decodiergerät im unteren Teil der Zeichnung gezeigt.
Bei dem über den Übertragungsweg 6 geführten Signal handelt es sich um ein Binärsignal, das die Daten des über die Leitung 4 zugeführten Eingabebinärsignals entsprechend dem folgenden Code trägt:
Signal an der Leitung 4 Signal am Übertragungsweg 6
0 01
1 abwechselnd 00 und 11
Es sei bemerkt, daß das Binärsignal am Übertragungsweg 6 die zweifache Zifferngeschwindigkeit des Eingabebinärsignals aufweist und dementsprechend mit Binärsignal doppelter Geschwindigkeit oder doppelter Frequenz bezeichnet
50981 7/081 5
wird. In der Fig. 2(a) ist der Verlauf eines typischen Eingabebinärsignals dargestellt. Die einzelnen Bitperioden sind durch unterbrochene Linien 7 voneinander getrennt. Der entsprechende Verlauf des Binärsignals doppelter Geschwindigkeit ist in der Fig. 2(f) dargestellt.
Wie man der Fig. 1 entnehmen kann, enthält das Codiergerät einen Taktimpulsgenerator 9, der mit der Zifferngeschwindigkeit des Eingabebinärsignals einen in der Fig. 2(b) gezeigten Taktimpulszug liefert. Ein Koinzidenzoder UND-Glied 10 spricht auf die Taktimpulse und auf das Signal an der Leitung 4 an, um bei dem Binärwert von 1 des Eingabebinärsignals ein aus den Taktimpulsen bestehendes Signal zu liefern, das zum Schalten einer bistabilen Schaltung 11 verwendet wird. Der Verlauf des von der Schaltung an eine Leitung 12 abgegebenen Signals ist in der Fig. 2(c) gezeigt.
Die Signale an den Leitungen 4 und 12 werden über ein Koinzidenz- oder UND-Glied 13 miteinander verknüpft, um ein Signal zu liefern, dessen Verlauf in der Fig. 2(d) dargestellt ist. Ein NOR-Glied 14 spricht auf den Taktimpulszug des Generators 9 und auf das Eingabebinärsignal an, um ein Signal zu liefern, dessen Verlauf in der Fig. 2(e) dargestellt ist. Die von den Gliedern 13 und 14 gelieferten Signale werden von einem ODER-Glied 15 verknüpft, um das Binärsignal doppelter Geschwindigkeit abzugeben, mit dem der Übertragungsweg 6 gespeist wird. Im Decodiergerät kann das über den Übertragungsweg 6 empfangene Binärsignal doppelter Geschwindigkeit in an sich bekannter Weise entzerrt und wellengeformt werden. Die für diesen Zweck vorgesehenen Mittel sind nicht gezeigt, und die resultierende Wirkung kann darin bestehen, daß ein mit der Frequenz zunehmender Gesamtubertragungsgewinn erzielt wird, ohne daß das Decodiergerät die Fähigkeit verliert, das Binärsignal doppelter Geschwindigkeit ohne Zuflucht zur automatischen Verstär-
509817/0815
längsregelung richtig festzustellen. Das Binärsignal doppelter Geschwindigkeit vrird durch ein Verzogerungselement 16 geschickt, das dem Signal eine Verzögerung von einer Bitperiode des Binärsignals doppelter Geschwindigkeit verleiht. Das nicht verzögerte Binärsignal doppelter Geschwindigkeit und das durch das Verzögerungselement 16 verzögerte Binärsignal doppelter Geschwindigkeit werden einem exklusiven NOR-Glied 17 zugeführt/ dessen Ausgangssignal den in der Fig. 2(h) dargestellten Verlauf hat. Die beiden Eingangssignale zum Glied 17 sind in den Figuren 2(f) und 2(g) gezeigt. Es sei bemerkt, daß das vom Glied .17 während der zweiten Hälfte jeder durch angrenzende Paare von Linien 7 identifizierten Bitperiode die Daten des Eingabebinärsignals in decodierter Form trägt, wobei die relevanten Halbbitperioden zur leichteren Identifikation in der Fig. 2(h) schraffiert eingezeichnet sind.
Das Decodiergerät enthält ferner einen Taktimpulsgenerator 18, der mit derselben Frequenz wie der Generator 9 arbeitet und der einen Impulszug liefert, dessen Verlauf in der Fig. 2(i) dargestellt ist. Der Generator 18 ist in an sich bekannter Weise derart ausgelegt, daß er von den negativ gerichteten Flanken des empfangenen Binärsignals doppelter Geschwindigkeit synchronisiert wird, so daß der Generator 18 bezüglich der Frequenz und Phase mit dem empfangenen Signal verriegelt ist. Dazu sei bemerkt, daß die negativ gerichteten Flanken nur am Ende von Bitperioden auftreten, die durch die Linien 7 definiert sind, so daß eine eindeutige Phasenverriegelung des Generators 18 erzielt wird. Demgegenüber können die positiv gerichteten Flanken auch in der Mitte zwischen diesen Bitperioden auftreten.
Das vom Glied 17 gelieferte Signal und die Umkehrung dieses Signals, die von einem NICHT-Glied 19 stammt, werden beim Auftreten jedes vom Generator 18 gelieferten
509817/08 15
Taktimpulses zur Steuerung des Zustande einer bistabilen Schaltung 20 verwendet. Die bistabile Schaltung 20 gibt über eine Leitung 21 ein Signal ab, dessen Verlauf in der Fig. 2(j) dargestellt ist und das mit Ausnahme einer geringfügigen Verzögerung mit dem in der Fig. 2(a) gezeigten Eingabebinärsignal übereinstimmt.
Bei einer Abwandlung des beschriebenen Ausführungsbeispiels kann man anstelle der direkten Ableitung des Binärsignals doppelter Geschwindigkeit aus dem Eingabebinärsignal das zuletzt genannte Signal zunächst in ein ausgeglichenes Ternärsignal mit Digitalwerten von -1, 0 und +1 umformen. Dies kann mit Hilfe des eingangs erwähnten Wechselzeichenumkehrcode geschehen. Das gewonnene Ternärsignal wird dann in der folgenden Weise in ein Binärsignal doppelter Geschwindigkeit umgeformt, wobei man das zuvor beschriebene Binärsignal doppelter Geschwindigkeit erhält:
0 in Ternärdarsteilung wird 01 in Binärdarstellung, -1 in Ternärdarstellung wird 00 in Binärdarstellung und +1 in Ternärdarstellung wird 11 in Binärdarstellung.
Andererseits kann man das Eingabebinärsignal zunächst in ein ausgeglichenes Ternärsignal umformen, das von einer verfeinerten Art ist. Ein solches Ternärsignal kann derart ausgebildet sein, daß jede Gruppe aus drei Ternärziffern vier Binärziffern darstellt. Dieses Ternärsignal wird dann in Übereinstimmung mit der oben angegebenen Umformung in ein Binärsignal doppelter Geschwindigkeit umgeformt, wobei ein Binärsignal entsteht, dessen Geschwindigkeit oder Frequenz das Eineinhalbfache der Geschwindigkeit oder Frequenz des ursprünglich nicht codierten Binärsignals beträgt.
50981 7/081 5

Claims (9)

  1. Patentansprüche
    Λ J Anordnung zur Digitaldatensignalisierung, dadurch gekennzeichnet, daß das übertragene Signal in Binärform dargestellt ist und die Daten eines Eingabebinärsignals mit der zweifachen Ziffernfolgegeschwindigkeit des Eingabesignals trägt und daß jede, einem besonderen Binärwert zugeordnete Ziffer des Eingabesignals in dem übertragenen Signal durch ein Paar von Ziffern mit den Werten "01" (oder "10") dargestellt ist und die dem anderen Binärwert zugeordneten Ziffern des Eingabesignals durch Paare von Ziffern dargestellt sind, die abwechselnd die Werte "00" und "11" haben.
  2. 2. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß das mit dem übertragenen Signal gespeiste Gerät einen Taktimpulsgenerator (18) aufweist, der derart ausgelegt ist, daß er von denjenigen Übergängen zwischen den beiden Signalpegeln synchronisiert wird, deren Übergangsrichtungssinn nur am Ende von den Ziffernpaaren auftritt.
  3. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anordnung in einer Station eines öffentlichen Fernsprechnetzwerkes installiert ist.
  4. 4. Anordnung nach Anspruch 3,
    dadurch gekennzeichnet, daß die Anordnung zwischen einem Leitungsanschlußgerät (1) eines mehrpegeligen Digitaldatenübertragungssystems und einem Digitalmultiplexgerät (2) vorgesehen ist, das die fraglichen Daten mit Daten von anderen Quellen vereint.
    5 0 9 8 17/0815
  5. 5. Codiergerät, insbesondere für eine Anordnung zur Digitaldatensignalisierung,
    dadurch gekennzeichnet, daß das Codiergerät aus einem Eingabesignal, das in Binärform dargestellte Daten trägt, ein Ausgabesignal herleitet, das dieselben Daten in Binärdarstellung mit doppelter Ziffernfolgegeschwindigkeit trägt, und daß das Co.diergerät den Umwandlungscode in einer solchen Weise verwendet, daß jede, einem besonderen Binärwert zugeordnete Ziffer des Eingabesignals im Ausgabesignal durch "01" (oder "10") dargestellt ist und die dem anderen Binärwert zugeordneten Ziffern des Eingabesignals im Ausgabesignal abwechselnd durch "00" und "11" dargestellt sind.
  6. 6. Decodiergerät zur Verwendung mit einem von dem Codiergerät nach Anspruch 5 gelieferten Eingabesignal, dadurch gekennzeichnet, daß eine Verzögerungseinrichtung (16) vorgesehen ist, die das Eingabesignal näherungsweise für eine Bitperiode der Ziffernfolgegeschwindigkeit dieses Signals verzögert, und daß eine Verknüpfungseinrichtung (17) vorhanden ist, die das verzögerte und das nicht verzögerte Eingabesignal in einer solchen Weise kombiniert, daß ein Binärsignal entsteht, das in jeder alternierenden Bitperiode die ursprünglichen Daten in decodierter Form trägt.
  7. 7. Decodiergerät nach Anspruch 6, dadurch gekennzeichnet, daß die Verknüpfungseinrichtung für das verzögerte und nicht verzögerte Signal ein exklusives NOR-Glied ist.
    509817/08 15
  8. 8. Decodiergerät nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß Mittel (19, 20) vorgesehen sind, die aus dem Binärsignal, das in jeder alternierenden Bitperiode die Daten trägt, ein Binärsignal herleitet, das einen Nichtrückkehrzu-Null-Verlauf und die ursprüngliche Datenziffernfolgegeschwindigkeit aufweist.
  9. 9. Decodiergerät nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß ein Taktimpulsgenerator (18) vorgesehen ist, der derart angeordnet und ausgelegt ist, daß er von denjenigen Übergängen zwischen den beiden Pegeln des dem Decodiergerät zugeführten Eingabesignals synchronisiert wird, deren übergangsrichtungssinn nur am Ende der Ziffernpaare des die ursprünglichen Binärdaten kennzeichnenden Eingabesignals auftritt.
    509817/0815
DE2448683A 1973-10-16 1974-10-12 Verfahren zur Digitaldatensignalisierung und zugehörige Geräte Expired DE2448683C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB48145/73A GB1489177A (en) 1973-10-16 1973-10-16 Digital data signalling systems and apparatus therefor

Publications (2)

Publication Number Publication Date
DE2448683A1 true DE2448683A1 (de) 1975-04-24
DE2448683C2 DE2448683C2 (de) 1989-08-31

Family

ID=10447553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2448683A Expired DE2448683C2 (de) 1973-10-16 1974-10-12 Verfahren zur Digitaldatensignalisierung und zugehörige Geräte

Country Status (5)

Country Link
US (1) US3953673A (de)
CA (1) CA1062372A (de)
DE (1) DE2448683C2 (de)
GB (1) GB1489177A (de)
IT (1) IT1024604B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1563848A (en) * 1977-02-09 1980-04-02 Hewlett Packard Ltd Cmi-encoder
FR2432246A1 (fr) * 1978-07-26 1980-02-22 Cit Alcatel Procede et circuit de decodage d'un signal binaire code en cmi
US4290143A (en) * 1979-04-19 1981-09-15 Cincinnati Electronics Corporation Transmission method and apparatus wherein binary data bits are converted into barker words and vice versa
CA1187187A (en) * 1981-04-27 1985-05-14 Akira Fukuda Method and system for pulse communication
JPS58161554A (ja) * 1982-03-19 1983-09-26 Hitachi Ltd パルス信号伝送システム
DE3245845A1 (de) * 1982-12-10 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Cmi-decoder
DE3302761A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Cmi-decoder
NL8403366A (nl) * 1984-11-06 1986-06-02 Philips Nv Inrichting voor het bewaken van een cmi-codeomvormer.
FR2580129B1 (de) * 1985-04-04 1987-05-22 Telecommunications Sa
FR2598050B1 (fr) * 1986-04-28 1992-10-23 Telecommunications Sa Dispositif de decodage pour code cmi
DE3625589A1 (de) * 1986-07-29 1988-02-04 Siemens Ag Cmi-decoder
JP2550985B2 (ja) * 1987-04-21 1996-11-06 日本電気株式会社 Cmi符号復号器
US4928289A (en) * 1988-12-19 1990-05-22 Systran Corporation Apparatus and method for binary data transmission
JPH08181688A (ja) * 1994-12-26 1996-07-12 Victor Co Of Japan Ltd 時間情報符号化復号化装置並びに符号化装置及び復号化装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159793A (en) * 1963-01-23 1964-12-01 Sperry Rand Corp Phase modulation reading system employing controlled gating for inhibiting spurious outputs occurring between information pulses
DE1948533A1 (de) * 1968-11-15 1970-06-11 Hasler Ag Einrichtung zur UEbertragung einer synchronen,binaeren Impulsfolge
DE2017703A1 (de) * 1969-04-21 1970-11-05 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren und Dekoder zur Dekodierung eines binären Datensignals
DE2154168A1 (de) * 1971-10-29 1973-05-10 Siemens Ag Schaltungsanordnung zur uebertragung von daten

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400369A (en) * 1963-01-14 1968-09-03 Raytheon Co Pulse doublet communication system
US3369181A (en) * 1964-03-18 1968-02-13 Noel B. Braymer System for transmitting digital data via pulse doublets
US3810111A (en) * 1972-12-26 1974-05-07 Ibm Data coding with stable base line for recording and transmitting binary data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159793A (en) * 1963-01-23 1964-12-01 Sperry Rand Corp Phase modulation reading system employing controlled gating for inhibiting spurious outputs occurring between information pulses
DE1948533A1 (de) * 1968-11-15 1970-06-11 Hasler Ag Einrichtung zur UEbertragung einer synchronen,binaeren Impulsfolge
DE2017703A1 (de) * 1969-04-21 1970-11-05 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren und Dekoder zur Dekodierung eines binären Datensignals
DE2154168A1 (de) * 1971-10-29 1973-05-10 Siemens Ag Schaltungsanordnung zur uebertragung von daten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISS 1972 International Switching Symposium Record,S. 55-64 und 65-72 *

Also Published As

Publication number Publication date
DE2448683C2 (de) 1989-08-31
CA1062372A (en) 1979-09-11
GB1489177A (en) 1977-10-19
US3953673A (en) 1976-04-27
IT1024604B (it) 1978-07-20

Similar Documents

Publication Publication Date Title
DE1487785A1 (de) Selbstsynchrone Signalverzerrvorrichtung
DE2030827B2 (de) Digitaluebertragungsanordnung bei der die effektive binaere bit frequenz ein nichtganzzahliges vielfaches der kanalsym bolfrequenz ist
DE2448683C2 (de) Verfahren zur Digitaldatensignalisierung und zugehörige Geräte
DE3130170C2 (de) Zeit-Multiplexeinrichtung
DE2818704A1 (de) Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen
DE2901235A1 (de) Digitales zweidraht-vollduplex- uebertragungssystem
DE1281488B (de) Digitale Phasensynchronisierungsschleife zur Auffindung der Bitsynchronisation
DE1166822B (de) Einrichtung zur Erzeugung eines phasenkodemodulierten Signals bei einem digitalen Datenuebertragungssystem
DE2924922C2 (de)
DE3204227A1 (de) Digitale fernmeldeendstelle zur uebertragung von informationen zu einer digitalen fernmeldeanlage, insbesondere zu einer fernsprechanlage bzw. fernsprechnebenstellenanlage
DE1762003C3 (de) Nachrichtenanordnung
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
DE2047697A1 (de) Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen
DE2546422C2 (de) Zweidraht-Vollduplex-Datenübertragungsverfahren und Vorrichtung zur Ausführung des Verfahrens
DE2628907A1 (de) System zur gleichzeitigen uebertragung eines hauptpulses und zweier hiervon abgeleiteter hilfspulsationen
DE2850129A1 (de) Schaltungsanordnung zur umwandlung von binaeren digitalsignalen in pseudoternaere wechselimpulse
CH617051A5 (de)
DE2828679C2 (de) Übertragungsanordnung
DE60128541T2 (de) Kodierungssystem zur gemeinsamen übertragung von daten-und takt-signalen über zwei leitungen
DE1466185A1 (de) PCM-Zeitmultiplexnachrichtensystem
DE3248624C2 (de)
DE2923207C3 (de) Schaltung zur Umwandlung von Start- Stoppsignalen in ein isochrones Signal
DE2030827C (de) Digitalubertragungsanordnung, bei der die effektive binare Bit Frequenz ein nicht ganzzahhges Vielfaches der Kanalsymbol frequenz ist
DE1934869C (de) Verfahren und Schaltungsanordnung zur Kodierung asynchroner binarer Digital signale
EP0474624B1 (de) Verfahren zum Verschlüsseln von Binärinformationen sowie Vorrichtung zur Durchführung dieses Verfahrens

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted