JP2759585B2 - 文字組立分解器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル回線の通信制
御装置に利用する。特に、回線速度と装置内クロック速
度との差分によるデータ誤り率の改善技術に関する。

【０００２】

【従来の技術】通信回線を伝送される文字データは、シ
リアル（時系列的）なビット列として伝送される。一
方、通信端末装置内の文字データはパラレル（並列的）
なビットグループとして処理される。そのためにシリア
ルパラレル変換またはパラレルシリアル変換を施し、デ
ィジタル通信回線による文字データの送受信が行われて
いる。

【０００３】ディジタル通信回線を伝送されるシリアル
なデータを通信端末装置内で扱うパラレルなデータに変
換することを文字組立といい、通信端末装置内のパラレ
ルなデータをディジタル通信回線に送出するシリアルな
データに変換することを文字分解という。

【０００４】図６を参照して従来例装置を説明する。図
６は従来例装置のブロック構成図である。シリアルパラ
レル変換およびパラレルシリアル変換を行うため、電文
組立分解装置１０内には図４に示すシリアルパラレル変
換器１１およびパラレルシリアル変換器１２を一対備え
て構成される文字組立分解器１が備えられている。この
種の文字組立分解器に関するものとしては、μＰＤ３３
０３などの通信制御用ＬＳＩが挙げられる。

【０００５】

【発明が解決しようとする課題】従来の文字組立分解器
においては、電文組立分解器に文字の引取りを要求する
文字組立完了信号として、この文字を構成する最終ビッ
トのサンプリング信号をそのまま使用しているため、端
末および通信制御装置などが電文の受信終了を確認する
時点と、この電文の受信終了を認識すべき時点には相違
がある。

【０００６】また同様に、従来の文字組立分解器におい
ては、電文組立分解器に次に送信する文字の引渡しを要
求する文字分解完了信号として、この文字を構成する最
終ビットのシフトアウト信号をそのまま使用しているた
め、電文の送信終了を認識する時点と、この電文の送信
終了を認識すべき時点には相違がある。

【０００７】さらに、最新の技術を導入した応答速度が
早い装置と、従来技術で構築された応答速度が遅い装置
が互いに交信する場合に、図７に示すような受信遅れに
よる電文の消失が発生する。図７は処理能力に差のある
通信局間の通信状態を示す図である。通信局Ａおよび通
信局Ｂは、双方が通信するために必要な回線速度をあら
かじめ設定して通信を行う。しかし、それぞれの内部処
理速度は通信局ＡまたはＢ内部のクロック周期に依存し
ており、双方の処理速度差による送受信切替タイミング
のずれにより電文消失が発生する。このような消失を回
復するためには、消失電文の再通信を行う必要があり通
信の能率を著しく低下させる。

【０００８】このような問題は、各種装置の処理速度が
さほど高速でない時代にはあまり顕著化しなかったが、
半導体技術の進歩により各種装置の処理速度が飛躍的に
高速化した現在、無視し得ない問題となっている。

【０００９】この問題を解決するために、図６に示した
電文組立分解器が一定時間電文の送受信を遅延する方式
が発想されるが、電文組立分解器の動作は伝送制御手順
種別に依存するため数百種類にもおよぶことがあり、一
般的に複雑かつ大規模であり上述の機構を導入する場合
に大規模な改造を要する。それに比較して文字組立分解
器の動作は同期方式種別に依存し、３種類（Ｆ／ＳＹＮ
／調歩対応）のみであり比較的簡単な構成で小規模であ
る。

【００１０】本発明は、このような背景に行われたもの
であり、簡単な回路変更により通信回線のビット時間周
期と装置内部のクロック周期との差分を補償できる文字
組立分解器を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、通信端末装置
とディジタル通信回線との間に挿入される通信制御装置
に設けられ、前記ディジタル通信回線から入力されるシ
リアル信号の文字データをパラレル信号に変換するシリ
アルパラレル変換器と、前記通信端末装置からのパラレ
ル信号の文字データをシリアル信号に変換するパラレル
シリアル変換器とを備えた文字組立分解器である。

【００１２】ここで、本発明の特徴とするところは、前
記通信端末装置の制御信号として伝達される前記シリア
ルパラレル変換器の完了信号および前記パラレルシリア
ル変換器の完了信号に遅延を与える手段を備えたところ
にある。

【００１３】前記遅延を与える手段の遅延量は、前記デ
ィジタル通信回線のビット時間周期と前記変換器に与え
られるクロック周期との差分であることが望ましい。

【００１４】前記遅延を与える手段の遅延量は、あらか
じめ設定された値である構成とすることもできる。

【００１５】

【作用】シリアルパラレル変換器およびパラレルシリア
ル変換器が出力する文字組立完了信号および文字分解完
了信号をこの文字の受信および送信が完了する時点、も
しくは相手局の動作遅延による影響を消失させ得る時点
まで遅延させ、電文組立分解器に通知する。

【００１６】この遅延量は、通信局相互間であらかじめ
設定された回線速度によるビット時間周期と自装置内部
のクロック周期との差分により決定される。相手局が替
わり回線速度が替わると新たな遅延量が通信端末装置か
ら文字組立完了信号遅延器および文字分解完了信号遅延
器に入力される。

【００１７】

【実施例】本発明実施例の構成を図１および図２を参照
して説明する。図１は本発明実施例装置のブロック構成
図である。図２は文字組立分解器のブロック構成図であ
る。

【００１８】本発明は、ディジタル通信回線５から入力
されるシリアル信号の文字データをパラレル信号に変換
するシリアルパラレル変換器１１と、通信端末装置２０
からのパラレル信号の文字データをシリアル信号に変換
するパラレルシリアル変換器１２とを備えた文字組立分
解器１である。

【００１９】ここで、本発明の特徴とするところは、通
信端末装置２０の制御信号として伝達されるシリアルパ
ラレル変換器１１の完了信号およびパラレルシリアル変
換器１２の完了信号に遅延を与える手段である文字組立
完了信号遅延器１３および文字分解完了信号遅延器１４
を備えたところにある。

【００２０】文字組立完了信号遅延器１３および文字分
解完了信号遅延器１４の遅延量は、ディジタル通信回線
５のビット時間周期と文字組立完了信号遅延器１３およ
び文字分解完了信号遅延器１４に与えられるクロック周
期との差分である。

【００２１】図３および図４を参照して遅延量の設定に
ついて説明する。図３は受信データとサンプリング信号
と遅延量の関係を示す図である。図４は送信データとシ
フトアウト信号と遅延量の関係を示す図である。受信デ
ータのビット時間周期は回線速度に依存し、この回線速
度は通信を行っている通信局相互間であらかじめ設定さ
れる。一方、受信データをサンプリングするサンプリン
グ信号の周期は電文組立分解装置１０内部のクロック周
期に依存する。

【００２２】図３に示すように、受信データをサンプリ
ングするサンプリング信号は、その立ち上がりで受信デ
ータを取り込むため、電文の受信終了を認識しても実際
の電文はまだ継続している。しかし、通信端末装置２０
は、電文組立分解装置１０のクロック周期により電文の
受信終了が認識された時点で、その電文に対する応答の
ための送信状態に入ってしまう。このとき、相手局はい
まだに送信を続けているため送受信信号の衝突が発生
し、相手局が受信状態に切替わったときは、すでにこち
らの送信データの一部は送信を終了しているためデータ
に誤りを生ずる。したがって、回線速度により定まる受
信データのビット時間周期とシリアルパラレル変換器１
１に与えられるクロック周期との差分が遅延量になる。

【００２３】送信データのビット時間周期は回線速度に
依存し、この回線速度は通信を行っている通信局相互間
であらかじめ設定される。一方、送信データをシフトア
ウトするシフトアウト信号の周期は電文組立分解装置１
０内部のクロック周期に依存する。

【００２４】図４に示すように、送信データをシフトア
ウトするシフトアウト信号は、その立ち上がりで送信デ
ータを送出するため、電文の送信終了を認識しても実際
の電文はまだ継続している。しかし、通信端末装置２０
は、電文組立分解装置１０のクロック周期により電文の
送信終了が認識された時点で、その電文に対する応答の
ための受信状態に入ってしまう。このとき、まだ送信デ
ータの最終ビット付近のデータが残っているにも係わら
ず送信が中断された状態が発生し、データに誤りが生ず
る。したがって、回線速度により定まる送信データのビ
ット時間周期とパラレルシリアル変換器１２に与えられ
るクロック周期との差分が遅延量になる。

【００２５】次に、本発明実施例の動作を図５を参照し
て説明する。図５は通信端末装置２０のプログラム制御
回路ＣＰＵの電文組立分解装置１０に対する制御手順を
示す図である。初期状態において、文字組立完了信号遅
延器１３および文字分解完了信号遅延器１４には、頻繁
に通信を行う通信局との回線速度におけるビット時間周
期と電文組立分解装置１０内部のクロック周期との差分
相当の遅延量が設定されている。複数の通信相手局があ
り、それらとの回線速度が異なる場合は差分の平均値を
取り、とりあえずの遅延量とする。

【００２６】回線が接続されると、通信相手を確認する
（Ｓ１）。現在、文字組立完了信号遅延器１３および文
字分解完了信号遅延器１４に設定されている遅延量は、
この通信相手局に対して適正か否か判断する（Ｓ２）。
遅延量が適正であればそのままデータ送受信をおこない
（Ｓ４）、適正でなければ、あらかじめ通信端末装置２
０にファイルされた通信相手局に対する遅延量を読出
し、文字組立完了信号遅延器１３および文字分解完了信
号遅延器１４に設定されている遅延量を更新し（Ｓ
３）、データ送受信を行う（Ｓ４）。

【００２７】本発明実施例装置を専用線に適用する場合
には、通信相手を識別する必要はなく、遅延量も最適値
が確定しているので図５におけるＳ１〜Ｓ３は省略でき
る。また、不特定多数の相手と通信する場合に本発明実
施例装置では、通信端末装置２０のファイルにこれら不
特定多数の通信相手局に対する遅延量を記録しておい
て、通信相手を識別した後にその相手局に対応する遅延
量を読出す構成としたが、ファイルは設けずに相手局の
応答時間から適正遅延量を類推する構成とすることもで
きる。

【００２８】

【発明の効果】以上説明したように、本発明によれば簡
単な回路変更により通信回線のビット時間周期と装置内
部のクロック周期との差分を補償できる。これにより、
データ誤り率を低減できる。また、処理速度差が大きい
通信局装置間において通信効率が向上される。

【図面の簡単な説明】

【図１】本発明実施例装置のブロック構成図。

【図２】文字組立分解器のブロック構成図。

【図３】受信データとサンプリング信号と遅延量の関係
を示す図。

【図４】送信データとシフトアウト信号と遅延量の関係
を示す図。

【図５】プログラム制御回路の電文組立分解装置に対す
る制御手順を示す図。

【図６】従来例装置のブロック構成図。

【図７】処理能力に差のある通信局間の通信状態を示す
図。

【符号の説明】

１ 文字組立分解器 ２ 回線終端装置 ３ 対回線終端装置インタフェース ４ 電文組立分解器 ５ ディジタル通信回線 １０ 電文組立分解装置 １１ シリアルパラレル変換器 １２ パラレルシリアル変換器 １３ 文字組立完了信号遅延器 １４ 文字分解完了信号遅延器 ２０ 通信端末装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 29/02 G06F 13/00 353

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 通信端末装置とディジタル通信回線との
   間に挿入される通信制御装置に設けられ、前記 ディジタル通信回線から入力されるシリアル信号の
   文字データをパラレル信号に変換するシリアルパラレル
   変換器と、前記通信端末装置からのパラレル信号の文字
   データをシリアル信号に変換するパラレルシリアル変換
   器とを備えた文字組立分解器において、 前記通信端末装置の受信および送信制御信号として伝達
   される前記シリアルパラレル変換器の完了信号および前
   記パラレルシリアル変換器の完了信号にそれぞれ遅延を
   与える手段を備えたことを特徴とする文字組立分解器。
2. 【請求項２】 前記遅延を与える手段の遅延量は、前記
   ディジタル通信回線のビット時間周期と前記変換器に与
   えられるクロック周期との差分である請求項１記載の文
   字組立分解器。
3. 【請求項３】 前記遅延を与える手段の遅延量は、あら
   かじめ設定された値である請求項１記載の文字組立分解
   器。