JPH0253349A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0253349A JPH0253349A JP63205273A JP20527388A JPH0253349A JP H0253349 A JPH0253349 A JP H0253349A JP 63205273 A JP63205273 A JP 63205273A JP 20527388 A JP20527388 A JP 20527388A JP H0253349 A JPH0253349 A JP H0253349A
- Authority
- JP
- Japan
- Prior art keywords
- communication control
- data communication
- data
- control device
- control equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 13
- 238000004891 communication Methods 0.000 claims abstract description 74
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は交換機等の情報処理ジ−ステムに関し、特に複
数の子データ通信制御装置と１つの親通信制御装置との
間で同一データ長、同一フォーマット、同一データ転送
速度でバイト同期方式によりデータ転送が行なわれる情
報処理システムに関する。
数の子データ通信制御装置と１つの親通信制御装置との
間で同一データ長、同一フォーマット、同一データ転送
速度でバイト同期方式によりデータ転送が行なわれる情
報処理システムに関する。
従来、この種のデータ通信制御装置間のデータ転送は相
互間で決められたデータフォーマットとプロトコルに従
って行なわれていた。
互間で決められたデータフォーマットとプロトコルに従
って行なわれていた。
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置１１のブロック図、第
６図は第４図、第５図の従来例におけるデータ転送のタ
イムチャートである。
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置１１のブロック図、第
６図は第４図、第５図の従来例におけるデータ転送のタ
イムチャートである。
この情報処理システムは親データ通信制御装置１１と子
データ通信制御装置１２．１３．１４．１５とからなる
。
データ通信制御装置１２．１３．１４．１５とからなる
。
親データ通信制御装置ＩＩはメモリ１６． 、１６．と
メモリ制御回路１７１．１７２とタイミング制御回路１
８、 、１８２とデータ送信回路１９１□〜１９．４デ
一タ受信回路１９２１〜１９２４と中央制御装置２０と
からなり、データ送信回路１９１、〜１９Ｉ４、および
データ受信回路１９７．〜１９２４はそれぞれ子データ
通信制御装置１２〜１５に対応している。例えばデータ
通信制御装置１２ヘデータ転送を行なう場合は、中央制
御装置２゜が転送データをメモリ制御回路１７．により
メモリＩＳ、へ書込み、書込まれたデータ６１．６２を
第６図に示すように、タイミング制御回路１８．からの
同期信号に同期してメモリ制御回路１７．によって読出
し、送信回路１９１．により子データ通信制御装置１２
へ転送する。
メモリ制御回路１７１．１７２とタイミング制御回路１
８、 、１８２とデータ送信回路１９１□〜１９．４デ
一タ受信回路１９２１〜１９２４と中央制御装置２０と
からなり、データ送信回路１９１、〜１９Ｉ４、および
データ受信回路１９７．〜１９２４はそれぞれ子データ
通信制御装置１２〜１５に対応している。例えばデータ
通信制御装置１２ヘデータ転送を行なう場合は、中央制
御装置２゜が転送データをメモリ制御回路１７．により
メモリＩＳ、へ書込み、書込まれたデータ６１．６２を
第６図に示すように、タイミング制御回路１８．からの
同期信号に同期してメモリ制御回路１７．によって読出
し、送信回路１９１．により子データ通信制御装置１２
へ転送する。
親データ通信；し制御装置１１か子データ通信制御装置
１２からのデータを受信する場合は、データ受信回路１
９２□で受信し、シリアル／パラレル変換を行なってタ
イミング制御回路１８２の出す同期信号に同期させメモ
リ制御回路１７２によってメモリ１８゜に占込む。中央
制御装置２０は定期的にメモリ制御回路１７２を介して
メモリ１６２から受信データを読出す。子データ通信制
御装置１３〜１５についても同様に送受信が行なわれる
。
１２からのデータを受信する場合は、データ受信回路１
９２□で受信し、シリアル／パラレル変換を行なってタ
イミング制御回路１８２の出す同期信号に同期させメモ
リ制御回路１７２によってメモリ１８゜に占込む。中央
制御装置２０は定期的にメモリ制御回路１７２を介して
メモリ１６２から受信データを読出す。子データ通信制
御装置１３〜１５についても同様に送受信が行なわれる
。
なお、子データ通信制御装置１２〜１５の構成は親デー
タ通信制御装置ＩＩのデータ送信回路１９■〜１９．４
．データ受信回路１９２．−ｗ １９２４をそれぞれ１
つにしたものである。
タ通信制御装置ＩＩのデータ送信回路１９■〜１９．４
．データ受信回路１９２．−ｗ １９２４をそれぞれ１
つにしたものである。
上述した従来のデータ転送方法では、親データ通信制御
装置はデータ受信回路を子データ通信制御装置の数だけ
必要とし、ハードウェア量が多くなるためコストが高く
なるとともに、収容する子データ通信制御装置の数が限
定されるという欠点がある。
装置はデータ受信回路を子データ通信制御装置の数だけ
必要とし、ハードウェア量が多くなるためコストが高く
なるとともに、収容する子データ通信制御装置の数が限
定されるという欠点がある。
本発明の情報処理システムは、
子データ通信制御装置は送信の際、１つのデータ長の転
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰返し送信する手段を
有し、 親データ通信ル制御装置は、前記予め決められた回数を
周期として前記データ長に相当する時間だけ開いて子デ
ータ通信制御装置の送信データを受信装置に人力させる
ゲートな各子データ通信制御装置からの受信回線に有す
る。
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰返し送信する手段を
有し、 親データ通信ル制御装置は、前記予め決められた回数を
周期として前記データ長に相当する時間だけ開いて子デ
ータ通信制御装置の送信データを受信装置に人力させる
ゲートな各子データ通信制御装置からの受信回線に有す
る。
親データ通信制御装置は、子データ通信制御装置が子デ
ータ通信制御装置数以上に予め決められた回数繰返して
送信しているデータを該回数と同じ周期で順次子データ
通信制御装置毎のゲートを開いて受信することにより、
受信回路を１個にすることができハードウェアの量を大
幅に減少させることができる。
ータ通信制御装置数以上に予め決められた回数繰返して
送信しているデータを該回数と同じ周期で順次子データ
通信制御装置毎のゲートを開いて受信することにより、
受信回路を１個にすることができハードウェアの量を大
幅に減少させることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理システムの一実施例の親デー
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図で
ある。
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図で
ある。
子データ通信制御装置２〜５は、それぞれ個別のデータ
リンクを通して親データ通信制御装置１と接続されてい
る。親データ通信制御装置１の送信部は従来のものと同
様であるが、受信部ではデータ受信回路がデータ受信回
路９と１個になり、子データ通信制御装置２．３，４．
５からのデータリンクはそれぞれ個別に設けられている
ゲートＧＩ〜Ｇ４に接続されており、タイミング制御回
路８は同期信号に同期してゲート信号２５〜２８を周期
的にゲートＧ、〜Ｇ４へ出力する。データ受信回路９は
ゲートＧ、〜Ｇ、を通過したデータを受信し、シリアル
／パラレル変換し、該データは中央制御装置１０の制御
によりメモリ制御装置７を介してメモリ６に書込まれる
。また、メモリ制御装置７は中央制御装置１０の制御に
よりメモリ６から書込まれているデータの読出しを行な
う。
リンクを通して親データ通信制御装置１と接続されてい
る。親データ通信制御装置１の送信部は従来のものと同
様であるが、受信部ではデータ受信回路がデータ受信回
路９と１個になり、子データ通信制御装置２．３，４．
５からのデータリンクはそれぞれ個別に設けられている
ゲートＧＩ〜Ｇ４に接続されており、タイミング制御回
路８は同期信号に同期してゲート信号２５〜２８を周期
的にゲートＧ、〜Ｇ４へ出力する。データ受信回路９は
ゲートＧ、〜Ｇ、を通過したデータを受信し、シリアル
／パラレル変換し、該データは中央制御装置１０の制御
によりメモリ制御装置７を介してメモリ６に書込まれる
。また、メモリ制御装置７は中央制御装置１０の制御に
よりメモリ６から書込まれているデータの読出しを行な
う。
次に、本実施例における親データ通信制御装置１の受信
動作について説明する。
動作について説明する。
親データ通信制御装置１は同期信号を送出するとともに
同期信号に同期してゲート信号２５〜２８を周期的に出
力しており、それに伴ってゲートＧ。
同期信号に同期してゲート信号２５〜２８を周期的に出
力しており、それに伴ってゲートＧ。
〜Ｇ４が開かれる。一方、子データ通信制御装置２〜５
は送信データがある場合、送信データ２１゜３１、４１
．５１をそれぞれ４回連続して送信する。その間に親デ
ータ通信制御装置１の対応しているゲートＧ、−ｗＧ４
が開くのでデータ受信回路９に受信され、シリアル／パ
ラレル変換されてメモリ制御装置７の制御によりメモリ
６へ一度に書込まれる。メモリ６からの読出しについて
は従来と同様である。
は送信データがある場合、送信データ２１゜３１、４１
．５１をそれぞれ４回連続して送信する。その間に親デ
ータ通信制御装置１の対応しているゲートＧ、−ｗＧ４
が開くのでデータ受信回路９に受信され、シリアル／パ
ラレル変換されてメモリ制御装置７の制御によりメモリ
６へ一度に書込まれる。メモリ６からの読出しについて
は従来と同様である。
以上説明したように本発明は、親データ通信制御装置に
おいて各子データ通信制御装置からの受信回線とデータ
受信回路の間にゲートを設け、子データ通信制御装置が
親データ通信制御装置へデータを転送する場合１つのデ
ータを少くとも子データ通信制御装置数に等しい予め決
められた回数だけ連続して繰返して送信し、親データ通
信制御装置は子データ通信制御装置の繰返し数と同数の
周期で子データ通信制御装置毎に順番にゲートを開いて
受信することにより、親データ通信制御装置のデータ受
信回路は１つで済み、ハードウェア量が減少し、親デー
タ通信制御装置のコスト低減が図られ、ハードウェア量
によって制約されていた子データ通信制御装置数を増加
させることができる効果がある。
おいて各子データ通信制御装置からの受信回線とデータ
受信回路の間にゲートを設け、子データ通信制御装置が
親データ通信制御装置へデータを転送する場合１つのデ
ータを少くとも子データ通信制御装置数に等しい予め決
められた回数だけ連続して繰返して送信し、親データ通
信制御装置は子データ通信制御装置の繰返し数と同数の
周期で子データ通信制御装置毎に順番にゲートを開いて
受信することにより、親データ通信制御装置のデータ受
信回路は１つで済み、ハードウェア量が減少し、親デー
タ通信制御装置のコスト低減が図られ、ハードウェア量
によって制約されていた子データ通信制御装置数を増加
させることができる効果がある。
第１図は本発明の情報処理システムの一実施例の親デー
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図、
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置ＩＩのブロック図、第
６図は第４図、第５図の従来例におけるデータ転送のタ
イムチャートである。 １・・・親データ通信制御装置、 ２〜５−・子データ通信制御装置、 ６・・・メモリ、 ７・・・メモリ制御回路、 ８・・・タイミング制御回路、 ９・・・データ受信回路、 １０−・・中央制御装置、 ２１、２２．３１．３２．４１．４２．５１．５２−・
・データ、２５〜２８−・・ゲート信号、 Ｇ、−ｙＧ、−・・ゲート。
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図、
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置ＩＩのブロック図、第
６図は第４図、第５図の従来例におけるデータ転送のタ
イムチャートである。 １・・・親データ通信制御装置、 ２〜５−・子データ通信制御装置、 ６・・・メモリ、 ７・・・メモリ制御回路、 ８・・・タイミング制御回路、 ９・・・データ受信回路、 １０−・・中央制御装置、 ２１、２２．３１．３２．４１．４２．５１．５２−・
・データ、２５〜２８−・・ゲート信号、 Ｇ、−ｙＧ、−・・ゲート。
Claims (1)
- 【特許請求の範囲】 １、複数の子データ通信制御装置と１つの親通信制御装
置との間で同一データ長、同一フォーマット、同一デー
タ転送速度でバイト同期方式によりデータ転送が行なわ
れる情報処理システムにおいて、 子データ通信制御装置は送信の際、１つのデータ長の転
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰返し送信する手段を
有し、 親データ通信制御装置は、前記予め決められた回数を周
期として前記データ長に相当する時間だけ開いて子デー
タ通信制御装置の送信データを受信装置に入力させるゲ
ートを各子データ通信制御装置からの受信回線に有する
ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205273A JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205273A JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253349A true JPH0253349A (ja) | 1990-02-22 |
| JPH0671274B2 JPH0671274B2 (ja) | 1994-09-07 |
Family
ID=16504245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205273A Expired - Lifetime JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671274B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0790742A (ja) * | 1993-08-27 | 1995-04-04 | Karl Mayer Textil Mas Fab Gmbh | ワープビーム駆動装置 |
-
1988
- 1988-08-17 JP JP63205273A patent/JPH0671274B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0790742A (ja) * | 1993-08-27 | 1995-04-04 | Karl Mayer Textil Mas Fab Gmbh | ワープビーム駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671274B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000008800A3 (en) | Synchronizing source-synchronous links in a switching device | |
| JPH0253349A (ja) | 情報処理システム | |
| JPS61161568A (ja) | 情報伝送方式 | |
| JPS57135538A (en) | Series data transmission system | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPH05252163A (ja) | リモート入出力装置 | |
| JPH01128153A (ja) | 非同期機器間の制御信号伝送方式 | |
| JP2759585B2 (ja) | 文字組立分解器 | |
| JPS61242142A (ja) | 通信制御方式 | |
| JPH02246550A (ja) | 可変長シリアルデータ通信方式 | |
| JPH01128636A (ja) | 非同期機器間のデータ伝送方式 | |
| JPH085379B2 (ja) | 電子連動装置 | |
| JP2570936B2 (ja) | デジタルデータ転送装置 | |
| JPH04270521A (ja) | 多重化チャネル受信装置 | |
| JPS61108242A (ja) | デ−タ転送制御方式 | |
| JPH0221743A (ja) | 単線シリアル通信方法及びシリアルデータ通信装置 | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| JPH0149210B2 (ja) | ||
| JPS5810945A (ja) | デ−タ伝送装置 | |
| JPS6174053A (ja) | 信号の授受方式 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH01185049A (ja) | 信号処理回路 | |
| JPS63284953A (ja) | デ−タ通信装置 | |
| JPH0257036A (ja) | 並列同期化回路 | |
| JPH04266144A (ja) | リモート入出力装置 |