JPH0671274B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0671274B2 JPH0671274B2 JP63205273A JP20527388A JPH0671274B2 JP H0671274 B2 JPH0671274 B2 JP H0671274B2 JP 63205273 A JP63205273 A JP 63205273A JP 20527388 A JP20527388 A JP 20527388A JP H0671274 B2 JPH0671274 B2 JP H0671274B2
- Authority
- JP
- Japan
- Prior art keywords
- communication control
- data communication
- data
- control device
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交換機等の情報処理システムに関し、特に複数
の子データ通信制御装置と１つの親通信制御装置との間
で同一データ長，同一フォーマット，同一データ転送速
度でバイト同期方式によりデータ転送が行なわれる情報
処理システムに関する。
の子データ通信制御装置と１つの親通信制御装置との間
で同一データ長，同一フォーマット，同一データ転送速
度でバイト同期方式によりデータ転送が行なわれる情報
処理システムに関する。
従来、この種のデータ通信制御装置間のデータ転送は相
互間で決められたデータフォーマットとプロトコルに従
って行なわれていた。
互間で決められたデータフォーマットとプロトコルに従
って行なわれていた。
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置11のブロック図、第６
図は第４図，第５図の従来例におけるデータ転送のタイ
ムチャートである。
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置11のブロック図、第６
図は第４図，第５図の従来例におけるデータ転送のタイ
ムチャートである。
この情報処理システムは親データ通信制御装置11と子デ
ータ通信制御装置12,13,14,15とからなる。
ータ通信制御装置12,13,14,15とからなる。
親データ通信制御装置11はメモリ161,162とメモリ制御
回路171,172とタイミング制御回路181,182とデータ送信
回路1911〜1914データ受信回路1921〜1924と中央制御装
置20とからなり、データ送信回路1911〜1914、およびデ
ータ受信回路1921〜1924はそれぞれ子データ通信制御装
置12〜15に対応している。例えばデータ通信制御装置12
へデータ転送を行なう場合は、中央制御装置20が転送デ
ータをメモリ制御回路171によりメモリ161へ書込み、書
込まれたデータ61,62を第６図に示すように、タイミン
グ制御回路181からの同期信号に同期してメモリ制御回
路171によって読出し、送信回路1911により子データ通
信制御装置12へ転送する。
回路171,172とタイミング制御回路181,182とデータ送信
回路1911〜1914データ受信回路1921〜1924と中央制御装
置20とからなり、データ送信回路1911〜1914、およびデ
ータ受信回路1921〜1924はそれぞれ子データ通信制御装
置12〜15に対応している。例えばデータ通信制御装置12
へデータ転送を行なう場合は、中央制御装置20が転送デ
ータをメモリ制御回路171によりメモリ161へ書込み、書
込まれたデータ61,62を第６図に示すように、タイミン
グ制御回路181からの同期信号に同期してメモリ制御回
路171によって読出し、送信回路1911により子データ通
信制御装置12へ転送する。
親データ通信制御装置11が子データ通信制御装置12から
のデータを受信する場合は、データ受信回路1921で受信
し、シリアル／パラレル変換を行なってタイミング制御
回路182の出す同期信号に同期させメモリ制御回路172に
よってメモリ162に書込む。中央制御装置20は定期的に
メモリ制御回路172を介してメモリ162から受信データを
読出す。子データ通信制御装置13〜15についても同様に
送受信が行なわれる。
のデータを受信する場合は、データ受信回路1921で受信
し、シリアル／パラレル変換を行なってタイミング制御
回路182の出す同期信号に同期させメモリ制御回路172に
よってメモリ162に書込む。中央制御装置20は定期的に
メモリ制御回路172を介してメモリ162から受信データを
読出す。子データ通信制御装置13〜15についても同様に
送受信が行なわれる。
なお、子データ通信制御装置12〜15の構成は親データ通
信制御装置11のデータ送信回路1911〜1914,データ受信
回路1921〜1924をそれぞれ１つにしたものである。
信制御装置11のデータ送信回路1911〜1914,データ受信
回路1921〜1924をそれぞれ１つにしたものである。
上述した従来のデータ転送方法では、親データ通信制御
装置はデータ受信回路を子データ通信制御装置の数だけ
必要とし、ハードウェア量が多くなるためコストが高く
なるとともに、収容する子データ通信制御装置の数が限
定されるという欠点がある。
装置はデータ受信回路を子データ通信制御装置の数だけ
必要とし、ハードウェア量が多くなるためコストが高く
なるとともに、収容する子データ通信制御装置の数が限
定されるという欠点がある。
本発明の情報処理システムは、 子データ通信制御装置は送信の際、１つのデータ長の転
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰返し送信する手段を
有し、 親データ通信制御装置は、前記予め決められた回数を周
期として前記データ長に相当する時間だけ開いて子デー
タ通信制御装置の送信データを受信装置に入力させるゲ
ートを各子データ通信制御装置からの受信回線に有す
る。
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰返し送信する手段を
有し、 親データ通信制御装置は、前記予め決められた回数を周
期として前記データ長に相当する時間だけ開いて子デー
タ通信制御装置の送信データを受信装置に入力させるゲ
ートを各子データ通信制御装置からの受信回線に有す
る。
親データ通信制御装置は、子データ通信制御装置が子デ
ータ通信制御装置数以上に予め決められた回数繰返して
送信しているデータを該回数と同じ周期で順次子データ
通信制御装置毎のゲートを開いて受信することにより、
受信回路を１個にすることができハードウェアの量を大
幅に減少させることができる。
ータ通信制御装置数以上に予め決められた回数繰返して
送信しているデータを該回数と同じ周期で順次子データ
通信制御装置毎のゲートを開いて受信することにより、
受信回路を１個にすることができハードウェアの量を大
幅に減少させることができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の情報処理システムの一実施例の親デー
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図で
ある。
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図で
ある。
子データ通信制御装置２〜５は、それぞれ個別のデータ
リンクを通して親データ通信制御装置１と接続されてい
る。親データ通信制御装置１の送信部は従来のものと同
様であるが、受信部ではデータ受信回路がデータ受信回
路９と１個になり、子データ通信制御装置2,3,4,5から
のデータリンクはそれぞれ個別に設けられているゲート
G1〜G4に接続されており、タイミング制御回路８は同期
信号に同期してゲート信号25〜28を周期的にゲートG1〜
G4へ出力する。データ受信回路９はゲートG1〜G4を通過
したデータを受信し、シリアル／パラレル変換し、該デ
ータは中央制御装置10の制御によりメモリ制御装置７を
介してメモリ６に書込まれる。また、メモリ制御装置７
は中央制御装置10の制御によりメモリ６から書込まれて
いるデータの読出しを行なう。
リンクを通して親データ通信制御装置１と接続されてい
る。親データ通信制御装置１の送信部は従来のものと同
様であるが、受信部ではデータ受信回路がデータ受信回
路９と１個になり、子データ通信制御装置2,3,4,5から
のデータリンクはそれぞれ個別に設けられているゲート
G1〜G4に接続されており、タイミング制御回路８は同期
信号に同期してゲート信号25〜28を周期的にゲートG1〜
G4へ出力する。データ受信回路９はゲートG1〜G4を通過
したデータを受信し、シリアル／パラレル変換し、該デ
ータは中央制御装置10の制御によりメモリ制御装置７を
介してメモリ６に書込まれる。また、メモリ制御装置７
は中央制御装置10の制御によりメモリ６から書込まれて
いるデータの読出しを行なう。
次に、本実施例における親データ通信制御装置１の受信
動作について説明する。
動作について説明する。
親データ通信制御装置１は同期信号を送出するとともに
同期信号に同期してゲート信号25〜28を周期的に出力し
ており、それに伴ってゲートG1〜G4が開かれる。一方、
子データ通信制御装置２〜５は送信データがある場合、
送信データ21,31,41,51をそれぞれ４回連続して送信す
る。その間に親データ通信制御装置１の対応しているゲ
ートG1〜G4が開くのでデータ受信回路９に受信され、シ
リアル／パラレル変換されてメモリ制御装置７の制御に
よりメモリ６へ一度に書込まれる。メモリ６からの読出
しについては従来と同様である。
同期信号に同期してゲート信号25〜28を周期的に出力し
ており、それに伴ってゲートG1〜G4が開かれる。一方、
子データ通信制御装置２〜５は送信データがある場合、
送信データ21,31,41,51をそれぞれ４回連続して送信す
る。その間に親データ通信制御装置１の対応しているゲ
ートG1〜G4が開くのでデータ受信回路９に受信され、シ
リアル／パラレル変換されてメモリ制御装置７の制御に
よりメモリ６へ一度に書込まれる。メモリ６からの読出
しについては従来と同様である。
以上説明したように本発明は、親データ通信制御装置に
おいて各子データ通信制御装置からの受信回線とデータ
受信回路の間にゲートを設け、子データ通信制御装置が
親データ通信制御装置へデータを転送する場合１つのデ
ータを少なくとも子データ通信制御装置数に等しい予め
決められた回数だけ連続して繰返して送信し、親データ
通信制御装置は子データ通信制御装置の繰返し数と同数
の周期で子データ通信制御装置毎に順番にゲートを開い
て受信することにより、親データ通信制御装置のデータ
受信回路は１つで済み、ハードウェア量が減少し、親デ
ータ通信制御装置のコスト低減が図られ、ハードウェア
量によって制約されていた子データ通信制御装置数を増
加させることができる効果がある。
おいて各子データ通信制御装置からの受信回線とデータ
受信回路の間にゲートを設け、子データ通信制御装置が
親データ通信制御装置へデータを転送する場合１つのデ
ータを少なくとも子データ通信制御装置数に等しい予め
決められた回数だけ連続して繰返して送信し、親データ
通信制御装置は子データ通信制御装置の繰返し数と同数
の周期で子データ通信制御装置毎に順番にゲートを開い
て受信することにより、親データ通信制御装置のデータ
受信回路は１つで済み、ハードウェア量が減少し、親デ
ータ通信制御装置のコスト低減が図られ、ハードウェア
量によって制約されていた子データ通信制御装置数を増
加させることができる効果がある。
第１図は本発明の情報処理システムの一実施例の親デー
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図、
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置11のブロック図、第６
図は第４図，第５図の従来例におけるデータ転送のタイ
ムチャートである。 １……親データ通信制御装置、 ２〜５……子データ通信制御装置、 ６……メモリ、 ７……メモリ制御回路、 ８……タイミング制御回路、 ９……データ受信回路、 10……中央制御装置、 21,22,31,32,41,42,51,52……データ、 25〜28……ゲート信号、 G1〜G4……ゲート。
タ通信制御装置の受信部のブロック図、第２図は本実施
例の子データ通信制御装置２〜５のデータの繰返し送信
と、親データ通信制御装置１のゲート信号送出タイミン
グを示す図、第３図は本実施例の親データ通信制御装置
１と子データ通信制御装置２〜５の接続状態を示す図、
第４図は親データ通信制御装置と４つの子データ通信制
御装置からなる情報処理システムのブロック図、第５図
は第４図の親データ通信制御装置11のブロック図、第６
図は第４図，第５図の従来例におけるデータ転送のタイ
ムチャートである。 １……親データ通信制御装置、 ２〜５……子データ通信制御装置、 ６……メモリ、 ７……メモリ制御回路、 ８……タイミング制御回路、 ９……データ受信回路、 10……中央制御装置、 21,22,31,32,41,42,51,52……データ、 25〜28……ゲート信号、 G1〜G4……ゲート。
Claims (1)
- 【請求項１】複数の子データ通信制御装置と１つの親デ
ータ通信制御装置との間で同一データ長、同一フォーマ
ット、同一データ転送速度でバイト同期方式により、前
記親データ通信制御装置から送られてくる同期信号に基
づいてデータ転送が行われる情報処理システムにおい
て、 子データ通信制御装置は送信の際、１つのデータ長の転
送データを少なくとも子データ通信制御装置数に等しい
予め決められた回数だけ連続して繰り返し送信する手段
を有し、 親データ通信制御装置は、前記予め決められた回数を周
期として前記データ長に相当する時間だけ開いて子デー
タ通信制御装置の送信データを受信装置に入力させるゲ
ートを各子データ通信制御装置からの受信回線に有する
ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205273A JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205273A JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253349A JPH0253349A (ja) | 1990-02-22 |
| JPH0671274B2 true JPH0671274B2 (ja) | 1994-09-07 |
Family
ID=16504245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205273A Expired - Lifetime JPH0671274B2 (ja) | 1988-08-17 | 1988-08-17 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671274B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4426199C3 (de) * | 1993-08-27 | 1998-06-18 | Mayer Textilmaschf | Vorrichtung zum Antrieb eines Kettbaums |
-
1988
- 1988-08-17 JP JP63205273A patent/JPH0671274B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253349A (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720828A (en) | I/o handler | |
| JPH0671274B2 (ja) | 情報処理システム | |
| JP3252229B2 (ja) | デジタル・データ送信システム | |
| JPS6118236A (ja) | 多重リンクを有するデ−タ通信システムの折返しテスト方式 | |
| JP2740031B2 (ja) | データ受信装置 | |
| JPH01118951A (ja) | シリアルインターフェイス回路 | |
| JPS5928745A (ja) | 情報転送方式 | |
| KR920003696A (ko) | 다중방식 시스템의 데이타 전송장치 | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| SU1363227A2 (ru) | Устройство дл сопр жени источников и приемников с магистралью | |
| SU1762307A1 (ru) | Устройство дл передачи информации | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| SU737941A1 (ru) | Устройство дл ввода информации | |
| JPS6284357A (ja) | デ−タ転送方式 | |
| JP2759585B2 (ja) | 文字組立分解器 | |
| JPH0566613B2 (ja) | ||
| JPS63269643A (ja) | 端末制御装置 | |
| JPH04270521A (ja) | 多重化チャネル受信装置 | |
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS6411185B2 (ja) | ||
| JPS59219051A (ja) | デ−タ伝送方式 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPH0230256A (ja) | 双方向シリアル通信方式 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JPS6046586B2 (ja) | 通信制御装置 |