JPS63131641A - 主局折返し試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、双方向伝送路の時分割双方向ディジタル通
信装置において、主局の保守用としての折返し試験装置
に関するものである。

〔従来の技術〕

第３図は従来の主局折返し試験装置を示すブロック構成
図である。図において、１は送信回路、２は受信回路、
３は送受信切換え回路、４は主局制御回路、５はトラン
ス部、６は二線回線による双方向伝送路、７は主局内部
回路、８は折返し試験信号、９は折返し試験用回路であ
る。

第４図は、第３図の主局折返し試験装置の動作を説明す
るためのフローチャートである。

次に、上記従来の主局折返し試験装置の動作について説
明する。まず、第３図に示す各構成部分について述べる
。送信回路１は基本的にはドライバ回路であり、双方向
伝送路６の時分割ディジタル通信で主局から従局へ送信
する際に、双方向伝送路６へ信号をドライブするための
回路である。

また、受信回路２は基本的にはレシーバ回路であり、従
局からの信号を主局が受信する際に、その信号をいりた
ん受信回路２で受けて主局内部回路７へ送る。これら送
信回路ｌ、受信回路２にはそれぞれ制御端子が設けられ
ており、この各制御端子に入力される信号により、それ
ぞれ送信回路１゜受信回路２の出力はデータ信号である
か、あるいはハイ・インピーダンス状態になるかが決ま
る。

送受信切換え回路３は、双方向伝送路６の時分割ディジ
タル通信での主局の送（！／受信を切り換える回路であ
る。双方向伝送路６における主局から従局ヘデータ信号
が流れるタイミングにおいて、送信回路１をＯＮ状態と
し、送信回路１の出力をデータ信号となるようにする。

一方、同じタイミングにおいて、受信回路２をＯＦＦ状
態とし、受信回路２の出力をハイ・インピーダンス状態
にし、送信されるべきデータ信号が主局内に流れ込まな
いように操作する。また、従局から主局へデータ信号が
流れるタイミングにおいて、送信回路１をＯＦＦ状態と
し、送信画、ｌ！Ｓ１の出力を）１イ・インピーダンス
状態にし、従局からのデータ信号とぶつかり合わないよ
うにする。一方、同じタイミングにおいて、受信回路２
をＯＮ状態とし、従局からのデータ信号が主局内に取り
込まれる。

つまり、送受信切換え回路３は、送信回路１と受信回路
２の制御信号を操作して送信／受信の切換えを行う。ま
た、送受信切換え回路３はカウンタを内蔵しており、送
受信切換えのタイミングは上記カウンタによって行われ
る。そして、データ信号との同期は、主局制御回路４よ
りの信号でカウンタをリセットすることにより行われる
。

主局制御回路４は、ここでは折返し試験モード／通信モ
ードの切換え動作、及び送受信切換えのタイミングとデ
ータ信号との同期をとるための送受信切換え回路３内の
カウンタのリセット動作の２つの働きをする。すなわち
、通信モードにおいて、主局制御回路４は、主局内部回
路７より来る信号により送受信切換え回路３内のカウン
タのリセット信号を作成し、送受信切換え回路３に送る
。

また、主局制御回路４に折返し試験信号８が入力される
と、折返し試験モードになる。この折返し試験モードに
なると、主局制御回路４は送受信切換え回路３内のカウ
ンタのリセットは行わない。

つまり、主局制御回路４は送、受信切換え回路３及び主
局内部直路７からの信号には関与しないことになる。こ
の折返し試験モード時、主局制御回路４は折返し試験用
回路９へ信号を出力し、主局内部回路７からのデータ信
号を折返し試験用回路９を通し、主局内部回路７へ送り
返すように指令する。

折返し試験用回路９は、折返し試験モード時のみ動作す
る。通信モード時、折返し試験用回路９は、主局内部回
路７からの送信データを送信回路１へ、また、受信回路
２からの受信データを主局内部回路７へ、それぞれその
まま通す。ところが、折返し試験用回路９に主局制御回
路４からの折返し試験指令信号が来ると、折返し試験用
回路９内でループを形成し、主局内部回路７からの送信
データを上記ループ経由で送り返す。

次に、従来の主局折返し試験装置における全体の動作を
、第４図に示すフローチャートを用いて説明する。

まず、主局折返し試験装置に電源（図示しない）が入り
、スタートをする。最初に、折返し試験モードか通信モ
ードかを選択する。主局制御回路４に折返し試験信号８
が入力されていれば、折返し試験モードとなり、そうで
なければ通信モードとなる。

折返し試験モードの場合、次の動作を行う。主局制御回
路４が折返し試験信号８を受信すると、折返し試験用回
路９に折返し試験指令信号を出力する。同時にこの時か
ら、主局制御回路４は、データ信号と送受信切換えの同
期のためのリセット信号は送受信切換え回路３には出力
しない。また、主局制御回路４はリセット信号の生成の
ための主局内部回路７からの入力も無視する。折返し試
験用回路９が主局制御回路４から折返し試験指令信号を
受けると、ここでループを形成する。データ信号は主局
内部回路７の送信系より出力され、折返し試験用回路９
のループ内で折り返し、主局内部回路７の受信系より取
り込まれる。折返し試験が終了すれば、主局内部回路７
からのデータ信号の出力、折返し試験信号８の主局制御
回路４への入力がなくなり、次に電源がＯＦＦとなる。

上記折返し試験が゛終了するまで、データ信号の折返し
は続けられる。

一方、折返し試ｕ１．信号８の主局制御回路４への入力
がない場合、通信モードと表る。この通信モ−ドの場合
に、データ信号の入出力と送受信切換えの同期をとるた
め、主局制御回路４は、主局内部回路７からの入力デー
タにより送受信切換え回路３内のカウンタをリセットす
る信号を生成、出力し、データ信号と送受信切換えのタ
イミングを同期させる。

ここで、時分割されたタイムスロットが受信であった場
合、次の動作をする。まず、送信回路１をＯＦＦにし、
受信回路２をＯＮにし、送信回路１の出力をハイ・イン
ピーダンス状態となし、受信回路２の出力をトランス部
５を通って来たデータ信号となるようにする。データ信
号は、双方向伝送路６．トランス部５．受信回路２．折
返し試験用回路９を通り、最終的には主局内部回路７が
データ信号を受信する。この時、折返し試験用回路９は
折返し試験指令信号を受けていないので、送信、受信デ
ータをそのまま通す。

また、時分割てれたタイムスロットが送信であった場合
、次の動作をする。送受信切換え回路３は受信時とは逆
に、送信回路１をＯＮにし、受信回路２をＯＦＦにする
。送信データは、主局内部回路７より折返し試験用回路
９．送信回路１．トランス部５を経て、最終的には双方
向伝送路６に出力される。通信が終了すれば、電源はＯ
ＦＦとなる。

〔発明が解決しようとする問題点〕

上記従来の主局折返し試験装置は以上のように構成され
ているので、主局の折返し試験を行うために折返し試験
用回路９を設けなければならず、また、この折返し試験
用回路９を制御する信号を生成する回路が主局制御回路
４内に必要となるから、回路構成が複雑、高価となり、
ノ１−ドウエア量が多く、折返しにかかる時間が長（な
るなどの問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、折返し試験用回路を削除することができると共に
、主局制御回路のハードウェア量を少なくシ、折返しの
ための遅延時間を短かくする主局折返し試験装置を得る
ことを目的とする。

〔問題点を解決するための手段〕

この発明に係る主局折返し試験装置は、主局の折返し試
験を行う折返し試験用回路を設けることなく、折返し試
験信号により主局制御回路が送受信切換え回路へ、通常
の送、受信時とは異なる制御信号を送り、主局の折返し
試験を行うようにしたものである。

〔作用〕

この発明の主局折返し試験装置においては、折返し試験
モードの場合、送受信切換え回路は、送信回路及び受信
回路共にＯＮ状態にすることにより、主局の折返し試験
を行うようにする。

〔実施例〕

第１図はこの発明の一実施例である主局折返し試験装置
を示すブロック構成図である。図において、１は送信回
路、２は受信回路、３は送受信切換え回路、４は主局制
御回路、５はトランス部、６は二線回線による双方向伝
送路、７は主局内部回路、８は折返し試験信号である。

第２図は、第１図の主局折返し試験装置の動作を説明す
るためのフローチャートである。

次に、上記この発明の一実施例である主局折返し試験装
置の動作について、第２図に示すフローチャートを参照
して説明する。最初に、折返し試験モードか通信モード
かを選択する。主局制御回路４に折返し試験信号８が入
力されていれば、折返し試験モードとなり、そうでなけ
れば通信モードとなる。

折返し試験モードの場合、次の動作を行う。主局制御回
路４が折返し試験信号８を受信すると、送受信切換え回
路３に折返し指令信号を出力する。

この時、主局制御回路４は同期をとるための主局内部回
路７からのデータ入力は無視する。通常、送受信切換え
回路３は、送信回路１．受信回路２のどちらか一方をＯ
Ｎとし、他方をＯＦＦとしているが、折返し指令信号を
受けると両方をＯＮとする。すると、データ信号は、主
局内部回路７゜送信回路１．トランス部５．受信回路２
を通り、主局内部回路７へ送り返てれ、ここでループ形
成する。主局制御回路４に折返し試験信号８が入力され
ている間は、上記ループによりデータ信号の折返しを行
い、折返し試験信号８が入力されなくなると、電源もＯ
ＦＦとなる。

一方、折返し試験信号８の主局制御回路４への入力がな
い場合、通信モードとなる。通信モードの場合ｌこ、デ
ータ信号の入出力と送受信切換えの同期をとるため、主
局制御回路４は、主局内部回路７からのデータ入力によ
り送受信切換え回路３内のカウンタをリセットする信号
を生成、出力し。

データ信号と送受信切換えのタイミングを同期式せる。

ここで、時分割されたタイムスロットが受信であった場
合、次の動作をする。まず、送信回路１をＯＦＦにし、
受信回路２をＯＮにし、送信回路１の出力をハイ・イン
ピーダンス状態となし、受信回路２の出力をトランス部
５を通って来たデータ信号となるようにする。データ信
号は、双方向伝送路６．トランス部５．受信回路２を通
り、最終的には主局内部回路７がデータ信号を受信する
。

また、時分割されたタイムスロットが送信である場合、
次の動作をする。送受信切換え回路３は受信時とは逆に
、送信回路１をＯＮにし、受信回路２をＯＦＦにする。

送信データは、主局内部回路７より送信回路１．トラン
ス部５を経て、最終的には双方向伝送路６に出力される
。通信が終了すれば、電源はＯＦＦとなる。

なお、上記実施例では、主局制御回路４及び送受信切換
え回路３を備えた回路構成を有するが、これらの回路は
送受信回路５を制御するものであれば、どんな回路であ
っても良い。

また、上記実施例において、第１図に示されるブロック
構成の回路は、現在の技術で実現できる回路で多れば、
どんな回路構成としても良い。

〔発明の効果〕

この発明は以上説明したとおり、主局折返し試験装置に
おいて、折返し試験信号により主局制御回路が送受信切
換え回路へ、通常の送、受信時とは異なる制御信号を送
り、主局の折返し試験を行うように構成したので、特に
主局の折返し試験を行う折返し試験用回路を設ける必要
がなく、また、回路構成上のハードウェア量を少なくシ
、折返しのための遅延時間を短かくすることができるな
どの優れた効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例である主局折返し試験装置
を示すブロック構成図、第２図は、第１図の主局折返し
試験装置の動作を説明するためのフローチャート、第３
図は従来の主局折返し試験装置を示すブロック構成図、
第４図は、第３図の主局折返し試験装置の動作を説明す
るためのフローチャートである。 図において、ｌ・・・送信回路、２・・・受信回路、３
・・・送受信切換え回路、４・・・主局制御回路、５・
・・トランス部、６・・・二線回線による双方向伝送路
、７・・・主局内部回路、８・・・折返し試験信号、９
・・・折返し試験用回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 双方向伝送路を時分割で使用し、主局と従局の二局間で
   双方向に通信を行い、この二局の回線終端部は上記双方
   向伝送路を介して交互にバースト状符号列を送受信する
   ように、同期して送受信を切り換える送受信切換え手段
   を備えた主局折返し試験装置において、この送受信切換
   え手段の制御信号を利用して、上記主局の折返し試験を
   行う手段を備えたことを特徴とする主局折返し試験装置
   。