KR890010719A - 양방향 제어 시그널링 버스 인터페이스 장치 - Google Patents

양방향 제어 시그널링 버스 인터페이스 장치 Download PDF

Info

Publication number
KR890010719A
KR890010719A KR1019880016278A KR880016278A KR890010719A KR 890010719 A KR890010719 A KR 890010719A KR 1019880016278 A KR1019880016278 A KR 1019880016278A KR 880016278 A KR880016278 A KR 880016278A KR 890010719 A KR890010719 A KR 890010719A
Authority
KR
South Korea
Prior art keywords
synchronizer
input
output
control signal
bus system
Prior art date
Application number
KR1019880016278A
Other languages
English (en)
Other versions
KR920005284B1 (ko
Inventor
제이. 바로우 죠지
Original Assignee
루이스 피.엘빈저
허니웰 뷸 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피.엘빈저, 허니웰 뷸 인코오포레이티드 filed Critical 루이스 피.엘빈저
Publication of KR890010719A publication Critical patent/KR890010719A/ko
Application granted granted Critical
Publication of KR920005284B1 publication Critical patent/KR920005284B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음

Description

양방향 제어 시그널링 버스 인터페이스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 장치를 포함한 데이타 처리시스템의 양호한 실시예에 대한 블록도.
제2a도 및 제2b도는 본 발명에 따른 장치를 상세히 도시한 도면.
제3도는 제2a도의 리졸버 회로를 설명하기 위한 타이밍도.

Claims (10)

  1. 개별적으로 동작하는 한쌍의 버스 시스템간에서 제어신호들을 전송하기 위한 양방향 제어 시그널링 장치로서, 한쌍의 싱크로나이저 장치를 구비하는데, 상기 각 싱크로나이저 장치는 제어 신호 입력과 제어 신호 출력을 가지며, 상기 제어 신호 출력과 한 싱크로나이저 장치의 출력은 한쌍의 버스 시스템 각각에 접속되며, 상기 제어 신호 입력과 타 싱크로나이저 장치의 출력은 한쌍의 버스 시스템에 각각 접속되며, 직렬로 접속된 입출력단을 갖는 상기 싱크로나이저 장치 각각은 상기 제어 신호 입력 및 출력에 각기 접속되고, 상기 입출력단 각각은 클록 입력을 포함하며, 상기 한 싱크로나이저 장치의 입출력단은 상기 제1 및 제2 상보 클록 신호를 수신하게끔 각기 접속되며, 상기 타 싱크로나이저 장치의 입출력단은 상기 제2 및 제2 상보 클록 신호를 수신하게끔 각기 접속되며, 상기 적어도 1개의 싱크로나이저 장치의 제어 출력을 타 싱크로나이저 장치의 제1 및 제2단에 입력으로써 접속시킬 수 있는 제1 수단을 구비하는데, 상기 제1 수단은 단지 1개의 싱크로나이저 장치만을 인에이블해서 제어 신호들이 제1 및 제2 버스시스템상에서 계속 생성될 때 한 버스 시스템의 상기 제어신호 입력상에 수신된 상기 제어 신호를 제어 신호 출력과 타 버스 시스템에 재송신 하는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  2. 제1항에 있어서, 상기 상보 클록 신호의 전송 속도는 상기 한쌍의 싱크로나이저 장치의 어떤 동작 전이를 극복하게끔 선택되는 것을 특징으로 하는 양방향 제어 시스널링 장치.
  3. 제1항에 있어서, 상기 양방향 제어 시그널링 장치는 상기 버스 시스템중 한시스템에 접속된 유닛을 소정 상태로 만들기 위해 비동기 생성 클리어 신호를 전달하게끔 동작하며, 상기 제1 수단은 한 싱크로나이저 장치의 상기 제어 입력을 타 싱크로나이저 장치의 입출력단에 접속시키며, 제어 신호를 발생해서 한 버스 시스템으로부터 수신되는 클리어링 신호에 응답하여 타 싱크로나이저 장치의 상기 입출력단을 동일한 소정 상태로 만드는 것을 특징으로하는 양방향 제어 시그널링 장치.
  4. 제3항에 있어서, 상기 양방향 제어 시그널링 장치는 상기 싱크로나이저 장치의 상기 입출력단에 타 싱크로나이저의 제어 출력을 접속시키기 위한 제2 수단을 포함하는데, 상기 타 싱크로나이저 장치는 제어신호를 발생해서 타 버스 시스템으로부터 수신된 클리어링 신호에 응답하여 상기 한 싱크로나이저 장치의 제1 및 제2단이 스위칭 상태로되는 것을 무시하는 동시에 상기 클리어링 신호를 상기 한 버스 시스템에 재송신 하는 것을 특징으로 하는 양방향 제어 시스널링 장치.
  5. 제3항에 있어서, 상기 제1 수단은 프로그램 생성 제어 신호를 수신하기 위한 제1 입력, 상기 타 싱크로나이저 장치의 제어 입력에 접속된 제2 입력 및 상기 한 버스 시스템에 접속된 출력을 가진 게이팅 수단을 포함하며, 이 게이팅 수단은 상기 프로그램 생성 제어신호에 응답해서 상기 한 싱크로나이저 장치를 거쳐 상기 한 버스 시스템을 시험하기 위해 클리어링 신호를 상기 한 버스 시스템에 공급하는 동시에 상기 타 싱크로나이저 장치가 상기 타 버스 시스템으로부터 수신된 클리어링 신호에 응답하지 못하게하는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  6. 제1항에 있어서, 상기한 싱크로나이저 장치의 제어 신호 출력은 상기 한 쌍의 버스 시스템중 어느것이 우선순위를 갖느냐에 따라 선택되는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  7. 제1항에 있어서, 상기 양방향 제어 시그널링 장치는 상기 버스 시스템중 하나가 단전 상태에 있음을 지시하기 위해 비동기 생성 파워 제어 신호를 전송하게끔 동작하며, 상기 제1 수단은 상기 한 싱크로나이저 장치의 제1 및 제2단에 타싱크로나이저 장치의 제어 출력을 접속시키며, 상기 타싱크로나이저 장치는 타 버스 시스템으로부터 수신된 파워 제어 신호에 응답해서 제어 신호를 생성하여 상기 한 싱크로나이저 장치가 한 버스 시스템의 어떤 상태 변화를 기억하지 못하게 하는 동시에 상기 파워 제어 신호를 상기 한 버스 시스템에 재송신하는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  8. 제7항에 있어서, 상기 제1 수단은 프로그램 생성 제어 신호를 수신하기 위한 제1 입력, 상기 타싱크로나이저 장치의 제어 출력에 접속된 제2 입력 및 한 버스 시스템에 접속된 출력을 가진 게이팅 수단을 포함하고, 이 게이팅 수단은 상기 프로그램 생성 제어 신호에 응답해서 상기 한 싱크로나이저 장치를 거쳐 상기 한 버스 시스템을 시험하기 위해 파워 제어 신호를 공급하는 동시에 상기 타 싱크로나이저 장치가 상기 타 버스 시스템으로부터 수신된 전력 제어 신호에 응답하지 못하게 하는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  9. 개별적으로 동작하는 제1 및 제2 버스 시스템 간에서 다수의 제어 신호를 전송할 수 있는 양방향 제어 시그널링 장치로서, 서로 다른 다수의 제어 신호 전송들을 동기화 할 수 있는 다수의 싱크로나이저를 구비하는데, 이 싱크로나이저는 다수의 입출력, 상기 제1 및 제2 버스 시스템에 접속되는 제1 및 제2 입력, 상기 제1 및 제2 버스 시스템에 각기 접속되는 제1 및 제2 출력을 포함하며, 한쌍의 싱크로나이저 장치를 구비하는데, 각 장치는 데이타 입력, 한쌍의 입력 및 데이타 출력을 가지며 상기 장치의 데이타 입력 및 데이타 출력은 상기 제1 및 제2 버스 시스템에 각기 접속되며, 상기 타 싱크로나이저 장치의 상기 데이타 입력과 데이타 출력은 상기 제1 및 제2 버스 시스템에 각기 접속되며, 한쌍의 클록 입력은 상보 클록 신호 세트를 수신하게끔 접속되며, 직렬 접속된 입출력 쌍안정단을 가진 각 싱크로나이저 장치는 상기 데이타 입력과 데이타 출력에 각기 접속되며, 각 단은 클록 입력을 포함하며, 상기 한 싱크로나이저 장치의 각 단의 클록 입력은 한 세트의 상보 클록 신호를 수신하게끔 접속되며, 타 싱크로나이저 장치의 각 단의 클록 입력은 상기 세트의 타 상보 클록 신호를 수신하게끔 접속되며, 상기 한 싱크로나이저의 싱크로나이저 장치들간에 한쌍의 피드백 통로를 제공하기 위해 상기 다수의 싱크로나이저중 첫번째 것의 상기 싱크로나이저 장치의 데이타입력 및 출력을 내부적으로 상호결합시키기 위한 제1 수단을 구비하고, 상기 제2 싱크로나이저의 싱크로나이저 장치들간의 한쌍의 피드백 통로를 제공하기 위해 상기 다수의 싱크로나이저중 두번째것의 상기 싱크로나이저 장치의 적어도 1개의 데이타 입력 및 출력을 내부적으로 상호 결합시키는 위한 제2수단을 구비하고, 상기 제1 및 제2 수단은 상기 제어 신호들이 상기 제1 및 제2 버스 시스템에 의해 동시에 생성되었을때 상기 싱크로나이저의 상기 입력들에 공급된 상기 제어신호들중 하나만을 인에이블하여 상기 제1 및 제2버스 시스템간에서 재송신되게 하는 것을 특징으로 하는 양방향 제어 시그널링 장치.
  10. 개별적으로 동작하는 제1 및 제2 시스템간에서 이 버스 시스템간에 접속된 싱크로나이저 장치로 제어신호 레벨에 대한 양방향 전송을 제어할 수 있는 방법에 있어서, a)입출력단을 가진 제1 싱크로나이저 장치로 상기 제1 버스시스템에서 상기 제2버스 시스템으로 상기 제어 신호 레벨을 수신 및 재송신 하는 단계와, b)상기 입출력단을 가진 제2 싱크로나이저 장치로 상기 제2 버스 시스템으로부터 상기 제어 신호 레벨을 수신 및 재송신하는 단계와, c)한 세트의 상보 클록 신호를 생성하는 단계와, d)상기 상보 클록신호 세트 각각을 예정된 시퀸스로 상기 제1 싱크로나이저 장치의 입출력단에 공급하는 단계와, e)상기 상보 클록신호 세트 각각을 상기 예정된 시퀸스와 반대로 상기 제2 싱크로나이저 장치의 입출력단에 공급하여, 상기 d)단계와, e)단계에서 상기 제1 및 제2 싱크로나이저 장치의 입력단이 상기 버스 시스템에 의해 동시에 송신된 제어 신호에 응답하지 못하게 하는 단계와, f)상기 제어 신호가 상기 버스 시스템에 의해 동시에 생성되었을때 하나의 제어 신호만이 상기 제1 또는 제2 싱크로나이저 장치에 의해 한 버스 시스템에서 타 버스 시스템으로 재송신되도록 상기 제1 및 제2 싱크로나이저를 상호 결합시키는 단계를 포함하는 것을 특징으로 하는 제어 신호 레벨의 양방향 전송 제어 방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880016278A 1987-12-07 1988-12-07 양방향 제어 시그널링 버스 인터페이스 장치 KR920005284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/129,278 US4932040A (en) 1987-12-07 1987-12-07 Bidirectional control signalling bus interface apparatus for transmitting signals between two bus systems
US129.278 1987-12-07

Publications (2)

Publication Number Publication Date
KR890010719A true KR890010719A (ko) 1989-08-10
KR920005284B1 KR920005284B1 (ko) 1992-06-29

Family

ID=22439259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016278A KR920005284B1 (ko) 1987-12-07 1988-12-07 양방향 제어 시그널링 버스 인터페이스 장치

Country Status (13)

Country Link
US (1) US4932040A (ko)
EP (1) EP0319663A3 (ko)
JP (1) JPH061459B2 (ko)
KR (1) KR920005284B1 (ko)
CN (1) CN1017286B (ko)
AU (1) AU602797B2 (ko)
BR (1) BR8805602A (ko)
CA (1) CA1322034C (ko)
DK (1) DK681588A (ko)
FI (1) FI885582A (ko)
MX (1) MX164494B (ko)
NO (1) NO174529B (ko)
YU (1) YU220288A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330425B1 (en) * 1988-02-23 1995-12-06 Digital Equipment Corporation Symmetric multi-processing control arrangement
US5243702A (en) * 1990-10-05 1993-09-07 Bull Hn Information Systems Inc. Minimum contention processor and system bus system
US5191581A (en) * 1990-12-07 1993-03-02 Digital Equipment Corporation Method and apparatus for providing high performance interconnection between interface circuits coupled to information buses
US5341508A (en) * 1991-10-04 1994-08-23 Bull Hn Information Systems Inc. Processing unit having multiple synchronous bus for sharing access and regulating system bus access to synchronous bus
US5537655A (en) * 1992-09-28 1996-07-16 The Boeing Company Synchronized fault tolerant reset
US5644733A (en) * 1995-05-18 1997-07-01 Unisys Corporation Dual coupled partitionable networks providing arbitration logic for managed access to commonly shared busses
US5884100A (en) * 1996-06-06 1999-03-16 Sun Microsystems, Inc. Low-latency, high-throughput, integrated cache coherent I/O system for a single-chip processor
US6813667B2 (en) * 2001-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Bus extender and formatter apparatus and methods
GB2443867A (en) * 2006-03-21 2008-05-21 Zarlink Semiconductor Ltd Timing source with packet size controller providing a distribution of packet sizes
US8281163B2 (en) * 2010-03-16 2012-10-02 Dell Products L.P. System and method for providing power control fault masking

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH623669A5 (ko) * 1973-11-14 1981-06-15 Agie Ag Ind Elektronik
US4272829A (en) * 1977-12-29 1981-06-09 Ncr Corporation Reconfigurable register and logic circuitry device for selective connection to external buses
JPS5794823A (en) * 1980-12-04 1982-06-12 Nec Corp Bus connecting system
NL8202060A (nl) * 1982-05-19 1983-12-16 Philips Nv Rekenmachinesysteem met een bus voor data-, adres- en besturingssignalen, welke bevat een linkerbus en een rechterbus.
FR2531550B1 (fr) * 1982-08-06 1987-09-25 Ozil Maurice Dispositif de couplage universel pour la mise en communication d'ensembles de traitement d'informations et d'au moins une unite peripherique
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
DE3424866C2 (de) * 1984-07-06 1986-04-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren und Anordnung zur Übertragung von Daten, insbesondere in einem Flugzeug
US4696019A (en) * 1984-09-19 1987-09-22 United Technologies Corporation Multi-channel clock synchronizer
GB8516609D0 (en) * 1985-07-01 1985-08-07 Bicc Plc Data network synchronisation
NL8503476A (nl) * 1985-12-18 1987-07-16 Philips Nv Bussysteem.

Also Published As

Publication number Publication date
JPH061459B2 (ja) 1994-01-05
MX164494B (es) 1992-08-20
NO884762L (no) 1989-06-08
YU220288A (en) 1991-08-31
KR920005284B1 (ko) 1992-06-29
CN1017286B (zh) 1992-07-01
DK681588A (da) 1989-06-08
AU602797B2 (en) 1990-10-25
CA1322034C (en) 1993-09-07
BR8805602A (pt) 1989-07-11
EP0319663A3 (en) 1991-04-10
FI885582A (fi) 1989-06-08
NO884762D0 (no) 1988-10-26
JPH01191249A (ja) 1989-08-01
FI885582A0 (fi) 1988-12-01
EP0319663A2 (en) 1989-06-14
NO174529B (no) 1994-02-07
AU2405488A (en) 1989-06-08
CN1036466A (zh) 1989-10-18
NO174529C (ko) 1994-05-18
US4932040A (en) 1990-06-05
DK681588D0 (da) 1988-12-07

Similar Documents

Publication Publication Date Title
KR960006487A (ko) 멀티미디어 회의 시스템 및 멀티미디어 회의 실행 방법
KR0159663B1 (ko) 광데이타 전송 이중화를 구현한 광데이타 전송장치
KR890010719A (ko) 양방향 제어 시그널링 버스 인터페이스 장치
KR850001328B1 (ko) 전송선로의 단절을 검지하는 기능을 가진 전송선로 스위치용 장치
KR830008574A (ko) 동기화 회로(synchronizing circuiu)
ATE354131T1 (de) Datenübertragungseinrichtung
US4040014A (en) Modem sharing device
DE68921651D1 (de) Datenübertragungsverfahren und -system.
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
JP2787389B2 (ja) シリアルデータ伝送システム
KR930010275B1 (ko) 루우프 형상 광데이터 전송장치 및 그 분기중계기
KR950004509B1 (ko) 장거리 인터페이스 장치의 버스 중계 회로
JPS5823790B2 (ja) 2重化サイクリツクデ−タ伝送装置の同期連携方式
JP2632413B2 (ja) 共通線信号装置
SU955167A1 (ru) Устройство дл контрол и передачи информации
JPS63131641A (ja) 主局折返し試験装置
KR950015120A (ko) 집단주택 관리 시스템의 데이터 통신장치
JPH085379B2 (ja) 電子連動装置
JPS6328147A (ja) 光中間中継装置における同期方式
JPH05199212A (ja) クロック切替方式
CS234903B1 (cs) Zapojení stykového zařízení sériového vstupu a výstupu počítače na jednotnou dálnopisnou síť
KR930011483A (ko) 다중 직렬통신 방법
KR960006449A (ko) 이중화된 교환시스템의 다수의 포트와 인터페이싱을 위한 회로
JPS6174053A (ja) 信号の授受方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee