JPS61173543A - アラ−ム情報転送装置 - Google Patents
アラ−ム情報転送装置Info
- Publication number
- JPS61173543A JPS61173543A JP60014017A JP1401785A JPS61173543A JP S61173543 A JPS61173543 A JP S61173543A JP 60014017 A JP60014017 A JP 60014017A JP 1401785 A JP1401785 A JP 1401785A JP S61173543 A JPS61173543 A JP S61173543A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- clock signal
- alarm information
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子構内交換機のアラーム情報転送に利用さ
れる。特に、ユニット間あるいは装置間に多数ビットの
アラーム情報を転送するために利用される。
れる。特に、ユニット間あるいは装置間に多数ビットの
アラーム情報を転送するために利用される。
送信側に発生する多数ビットのアラーム情報を並直列変
換して転送し、受信側ではこの転送されたアラーム情報
を直並列変換して利用するアラーム転送装置において、 送信側から受信側へ転送するクロック信号を常時送出す
るのではなく、直列信号の転送に同期して送出すること
により、 受信ストローブ信号の転送および受信ストローブに関す
る回路を省略して、回路の簡素化および転送信号路の経
済化をはかるものである。
換して転送し、受信側ではこの転送されたアラーム情報
を直並列変換して利用するアラーム転送装置において、 送信側から受信側へ転送するクロック信号を常時送出す
るのではなく、直列信号の転送に同期して送出すること
により、 受信ストローブ信号の転送および受信ストローブに関す
る回路を省略して、回路の簡素化および転送信号路の経
済化をはかるものである。
従来は第３図に示すように、発振回路３１７による信号
はカウンタ３１８により分周され、クロック信号３０１
、同期クロック信号３０２が作成される。
はカウンタ３１８により分周され、クロック信号３０１
、同期クロック信号３０２が作成される。
またアラーム情報３１３ （Ｄ、〜Ｄ？）は並列−直
列変換回路３０３により直列データに変換され、クロッ
ク信号３０１、同期クロック信号３０２に同期してバッ
ファ３０８を介して送出され信号線３０５を通り、受信
側の直列−並列変換回路３０４のデータ入力部Ｄ０へ接
続される。またクロック信号３０１はバッファ３１４を
介して送出され、別の信号線３０６を通り、直列−並列
変換回路３０４のクロック入力部ＣＰへ接続される。さ
らに、クロック信号３０１、同期クロック信号３０２に
より作成されるカウンタ３１２の出力信号３１６はバッ
ファ３１１を介して送出され信号線３０７を通り直列−
並列変換回路３０４の受信データラッチ入力部ＳＴＢ端
子へ接続される。
列変換回路３０３により直列データに変換され、クロッ
ク信号３０１、同期クロック信号３０２に同期してバッ
ファ３０８を介して送出され信号線３０５を通り、受信
側の直列−並列変換回路３０４のデータ入力部Ｄ０へ接
続される。またクロック信号３０１はバッファ３１４を
介して送出され、別の信号線３０６を通り、直列−並列
変換回路３０４のクロック入力部ＣＰへ接続される。さ
らに、クロック信号３０１、同期クロック信号３０２に
より作成されるカウンタ３１２の出力信号３１６はバッ
ファ３１１を介して送出され信号線３０７を通り直列−
並列変換回路３０４の受信データラッチ入力部ＳＴＢ端
子へ接続される。
第４図の送信側には、第３図のクロック信号３０１、同
期クロック信号３０２および受信側には、受ＣＬＫ信号
３１４、受ＤＡＴＡ信号３１５、受５ＴＲＯＢＥ信号３
１６の各タイミングを示している。
期クロック信号３０２および受信側には、受ＣＬＫ信号
３１４、受ＤＡＴＡ信号３１５、受５ＴＲＯＢＥ信号３
１６の各タイミングを示している。
前記第３図において、直列−並列変換回路３０４は、受
ＣＬＫ信号３１９の立上りで受ＤＡＴＡ信号３１５を１
パルスずつシフトして行き、受５ＴＲＯＢＢ信号３１６
の立上りでシフトされたデータを直列−並列変換回路３
０４に内蔵されているラッチ回路（ＬＣ）にランチする
。したがって受ＤＡＴＡ信号３１５を８パルス分シフト
した後、ラッチを行っている。また受５ＴＲＯＢＥ信号
３１６が低レベルの間はラッチ状態を保っている。
ＣＬＫ信号３１９の立上りで受ＤＡＴＡ信号３１５を１
パルスずつシフトして行き、受５ＴＲＯＢＢ信号３１６
の立上りでシフトされたデータを直列−並列変換回路３
０４に内蔵されているラッチ回路（ＬＣ）にランチする
。したがって受ＤＡＴＡ信号３１５を８パルス分シフト
した後、ラッチを行っている。また受５ＴＲＯＢＥ信号
３１６が低レベルの間はラッチ状態を保っている。
しかし、上記に示すような従来の構成ではクロック信号
、データ信号、受信ストローブ信号の３本の制御信号線
が必要であり、これを送受信するための回路が複雑にな
る欠点があった。
、データ信号、受信ストローブ信号の３本の制御信号線
が必要であり、これを送受信するための回路が複雑にな
る欠点があった。
本発明は上記の問題点を解決するものであり、従来必要
であった３本の制御信号の削減および回路構成を簡素化
したアラーム情報転送装置を提供することを目的とする
。
であった３本の制御信号の削減および回路構成を簡素化
したアラーム情報転送装置を提供することを目的とする
。
本発明は、送信側に、転送すべきアラーム情報を直列信
号に変換する並直列変換手段を備え、受信側に、転送さ
れたアラーム情報を並列信号に変換する直並列変換手段
を備え、上記送信側から上記受信側に直列信号のアラー
ム情報を転送する手段およびクロック信号を転送する手
段を備えた電子構内交換機のアラーム情報転送装置にお
いて、上記クロック信号を転送する手段は、上記アラー
ム情報を転送する手段の情報転送に同期するタイミング
でクロック信号を転送する構成であり、上記直並列変換
手段は転送されたクロック信号のタイミングで直並列変
換を実行する構成であることを特徴とする。
号に変換する並直列変換手段を備え、受信側に、転送さ
れたアラーム情報を並列信号に変換する直並列変換手段
を備え、上記送信側から上記受信側に直列信号のアラー
ム情報を転送する手段およびクロック信号を転送する手
段を備えた電子構内交換機のアラーム情報転送装置にお
いて、上記クロック信号を転送する手段は、上記アラー
ム情報を転送する手段の情報転送に同期するタイミング
でクロック信号を転送する構成であり、上記直並列変換
手段は転送されたクロック信号のタイミングで直並列変
換を実行する構成であることを特徴とする。
送信側から受信側に転送されるクロック信号は、転送さ
れる直列信号のタイミングに同期して送信され、受信側
ではこのタイミングにより受信する直列信号を並列信号
に変換するタイミングを識別することができる。したが
って、従来必要とじた受信ストローブ信号の転送を省略
して、この受信ストローブ信号の転送に係る回路および
信号路を省くことができる。
れる直列信号のタイミングに同期して送信され、受信側
ではこのタイミングにより受信する直列信号を並列信号
に変換するタイミングを識別することができる。したが
って、従来必要とじた受信ストローブ信号の転送を省略
して、この受信ストローブ信号の転送に係る回路および
信号路を省くことができる。
第１図は本発明実施例装置のブロック構成図である。第
１図において、発振回路１１５の出力はナントゲート１
１７とカウンタ１１６に入力する。カウンタ１１６の出
力（Ａ端子）は上記ナントゲート１１７の他方の端子に
接続される。ナントゲート１１７のクロック出力は並列
−直列変換回路１０２のＣＰ端子とナントゲート１０５
の一方に入力する。カウンタ１１６のＥ端子出力（同期
クロック）は上記並列−直列変換回路１０２のＰ／Ｓ端
子とナンド回路１０５の他方の入力およびナンド回路１
０４の一方の入力端子に接続される。
１図において、発振回路１１５の出力はナントゲート１
１７とカウンタ１１６に入力する。カウンタ１１６の出
力（Ａ端子）は上記ナントゲート１１７の他方の端子に
接続される。ナントゲート１１７のクロック出力は並列
−直列変換回路１０２のＣＰ端子とナントゲート１０５
の一方に入力する。カウンタ１１６のＥ端子出力（同期
クロック）は上記並列−直列変換回路１０２のＰ／Ｓ端
子とナンド回路１０５の他方の入力およびナンド回路１
０４の一方の入力端子に接続される。
上記並列−直列変換回路出力はナンド回路１０４の他方
の入力端子に接続される。ナンド回路１０４および１０
５の出力はそれぞれ信号線１０６．１０７を介して直列
−並列変換回路１０３のＤ端子およびＣＰ端子に結合さ
れる。上記ＣＰ端子はインバータｌ０８、抵抗１０９、
コンデンサ１１０、ノアゲート１１２よりなる受信デー
タラッチ信号作製回路（ＬＳ）で直列−並列変換回路１
０３の受信データラッチ（ＬＣ）入力部（ＳＴＢ ）へ
接続される。
の入力端子に接続される。ナンド回路１０４および１０
５の出力はそれぞれ信号線１０６．１０７を介して直列
−並列変換回路１０３のＤ端子およびＣＰ端子に結合さ
れる。上記ＣＰ端子はインバータｌ０８、抵抗１０９、
コンデンサ１１０、ノアゲート１１２よりなる受信デー
タラッチ信号作製回路（ＬＳ）で直列−並列変換回路１
０３の受信データラッチ（ＬＣ）入力部（ＳＴＢ ）へ
接続される。
次に本発明実施例装置の動作について第１図によって述
べる。
べる。
発振回路１１５による信号はカウンタ１１６およびナン
トゲート１１７により、クロック信号１００、同期クロ
ック信号１０１に変換される。またアラーム情＠１１１
（Ｄ、〜Ｄ？）は並列−直列変換回路１０２により直
列データに変換されクロック信号１００、同期クロック
信号１０１に同期してバッファ１０４を介して送出され
、信号線１０６を通り受信側の直列−並列変換回路１０
３のデータ人力部りへ接続される。前記クロック信号１
００はバッファ１０５を介して送出され、信号線１０７
を通り直列−並列変換回路１０３のクロック入力部（Ｃ
Ｐ）へ接続される。さらにインバータ１０８、抵抗１０
９、コンデンサ１１０、ノアゲート１１２より構成され
る受信データラッチ信号作製回路（ＬＳ）へ接続される
。その出力は直列−並列変換回路１０３の受信データラ
ッチ（ＬＣ）入力部（ＳＴＢ ）へ接続されラッチ動作
が行われる。
トゲート１１７により、クロック信号１００、同期クロ
ック信号１０１に変換される。またアラーム情＠１１１
（Ｄ、〜Ｄ？）は並列−直列変換回路１０２により直
列データに変換されクロック信号１００、同期クロック
信号１０１に同期してバッファ１０４を介して送出され
、信号線１０６を通り受信側の直列−並列変換回路１０
３のデータ人力部りへ接続される。前記クロック信号１
００はバッファ１０５を介して送出され、信号線１０７
を通り直列−並列変換回路１０３のクロック入力部（Ｃ
Ｐ）へ接続される。さらにインバータ１０８、抵抗１０
９、コンデンサ１１０、ノアゲート１１２より構成され
る受信データラッチ信号作製回路（ＬＳ）へ接続される
。その出力は直列−並列変換回路１０３の受信データラ
ッチ（ＬＣ）入力部（ＳＴＢ ）へ接続されラッチ動作
が行われる。
第２図にはクロック信号１００、同期クロック信号１０
１および受ＣＬＫ信号１１３、受ＤＡＴＡ信号１１４、
ノアゲート１１２の入力、出力信号の各タイミングを示
す。第２図において直列−並列変換回路１０３は受ＣＬ
Ｋ信号１１３の立上りで受ＤＡＴＡ信号１１４を１パル
スずつシフトして行き８パルスシフトする。ノアゲート
１１２から送出される受信データラッチ信号は、受ＤＡ
ＴＡ１１４のＤ＠ビット目がシフトされる前に立下るた
め前回周期に直列−並列変換回路１０３に直列−並列変
換された信号を、Ｄ０ビットがシフトされるまえに直列
−並列変換回路１０３に内蔵されているラッチ回路（Ｌ
Ｃ）ヘラッチする。受信データラッチ信号がＬレベルの
間はランチ状態を保っている。本発明によると、受信側
に送出する制御信号はデータ信号、クロック信号の２本
ですむことになる。
１および受ＣＬＫ信号１１３、受ＤＡＴＡ信号１１４、
ノアゲート１１２の入力、出力信号の各タイミングを示
す。第２図において直列−並列変換回路１０３は受ＣＬ
Ｋ信号１１３の立上りで受ＤＡＴＡ信号１１４を１パル
スずつシフトして行き８パルスシフトする。ノアゲート
１１２から送出される受信データラッチ信号は、受ＤＡ
ＴＡ１１４のＤ＠ビット目がシフトされる前に立下るた
め前回周期に直列−並列変換回路１０３に直列−並列変
換された信号を、Ｄ０ビットがシフトされるまえに直列
−並列変換回路１０３に内蔵されているラッチ回路（Ｌ
Ｃ）ヘラッチする。受信データラッチ信号がＬレベルの
間はランチ状態を保っている。本発明によると、受信側
に送出する制御信号はデータ信号、クロック信号の２本
ですむことになる。
本発明は以上説明したように、従来装置と比べ制御信号
が３本から２本で良いので回路構成の簡素化とコストダ
ウンに効果がある。
が３本から２本で良いので回路構成の簡素化とコストダ
ウンに効果がある。
第１図は本発明実施例装置のブロック構成図。
第２図は本発明実施例装置の各部信号タイミング図。
第３図は従来例装置のブロック構成図。
第４図は従来例装置の各部信号タイミング図。
１００．３０１・・・クロック信号、１０１．３０２・
・・同期クロック信号、１０２．３０３・・・並列→直
列変換回路、１０３．３０４・・・直列−並列変換回路
、１０４．１０５．３０８．３１４・・・バッファ、１
０６．１０７．３０５．３０６．３０７・・・信号線、
１０８．３０９．３１０・・・インバータ、１．０９・
・・抵抗、１１０・・・コンデンサ、１１１ 、３１３
・・・アラーム情報、１１２・・・ノアゲート、１１３
．３１６．３１９・・・受ＣＬＫ信号、１１４．３１５
・・・受ＤＡＴＡ信号、１１５．３１７・・・発振回路
、１１６．３１２．３１Ｂ・・・カウンタ、１１７・・
・ナントゲート、３１１・・・４・アンドバッファ、Ｌ
Ｓ・・・受信データラッチ信号作製回路。
・・同期クロック信号、１０２．３０３・・・並列→直
列変換回路、１０３．３０４・・・直列−並列変換回路
、１０４．１０５．３０８．３１４・・・バッファ、１
０６．１０７．３０５．３０６．３０７・・・信号線、
１０８．３０９．３１０・・・インバータ、１．０９・
・・抵抗、１１０・・・コンデンサ、１１１ 、３１３
・・・アラーム情報、１１２・・・ノアゲート、１１３
．３１６．３１９・・・受ＣＬＫ信号、１１４．３１５
・・・受ＤＡＴＡ信号、１１５．３１７・・・発振回路
、１１６．３１２．３１Ｂ・・・カウンタ、１１７・・
・ナントゲート、３１１・・・４・アンドバッファ、Ｌ
Ｓ・・・受信データラッチ信号作製回路。
Claims (1)
- （１）送信側に、転送すべきアラーム情報を直列信号に
変換する並直列変換手段を備え、 受信側に、転送されたアラーム情報を並列信号に変換す
る直並列変換手段を備え、 上記送信側から上記受信側に直列信号のアラーム情報を
転送する手段およびクロック信号を転送する手段を備え
た 電子構内交換機のアラーム情報転送装置において、 上記クロック信号を転送する手段は、上記アラーム情報
を転送する手段の情報転送に同期するタイミングでクロ
ック信号を転送する構成であり、上記直並列変換手段は
転送されたクロック信号のタイミングで直並列変換を実
行する構成であることを特徴とするアラーム情報転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014017A JPS61173543A (ja) | 1985-01-28 | 1985-01-28 | アラ−ム情報転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014017A JPS61173543A (ja) | 1985-01-28 | 1985-01-28 | アラ−ム情報転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173543A true JPS61173543A (ja) | 1986-08-05 |
Family
ID=11849421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014017A Pending JPS61173543A (ja) | 1985-01-28 | 1985-01-28 | アラ−ム情報転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173543A (ja) |
-
1985
- 1985-01-28 JP JP60014017A patent/JPS61173543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61173543A (ja) | アラ−ム情報転送装置 | |
| JPS5816771B2 (ja) | 回線切換方式 | |
| JP4464605B2 (ja) | 光送信装置及びそれに用いられる符号変換回路 | |
| CN111917504B (zh) | 一种传输多路数据的双线同步高速传输系统 | |
| EP0723725B1 (en) | Signal processing arrangement | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JP2625158B2 (ja) | インタフエース回路 | |
| SU1649676A1 (ru) | Преобразователь кодов | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPH0438017A (ja) | シリアル‐パラレル変換回路 | |
| JPH0696017A (ja) | 装置内配線方法 | |
| SU1762307A1 (ru) | Устройство дл передачи информации | |
| JPH0678003A (ja) | データ伝送方式 | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JPS63204848A (ja) | 送信方式および受信方式 | |
| JPH01155743A (ja) | データ伝送装置 | |
| JPS63152240A (ja) | デ−タ転送方式 | |
| JPS61228740A (ja) | デ−タ伝送装置 | |
| KR950025539A (ko) | 직병렬 변환 인터페이스회로 | |
| JPH07321667A (ja) | Ｌｓｉ入出力信号制御回路 | |
| JPS62139A (ja) | 信号多重伝送システム | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 | |
| JPH0257036A (ja) | 並列同期化回路 | |
| JPH04336826A (ja) | 高速伝送路対応の情報伝送方式 | |
| JPS62188434A (ja) | 直並変換回路 |