JPS61228740A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は交流電源の波形に同期させて信号を時分割直列
伝送する多重伝送方式において、検出回路の出力データ
、例えば１０ビット程度のバイナリデータ等を伝送し、
計算機で容易に取込むことができるように構成したデー
タ伝送装置に係る。

［発明の技術的背景とその問題点］ 一般に交流電源の波形に同期させて信号を時分割直列伝
送する多重伝送器は、電源の一周期で２０信号程度を親
局と子局間で順番に伝送し、これを数周用繰返して１０
０点程度の信号を伝送するものである。

しかしながら、この一般の多重伝送器は、スキャンタイ
ミング時の入力側の信号状態を１点ずつ出力側に伝送す
るものであるため、１０ビット程度のバイナリデータ等
をそのまま伝送することができなかった。また、例えば
多重伝送器の子局側のパイ・ナリデータ等を入力する入
力側にラッチ回路を設けて、親局側でこの信号を読込む
場合、親局側からホールド信号を多重伝送器を介して子
局側のラッチ回路に送り、所定時間データの更新をスト
ップさせる方法も考えられるが、この場合、応答時間が
遅くなり、制御上問題であるため、実用的でない。

［発明の目的］ 本発明は上記の問題点を解決するためなされたもので、
その目的は一般に市販されている多重伝送一本体を改造
することなく、また応答速度を低下させることなく、検
出回路の出力データ、例えば１０ビット稈度のバイナリ
データを伝送し、計算機で容易に取込むことができるチ
ーデータ伝送装置を提供することにある。

［発明の概要］ 本発明の、多重伝送器は、上記目的を達成するため、多
重伝送器の親局と子局側のそれぞれに電源周波数と同期
したストローブ信号またはホールド信号を発生させる同
期回路と多重伝送器の入力データをホールドさせるラッ
チ回路を設けることにより、電源の交流波形の半周期で
多重伝送器の入力データをホールドし、その間多重伝送
器で直列伝送を行い、他の半周期で伝送されて来たデー
タを計算機で取込むように構成したことを特徴とする。

［発明の実施例］ 以下、図面を参照して本発明に係るデータ伝送装置の一
実施例につき説明する。

第１図はデータ伝送装置のブロック図であり、この図中
１８は多重伝送器親局、１ｂは多重伝送器子局を示して
いる。多重伝送器親局１ａ、子局１ｂには周波数５０Ｈ
ｚまたは６０Ｈ１の交流電源２がそれぞれ接続されてい
る。この交流電源の周波数の波形で同期を取って多重伝
送器親局１ａと子局１ｂとの間で信号伝送を行う。また
、交流電源２には同期回路親局３ａと同期回路子局３ｂ
が接続されている。同期回路親局３ａの出力端はデジタ
ル入力回路４の入力端に接続されている。

一方、同期回路子局３ｂま出力端をラッチ回路６の出力
端に接続し、このラッチ回路６の他の入力端に検出回路
７の出力端を接続する。そして、ラッチ回路６の出力端
を多重伝送器子局１ｂに接続している。

次に上記構成のデータ伝送装置の作動を第２図（ａ　）
乃至（ｅ）について説明する。

交流電源の信号波形は第２図（ａ　）に示す正弦波１０
である。この正弦波は５０Ｈ２または６０Ｈｚの商用周
波数電源を使用する。ここで、正弦波１０を５０Ｈｚと
すると、その周期は１１５０ｓｅｃ　＝０．０２ｓｅｃ
となる。従って、その半周期Ｔｌ、Ｔ２はそれぞれ１０
ｍ５ｅｃである。この正弦波１０から同期回路子局３ｂ
で第２図（ｂ）に示すホールド信号１１を発生させる。

ホールド信号１１は正弦波が正（＋）極性のとき、すな
わち半周期Ｔ１間はＨレベルの信号となり、負（−）極
性のとき、すなわち次の半周期１２間はＬレベルの信号
となる。ラッチ回路６は、このホールド信号１１がＨレ
ベルからＬレベルになることにより、検出回路７の出力
データ、例えば１０ヒツトのバイナリデータの更新をス
トップし、データをラッチさせる。

このときのタイミングを第２図（Ｃ）に示す。

この図中１２がラッチ信号で、ラッチ信号１２が１４レ
ベルのときは、ラッチ回路６の出力は一定である。ホー
ルド信号１１が立下ってからラッチ化号２が立上がるま
での応答時間Ｔ３は、データのサンプリング時間等によ
り異るが、一般には０゜２１１１Ｓｅ（ｉと半周期ＴＩ
、Ｔ２と比較して高速である。

一方多重伝送器親局、子局１ａ、、１ｂは正弦波１０か
ら第２図（ｄ　）に示した正負からなる基本パルス列ユ
を作って入出力番地を決定する。この基本パルス列１３
と同期を取って各番地に対応する入力信号を多重伝送器
親局１ａと子局１ｂとの間で伝送するものである。ここ
で、基本パルス列１３のＡ１−Ａ４の４ヒツトをチャン
ネル指定用の番地とし、Ｄ１〜Ｄ２０の２０ビツトを入
力信号伝送用の番地とする。この図から入力信号は半周
期Ｔ１にはＤ１〜Ｄ８の８ビツトが、次の半周期Ｔ２に
はＤ９〜Ｄ２０の１２ビツトが伝送されることがわかる
。そこで、上記ラッチ回路６の出力データが例えば１０
ビツトのバイナリデータであれば、Ｄ１＋〜０２０に番
地しとなるように多重伝送器子局１ｂの入力端に接続す
る。その結果、Ｔ３　＜＜７２であるから、ラッチ回路
６のホ−ルドされている半周期Ｔ２の間に、Ｄ＋＋〜Ｄ
２ｏの入力信号を伝送することができる。

また、上記正弦波１０から同期回路親局３ａで第２図（
０）に示すストローブ信号１４を発生させる。正弦波１
０は同期回路子局３ｂに入力する正弦波１０と同位相で
あるから上記ホールド信号１１と同じタイミングにする
ことができる。ここで、ストローブ信号１４がＨレベル
のとき、すなわち半周期Ｔ１間は番地Ａ１〜Ａ４、ＤＩ
−Ｄ８が伝送されているため、ラッチ回路を介した検出
回路の出力Ｄ１１〜Ｄ２０は変化することがない。

そこで、ストローブ信号１４がＨレベルのとぎ、制御用
計算機５がデジタル入力回路４を介しての多重伝送器親
局１ａのデータを取込み許可とし、ストローブ信号１４
がＬレベルのときはデータが変化するのでデータ取込み
禁止とする。

［発明の効果］ 以上説明したように、本発明のデータ伝送装置によれば
、交流電源の１周期を１チヤンネルとし、２０信号を順
番に直列伝送し、これを複数回１チヤンネル、２チヤン
ネル、３チヤンネル・・・・・・５チヤンネル、１チヤ
ンネル・・・・・・と繰り返して、１００点の信号を例
えば１対のツイストペア線で順次伝送する多重伝送器に
簡単なラッチ回路と同期回路を外部に付加するだけで、
検出回路等の出力データ、例えば１チャンネル当り１０
ビット程度のバイナリデータを１対の信号線で遠隔に伝
送することができる。よって、多重伝送器本体を改造す
る必要がないため、製作時間が短縮でき安価に供給し得
る。また、多重伝送器本体の改造を必要としないので、
多重伝送装置の信頼性を向上させることができる。

また、常に交流電源の半周期でデータの伝送、次の半周
期でデータの取込みができる構成であるから応答時間が
速くなる効果もある。

【図面の簡単な説明】

第１図は本発明一実施例のブロック図、第２図七方＝抽
＝−呵−幹→−は前記実施例で取扱われる信号の線図で
ある。 １・・・多重伝送器　　１ａ・・・多重伝送器親局１ｂ
・・・多重伝送器子局　２・・・交流電源３・・・同期
回路　　　３ａ・・・同期回路親局３ｂ・・・同期回路
子局　　４・・・デジタル入力回路５・・・制御用計算
機　　６・・・ラッチ回路７・・・検出回路　　　１０
・・・正弦波１１・・・ホールド信号　１２・・・ラッ
チ信号１３・・・基本パルス信号 １４・・・ストローブ信号

Claims (1)

【特許請求の範囲】
1. 周波数５０Ｈｚまたは６０Ｈｚの電源の交流波形に同期
   させて信号を時分割直列伝送する多重伝送器の親局と、
   上記電源の交流波形からホールド信号を作る同期回路子
   局と、上記電源の交流波形からストローブ信号を作る同
   期回路親局と、前記多重伝送器親局の入力側に接続し上
   記同期回路子局のホールド信号で出力をラッチするラッ
   チ回路と、上記同期回路親局のストローブ信号を入力す
   るデジタル入力回路と、このデジタル入力回路と接続し
   た制御用計算機とを有することを特徴とするデータ伝送
   装置。