JPH05276147A - サンプリング同期装置 - Google Patents

Abstract

(57)【要約】 【目的】 マスタ側とスレーブ側とを接続して信号の授
受を行うものにおいて、両者間のサンプリング信号を同
期させるようにしたものである。 【構成】 スレーブ側にサンプリング信号補正部を設
け、同期フラグを自局より送信した時点より相手局の同
期フラグが受信するまでの時間差を求め、この時間差に
応じてサンプリング信号補正部を介して信号発生タイミ
ングを調節する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ信号をディジタ
ル継電器などに取込むときにおけるサンプリング同期装
置に関するものである。

【０００２】

【従来の技術】ディジタル継電器は、継電器本体（マス
タ側）と、この本体を離れた位置に設置されたアナログ
信号で取込む検出部（スレーブ側）とで構成され、その
スレーブ側においてはマスタ側の信号処理タイミングと
同期して信号を取込むタイミングをとるためのサンプリ
ング信号作成部が設けられている。

【０００３】一般にディジタル継電器におけるアナログ
信号取込みタイミングは、商用周波数信号である６０Ｈ
ｚまたは５０Ｈｚを基準とし、各周期を３６０°とした
３０°のタイミングとなっている。

【０００４】一方、マスタ側とスレーブ側のサンプリン
グ同期は６０Ｈｚまたは３０Ｈｚに一度のサンプリング
同期合せが行われている。これらの状態を示したものが
図３である。

【０００５】

【発明が解決しようとする課題】アナログの電圧、電流
信号をサンプリングするタイミングは、電気角３０°毎
であり、スレーブ側に対する同期制御は６０Ｈｚまたは
５０Ｈｚに一度であるため、マスタ側とスレーブ側間に
同期ずれが生じていた場合には、同期するまでに時間が
かかり、サンプリング信号は同期がとれていないことに
なる。

【０００６】信号の取込みタイミングを同期させるため
には、同期される側であるスレーブ側の装置は、実際に
電圧、電流を取込でタイミング信号と、６０Ｈｚまたは
５０Ｈｚを作る回路が必要となって装置が複雑となり、
大形化する問題を有している。

【０００７】本発明は上記の点に鑑みてなされたもの
で、その目的とするところは、簡単な装置で同期させる
ことのできるこの種装置を提供せんとするものである。

【０００８】

【課題を解決するための手段】マスタ側とスレーブ側と
を伝送路を介して接続し、両者間で信号の授受を行うも
のにおいて、夫々相手局より送信された同期フラグを検
出するための同期フラグ受信部と、自局より相手局に同
期フラグを送信してより相手局の同期フラグ検出までの
時間差をカウントするカウンタとをマスタ側およびスレ
ーブ側に設け、更にスレーブ側にカウントの差分に応じ
てサンプリング信号を補正するためのサンプリング信号
補正部を設けたものである。

【０００９】

【作用】スレーブ側ではカウンタにて検出された時間
差、すなわち自局からの同期フラグ送出より受信までの
差値に応じて演算処理部がサンプリング信号補正部を駆
動し、マスタ側と同じになるよう補正制御する。

【００１０】

【実施例】図１に基づいて本発明の一実施例を説明す
る。図１において、１０はマスタ側、２０はスレーブ側
を示し、両者間は伝送路１，２によって接続されてい
る。

【００１１】マスタ側およびスレーブ側において、１
１，２１は演算処理部、１２，２２はサンプリング信号
作成部、１３，２３は同期フラグ送信部、１４，２４は
伝送部で、例えば１秒間に５Ｍビットのような高速スピ
ードで信号を送出する。１５，２５はカウンタ、１６，
２６は互いに相手局よりの同期フラグを受信する同期フ
ラグ受信部である。また２７はスレーブ側に設けられた
サンプリング信号補正部である。なお、図１におけるス
レーブは１個の場合を示しているが、これは複数でもよ
く、その場合スレーブの数に応じてマスタ側の伝送部に
チャンネルを設ければよい。

【００１２】次にその作用を説明する。

【００１３】各サンプリング信号作成部１２，２２にお
いて、例えば５０Ｈｚ或は６０Ｈｚ基本波の電気角３０
°間隔でサンプリング信号を作成し、同期フラグ送信部
１２，２２を介して伝送部１４，２４およびカウンタ１
５，２５に出力する。

【００１４】なお、スレーブ側においては、サンプリン
グ信号作成部２２の出力信号がアナログ信号の取込みタ
イミングとなる。

【００１５】各伝送部１４，２４においては、フラグ，
アドレス，データなどのビット構成でＨＤＬＣフォーマ
ットに作成されて互いに相手局に伝送する。同期フラグ
受信部１６，２６では相手局より伝送された同期フラグ
をＨＤＬＣフレームより検出してカウンタ１５，２５に
夫々出力する。カウンタ１５，２５は、自局の同期フラ
グを送出してから相手局よりの同期フラグを受信するま
での時間をカウントし、その差分を検出する。

【００１６】スレーブ側における演算処理部２１は、そ
の差分に応じてサンプリング信号補正部２７を駆動し、
マスタ側と同じになるようサンプリング信号作成部２２
に対して補正信号を出力する。

【００１７】同期処理について更に詳述する。

【００１８】マスタ側の処理は、ｘを送信，ｘ′を受信
とすると、 （ｘ−ｘ′）／２×ｃ＝同期誤差 を演算処理部１１は演算し、その結果（＋）のときは自
局が遅れ、（−）のときは自局の進みと判断する。（但
しｃはカウンタのクロック時間） スレーブ側の処理は、ｘ′を送信、ｘを受信とし、ｙを
初期値とすると、 ｘ＋ｘ′＞ｙのときは ｘ＞ｘ′の場合にはｙ＋α ｘ′＞ｘの場合にはｙ−α （但しα＝係数） ｘ＝ｘ′のときはｙの値で制御する。

【００１９】ｘ＞ｘ′の時（進み）は、 ｙ−（ｘ−ｘ′）／２ （ｘ−ｘ′）／２＜βとする（β＝係数）。

【００２０】ｘ＜ｘ′の時（遅れ）は、 ｙ＋（ｘ−ｘ′）／２ （ｘ−ｘ′）／２＜βとする。

【００２１】演算処理部２１は上記のような演算を行っ
てマスタ側と同期をとる。

【００２２】図２はアナログ信号取込タイミングにより
位相合せが行われる本発明の様子を示したものである。

【００２３】

【発明の効果】以上本発明によれば、同期フラグを送信
から受信するまでの時間差分に応じて演算処理部はサン
プリング信号補正部を介して補正するようにしたもので
あるから、マスタ側との同期ずれを測定精度の許す限り
小さくできる。

【００２４】しかも、従来のように５０Ｈｚまたは６０
Ｈｚに位相合せするのではなく、アナログ信号を取込む
タイミングで位相合せをしているので高速で高精度に同
期させることができる。

【００２５】また、伝送部は同期フラグ送信以外にサン
プリングしたアナログデータの伝送やその他必要なデー
タ伝送が行えるため、アナログデータ伝送時には、マス
タ側より適当な番号を送り、スレーブ側で送られてきた
番号とアナログデータを一緒に送ることによって、マス
タ側の他のアナログデータとの同時性が確保できるなど
の利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図。

【図２】本発明の同期方法を説明するための波形図。

【図３】従来の同期方法を示す波形図。

【符号の説明】

１１，２１…演算処理部 １２，２２…サンプリング信号作成部 １３，２３…同期フラグ送信部 １４，２４…伝送部 １５，２５…カウンタ １６，２６…同期フラグ受信部 ２７…サンプリング信号補正部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 演算処理部の処理タイミングを得るため
   にサンプリング信号作成部および同期フラグ送信部とを
   夫々マスタ側とスレーブ側に備え、伝送路を介して信号
   の授受を行うものにおいて、前記マスタ側およびスレー
   ブ側夫々に、相手側より送信された同期フラグを受信す
   るための同期フラグ受信部と、自局より相手側に同期フ
   ラグを送信してより前記同期フラグ受信部にて検出され
   る相手側同期フラグ検出までの時間差値を検出するカウ
   ンタとを設け、更に前記スレーブ側に前記時間差値に応
   じてサンプリング信号作成部よりの信号発生タイミング
   を補正するサンプリング信号補正部とを設けたことを特
   徴とするサンプリング同期装置。