JPS648505B2 - - Google Patents
Info
- Publication number
- JPS648505B2 JPS648505B2 JP57190654A JP19065482A JPS648505B2 JP S648505 B2 JPS648505 B2 JP S648505B2 JP 57190654 A JP57190654 A JP 57190654A JP 19065482 A JP19065482 A JP 19065482A JP S648505 B2 JPS648505 B2 JP S648505B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002051 biphasic effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- RUPBZQFQVRMKDG-UHFFFAOYSA-M Didecyldimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCC[N+](C)(C)CCCCCCCCCC RUPBZQFQVRMKDG-UHFFFAOYSA-M 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、バイフエーズ符号を用いたベースバ
ンド伝送方式に使用されるバイフエーズ符号復調
装置に関し、特にデータ信号が間欠的に送出され
るようになされたバースト伝送方式における調歩
同期手段を備えたバイフエーズ符号復調装置に関
する。
ンド伝送方式に使用されるバイフエーズ符号復調
装置に関し、特にデータ信号が間欠的に送出され
るようになされたバースト伝送方式における調歩
同期手段を備えたバイフエーズ符号復調装置に関
する。
バイフエーズ符号とは、第１図に示すように、
単位エレメント（ビツト）の幅Ｔ内に位相反転の
ないものを例えば論理１（または０）、位相反転の
あるものを論理０（または１）としてあらわす２
元符号の表現形式の１つであつて、各エレメント
の変換点では必ず位相反転を伴なうものである。
このようなバイフエーズ符号で構成された信号ブ
ロツクS1，S2……を、第２図に示すように間欠的
に送出する方式をバースト伝送方式と称する。
単位エレメント（ビツト）の幅Ｔ内に位相反転の
ないものを例えば論理１（または０）、位相反転の
あるものを論理０（または１）としてあらわす２
元符号の表現形式の１つであつて、各エレメント
の変換点では必ず位相反転を伴なうものである。
このようなバイフエーズ符号で構成された信号ブ
ロツクS1，S2……を、第２図に示すように間欠的
に送出する方式をバースト伝送方式と称する。
このようなバースト伝送方式においては、送信
側の符号の送出タイミングに合わせて、読み出し
のタイミングをとる、すなわち同期をとる必要が
あり、このような場合の同期方式として、信号バ
ーストの最初のエレメント（ビツト）をスター
ト・エレメント（ビツト）とし、このスタート・
エレメントによつて同期の引込みを行なうように
なされた調歩同期方式が一般に使用されている。
側の符号の送出タイミングに合わせて、読み出し
のタイミングをとる、すなわち同期をとる必要が
あり、このような場合の同期方式として、信号バ
ーストの最初のエレメント（ビツト）をスター
ト・エレメント（ビツト）とし、このスタート・
エレメントによつて同期の引込みを行なうように
なされた調歩同期方式が一般に使用されている。
第３図はこのようなバースト伝送方式に適用さ
れる調歩同期手段を備えた従来のバイフエーズ復
調装置をブロツク図で示したもので、第４図はそ
の動作を示すタイムチヤートである。
れる調歩同期手段を備えた従来のバイフエーズ復
調装置をブロツク図で示したもので、第４図はそ
の動作を示すタイムチヤートである。
第３図において、１は入力端子、２は入力信号
が所定のレベル以上になつたときに信号を出力す
るレベル検出器、３はレベル検出器２の出力を記
憶するラツチ回路、４は入力信号の波形を整形す
るシユミツト機能を備えた波形整形回路、５は
AND回路、６はAND回路５の出力を記憶し、か
つ分周回路８を制御するラツチ回路、７は高次ク
ロツクパルス発生器、８はクロツクパルスにもと
づいて各種のタイミングパルスを発生する調歩同
期手段としての分周回路、９および１０はシフト
レジスタを構成するＤ形フリツプフロツプ、１１
は排他的OR回路、１２はインバータ、１３はＤ
形フリツプフロツプ、１４は出力力端子である。
が所定のレベル以上になつたときに信号を出力す
るレベル検出器、３はレベル検出器２の出力を記
憶するラツチ回路、４は入力信号の波形を整形す
るシユミツト機能を備えた波形整形回路、５は
AND回路、６はAND回路５の出力を記憶し、か
つ分周回路８を制御するラツチ回路、７は高次ク
ロツクパルス発生器、８はクロツクパルスにもと
づいて各種のタイミングパルスを発生する調歩同
期手段としての分周回路、９および１０はシフト
レジスタを構成するＤ形フリツプフロツプ、１１
は排他的OR回路、１２はインバータ、１３はＤ
形フリツプフロツプ、１４は出力力端子である。
以上の構成において、入力端子１に入力された
スタート・エレメントSTの付加されたバイフエ
ーズ符号よりなる入力信号PA（第４図Ａ）は、レ
ベル検出器２と波形整形回路４とに入力され、レ
ベル検出器２は入力信号が所定のレベルを越えた
とき、ラツチ回路３を駆動し、このラツチ回路３
から出力信号PB（第４図Ｂ）が出力される。波形
整形回路４はシユミツト機能を備え、入力信号
PAを信号PC（第４図Ｃ）に波形整形する。
スタート・エレメントSTの付加されたバイフエ
ーズ符号よりなる入力信号PA（第４図Ａ）は、レ
ベル検出器２と波形整形回路４とに入力され、レ
ベル検出器２は入力信号が所定のレベルを越えた
とき、ラツチ回路３を駆動し、このラツチ回路３
から出力信号PB（第４図Ｂ）が出力される。波形
整形回路４はシユミツト機能を備え、入力信号
PAを信号PC（第４図Ｃ）に波形整形する。
信号PBおよびPCはAND回路５に入力され、そ
の出力信号PD（第４図Ｄ）でラツチ回路６を駆動
し、ラツチ回路６はその出力信号PE（第４図Ｅ）
で分周回路８を制御し、信号PEが論理０のとき
分周回路８をリセツト状態に保ち、論理１のとき
分周回路８は高次クロツクパルスを分周してタイ
ミング信号PF（第４図Ｆ）およびPG（第４図Ｇ）
を出力する。
の出力信号PD（第４図Ｄ）でラツチ回路６を駆動
し、ラツチ回路６はその出力信号PE（第４図Ｅ）
で分周回路８を制御し、信号PEが論理０のとき
分周回路８をリセツト状態に保ち、論理１のとき
分周回路８は高次クロツクパルスを分周してタイ
ミング信号PF（第４図Ｆ）およびPG（第４図Ｇ）
を出力する。
一方、信号PC（第４図Ｃ）は、Ｄ形フリツプフ
ロツプ９および１０で構成されたシフトレジスタ
に入力され、タイミング信号PF（第４図Ｆ）の立
上りでサンプリングされる。Ｄ形フリツプフロツ
プ９の出力信号PH（第４図Ｈ）と、Ｄ形フリツプ
フロツプ１０のインバート出力信号PJ（第４図Ｊ）
は、排他的OR回路１１に入力され、両入力が等
しい場合論理０、異なつた場合論理１の出力信号
PK（第４図Ｋ）を出力する。この出力信号PKはＤ
形フリツプフロツプ１３に入力され、タイミング
信号PG（第４図Ｇ）のインバートされた信号の立
上りでサンプリングされる。このＤ形フリツプフ
ロツプ１３の出力信号PL（第４図Ｌ）が復調され
たデータ信号であり、出力端子１４から出力され
る。
ロツプ９および１０で構成されたシフトレジスタ
に入力され、タイミング信号PF（第４図Ｆ）の立
上りでサンプリングされる。Ｄ形フリツプフロツ
プ９の出力信号PH（第４図Ｈ）と、Ｄ形フリツプ
フロツプ１０のインバート出力信号PJ（第４図Ｊ）
は、排他的OR回路１１に入力され、両入力が等
しい場合論理０、異なつた場合論理１の出力信号
PK（第４図Ｋ）を出力する。この出力信号PKはＤ
形フリツプフロツプ１３に入力され、タイミング
信号PG（第４図Ｇ）のインバートされた信号の立
上りでサンプリングされる。このＤ形フリツプフ
ロツプ１３の出力信号PL（第４図Ｌ）が復調され
たデータ信号であり、出力端子１４から出力され
る。
以上は、スタート・エレメントSTの付加され
たバイフエーズ符号からデータ信号が復調される
過程の説明であるが、信号バーストの終了時に
は、分周回路８内にカウンタを設け、あらかじめ
定められたエレメント数（ビツト数）に達したと
き、分周回路８およびその周辺回路をリセツト
し、初期状態の受信待機状態に復帰せしめればよ
い。
たバイフエーズ符号からデータ信号が復調される
過程の説明であるが、信号バーストの終了時に
は、分周回路８内にカウンタを設け、あらかじめ
定められたエレメント数（ビツト数）に達したと
き、分周回路８およびその周辺回路をリセツト
し、初期状態の受信待機状態に復帰せしめればよ
い。
〔背景技術の問題点〕
ところで、上述のように構成された従来のバイ
フエーズ符号復調装置においては、受信待機状態
（信号バーストの存在しない区間）で所定のスレ
ツシヨルドレベルを越える雑音が入力されると、
その雑音をスタート・エレメントと誤認して、復
調回路が動作を開始する欠点があつた。すなわ
ち、第５図Ａに示すように、雑音により開始され
た同期クロツクと信号バーストとが重なつた場
合、信号バーストを復調する機能が停止するとい
う不都合を生じるものであつた。
フエーズ符号復調装置においては、受信待機状態
（信号バーストの存在しない区間）で所定のスレ
ツシヨルドレベルを越える雑音が入力されると、
その雑音をスタート・エレメントと誤認して、復
調回路が動作を開始する欠点があつた。すなわ
ち、第５図Ａに示すように、雑音により開始され
た同期クロツクと信号バーストとが重なつた場
合、信号バーストを復調する機能が停止するとい
う不都合を生じるものであつた。
本発明は、上述した点に鑑みなされるもので、
雑音によつて誤動作する不都合を解消した新規な
バイフエーズ符号復調回路を提供することを目的
とする。
雑音によつて誤動作する不都合を解消した新規な
バイフエーズ符号復調回路を提供することを目的
とする。
そこで本発明は、バイフエーズ符号が各エレメ
ント（ビツト）の変換点において必ず位相反転を
伴なうことに着目して、その位相反転を検出する
位相検出回路を設け、位相反転が存在しない場
合、すなわち入力信号が雑音である場合に、調歩
同期手段およびその周辺回路をリセツトして復調
装置を初期の受信待機状態に復帰せしめることに
より、上記目的を達成した。
ント（ビツト）の変換点において必ず位相反転を
伴なうことに着目して、その位相反転を検出する
位相検出回路を設け、位相反転が存在しない場
合、すなわち入力信号が雑音である場合に、調歩
同期手段およびその周辺回路をリセツトして復調
装置を初期の受信待機状態に復帰せしめることに
より、上記目的を達成した。
以下本発明の実施例を第６図を参照して詳細に
説明する。
説明する。
第６図は本発明によるバイフエーズ復調回路の
一実施例を示したもので、Ｄ形フリツプフロツプ
１５１および遅延回路１５２よりなる位相検出回
路１５が設けられていることを除いては、第３図
と同様の構成を有するから、共通部分に同一符号
を付し、詳細な説明は省略する。
一実施例を示したもので、Ｄ形フリツプフロツプ
１５１および遅延回路１５２よりなる位相検出回
路１５が設けられていることを除いては、第３図
と同様の構成を有するから、共通部分に同一符号
を付し、詳細な説明は省略する。
第６図において、排他的オア回路１１の出力信
号PK（第４図Ｋ）は、Ｄ形フリツプフロツプ１５
１に入力され、タイミング信号PG（第４図Ｇ）の
立上りでサンプリングされる。このとき入力端子
１に正常な信号バーストが入力された場合は、バ
イフエーズ符号が各エレメントの変換点で必ず位
相反転を伴なうため、Ｄ形フリツプフロツプ１５
１の出力信号PM（第４図Ｍ）は常に論理０とな
る。この出力信号PMはラツチ回路３および６、
分周回路８、Ｄ形フリツプフロツプ９，１０およ
び１３のリセツト端子にそれぞれ印加されるが、
信号PMが常に論理０のため、調歩同期手段がリ
セツトされることなく、第３図に示す従来のバイ
フエーズ復調回路と同様に出力信号PLを出力す
る。
号PK（第４図Ｋ）は、Ｄ形フリツプフロツプ１５
１に入力され、タイミング信号PG（第４図Ｇ）の
立上りでサンプリングされる。このとき入力端子
１に正常な信号バーストが入力された場合は、バ
イフエーズ符号が各エレメントの変換点で必ず位
相反転を伴なうため、Ｄ形フリツプフロツプ１５
１の出力信号PM（第４図Ｍ）は常に論理０とな
る。この出力信号PMはラツチ回路３および６、
分周回路８、Ｄ形フリツプフロツプ９，１０およ
び１３のリセツト端子にそれぞれ印加されるが、
信号PMが常に論理０のため、調歩同期手段がリ
セツトされることなく、第３図に示す従来のバイ
フエーズ復調回路と同様に出力信号PLを出力す
る。
次に入力端子１に雑音が入力された場合の動作
を第７図を参照して説明する。なお、第７図Ａ〜
Ｍは第４図Ａ〜Ｍに対応し、第７図においては、
第４図の信号にダツシユを付して示してある。
を第７図を参照して説明する。なお、第７図Ａ〜
Ｍは第４図Ａ〜Ｍに対応し、第７図においては、
第４図の信号にダツシユを付して示してある。
雑音入力PA′（第７図Ａ）により前述の信号バ
ースト入力時と同様に復調動作が開始されるが、
このとき、Ｄ形フリツプフロツプ１５１におい
て、タイミング信号PG′の立上りでサンプリング
される排多的OR回路１１の出力信号PK′（第７
図Ｋ）が論理１となり、Ｄ形フリツプフロツプ１
５１の出力信号PM′（第７図Ｍ）が論理１とな
る。この信号PM′は、オア回路１５３を介してラ
ツチ回路３および６、分周回路８、Ｄ形フリツプ
フロツプ９，１０および１３をリセツトし、さら
に遅延回路１５２で遅延されてＤ形フリツプフロ
ツプ１５１をリセツトする。なお、遅延回路１５
２は、Ｄ形フリツプフロツプ１５１の内部遅延を
利用する場合省略できる。
ースト入力時と同様に復調動作が開始されるが、
このとき、Ｄ形フリツプフロツプ１５１におい
て、タイミング信号PG′の立上りでサンプリング
される排多的OR回路１１の出力信号PK′（第７
図Ｋ）が論理１となり、Ｄ形フリツプフロツプ１
５１の出力信号PM′（第７図Ｍ）が論理１とな
る。この信号PM′は、オア回路１５３を介してラ
ツチ回路３および６、分周回路８、Ｄ形フリツプ
フロツプ９，１０および１３をリセツトし、さら
に遅延回路１５２で遅延されてＤ形フリツプフロ
ツプ１５１をリセツトする。なお、遅延回路１５
２は、Ｄ形フリツプフロツプ１５１の内部遅延を
利用する場合省略できる。
したがつて、雑音によつて調歩同期手段が起動
されて復調動作が開始された場合、直ちにリセツ
トされ、初期状態に復帰し、受信待機状態とな
る。この状態を第５図Ｂに示す。
されて復調動作が開始された場合、直ちにリセツ
トされ、初期状態に復帰し、受信待機状態とな
る。この状態を第５図Ｂに示す。
以上説明したように、本発明によれば、各エレ
メント（ビツト）の変換点における位相反転を検
出する位相検出回路が設けられ、この位相検出回
路によつて、入力信号が各エレメントの変換点に
おける位相反転の存在しない信号であることが検
出された場合、調歩同期手段およびその周辺回路
をリセツトし、復調装置を初期の受信待機状態に
復帰せしめるようにしていることにより、調歩同
期手段が雑音をスタート・エレメントと誤認して
復調動作を開始した場合、直ちに復調装置が初期
状態に復帰せしめられるから、雑音により信号バ
ーストが受信できなくなるという不都合を解消す
ることができる。
メント（ビツト）の変換点における位相反転を検
出する位相検出回路が設けられ、この位相検出回
路によつて、入力信号が各エレメントの変換点に
おける位相反転の存在しない信号であることが検
出された場合、調歩同期手段およびその周辺回路
をリセツトし、復調装置を初期の受信待機状態に
復帰せしめるようにしていることにより、調歩同
期手段が雑音をスタート・エレメントと誤認して
復調動作を開始した場合、直ちに復調装置が初期
状態に復帰せしめられるから、雑音により信号バ
ーストが受信できなくなるという不都合を解消す
ることができる。
第１図はバイフエーズ符号の説明図、第２図は
バースト伝送方式の説明図、第３図は従来のバイ
フエーズ符号復調装置のブロツク図、第４図Ａ〜
Ｍはバイフエーズ符号復調装置における信号バー
スト入力時の各部の信号波形を示すタイミングチ
ヤート、第５図Ａ，Ｂは雑音入力時の動作を示す
説明図、第６図は本発明によるバイフエーズ符号
復調装置のブロツク図、第７図は雑音入力時の各
部の信号波形を示すタイミングチヤートである。 １……入力端子、２……レベル検出器、３，６
……ラツチ回路、４……波形整形回路、７……高
次クロツクパルス発生器、８……分周回路、９，
１０，１３，１５１……Ｄ形フリツプフロツプ、
１４……出力端子、１５……位相検出回路、１５
２……遅延回路。
バースト伝送方式の説明図、第３図は従来のバイ
フエーズ符号復調装置のブロツク図、第４図Ａ〜
Ｍはバイフエーズ符号復調装置における信号バー
スト入力時の各部の信号波形を示すタイミングチ
ヤート、第５図Ａ，Ｂは雑音入力時の動作を示す
説明図、第６図は本発明によるバイフエーズ符号
復調装置のブロツク図、第７図は雑音入力時の各
部の信号波形を示すタイミングチヤートである。 １……入力端子、２……レベル検出器、３，６
……ラツチ回路、４……波形整形回路、７……高
次クロツクパルス発生器、８……分周回路、９，
１０，１３，１５１……Ｄ形フリツプフロツプ、
１４……出力端子、１５……位相検出回路、１５
２……遅延回路。
Claims (1)
- 【特許請求の範囲】 １ バイフエーズ符号で構成された信号バースト
のスタート・エレメントを受信することにより調
歩同期動作を開始する調歩同期手段を備えたバイ
フエーズ符号復調装置において、 受信信号の各エレメントの変換点における位相
反転の有無を検出し、位相反転が存在しないとき
は検出出力を発生する位相検出手段と、 該位相検出手段の検出出力を入力し、前記調歩
同期手段および前記バイフエーズ符号復調装置の
出力をリセツトして受信待機状態に復帰させるリ
セツト手段と を具備したことを特徴とするバイフエーズ符号復
調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190654A JPS5980047A (ja) | 1982-10-29 | 1982-10-29 | パイフエ−ズ符号復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190654A JPS5980047A (ja) | 1982-10-29 | 1982-10-29 | パイフエ−ズ符号復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980047A JPS5980047A (ja) | 1984-05-09 |
| JPS648505B2 true JPS648505B2 (ja) | 1989-02-14 |
Family
ID=16261678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190654A Granted JPS5980047A (ja) | 1982-10-29 | 1982-10-29 | パイフエ−ズ符号復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980047A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4671867B2 (ja) * | 2006-01-11 | 2011-04-20 | 大同信号株式会社 | 鉄道信号システム用伝送回路 |
-
1982
- 1982-10-29 JP JP57190654A patent/JPS5980047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5980047A (ja) | 1984-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPH07264250A (ja) | シリアルデータ伝送装置 | |
| US5365547A (en) | 1X asynchronous data sampling clock for plus minus topology applications | |
| JPS648505B2 (ja) | ||
| JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
| US4547738A (en) | Phase shift demodulator | |
| US4255813A (en) | Dicode transmission system | |
| JPH0514337A (ja) | デイジタル信号送受信回路 | |
| JPS596542B2 (ja) | パルス受信回路 | |
| JP3107968B2 (ja) | Ｎｒｚ−ｒｚ信号変換回路 | |
| JPH0588577B2 (ja) | ||
| JPH0257395B2 (ja) | ||
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH0352699B2 (ja) | ||
| JPS6326429B2 (ja) | ||
| SU1356254A1 (ru) | Демодул тор фазоманипулированных сигналов | |
| JPS63152240A (ja) | デ−タ転送方式 | |
| JP3248382B2 (ja) | Ｆｍデコーダ | |
| JPS62179248A (ja) | 信号受信装置 | |
| JPH0141056B2 (ja) | ||
| JPS6250009B2 (ja) | ||
| KR19990024395A (ko) | 맨체스터 신호 검출 및 동기용 클럭 복원 장치 | |
| JPS6316934B2 (ja) | ||
| JPH05102956A (ja) | 非同期シリアル通信におけるフレーム同期検出装置 | |
| JPS6311820B2 (ja) |