JPS61201534A - 衝突検出機能付き送受信装置 - Google Patents
衝突検出機能付き送受信装置Info
- Publication number
- JPS61201534A JPS61201534A JP60042312A JP4231285A JPS61201534A JP S61201534 A JPS61201534 A JP S61201534A JP 60042312 A JP60042312 A JP 60042312A JP 4231285 A JP4231285 A JP 4231285A JP S61201534 A JPS61201534 A JP S61201534A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- collision
- collision detection
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば光送受信装置等に使用され、アクー
ｔ＝ス方式としてＣ８Ｍ Ａ ／ ＣＤ （Ｃａｒｒｉ
ｅｒＳｅｎｓｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｗ
ｉｔｈ Ｃｏ１１ｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ ）
方式を用い、中央ノードに光スターカップラ’に用イタ
スター状の元Ｌ Ａ Ｎ （Ｌｏｃａｌ ＡｒｅａＮｅ
ｔｗｏｒｋ ）において、データの伝送と共に衝突検出
（Ｃｏ１１ｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ ） ｆ行
う様にした衝突検出機能付き送受信装置に関するもので
ある。
ｔ＝ス方式としてＣ８Ｍ Ａ ／ ＣＤ （Ｃａｒｒｉ
ｅｒＳｅｎｓｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｗ
ｉｔｈ Ｃｏ１１ｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ ）
方式を用い、中央ノードに光スターカップラ’に用イタ
スター状の元Ｌ Ａ Ｎ （Ｌｏｃａｌ ＡｒｅａＮｅ
ｔｗｏｒｋ ）において、データの伝送と共に衝突検出
（Ｃｏ１１ｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ ） ｆ行
う様にした衝突検出機能付き送受信装置に関するもので
ある。
第４図は従来の衝突検出機能付き送受信装置を示す概略
構成図である。図において、１は送信器、２は１Ｂ２Ｂ
Ｂ２化回路、３は発光素子駆動回路、４は発光素子、５
は光ファイバ、６は光スターカツブシ、７は光ファイバ
、８は受信器、９は受光素子、１０は前置増幅回路、１
１はｓｉｎπｆ／２ｆ。
構成図である。図において、１は送信器、２は１Ｂ２Ｂ
Ｂ２化回路、３は発光素子駆動回路、４は発光素子、５
は光ファイバ、６は光スターカツブシ、７は光ファイバ
、８は受信器、９は受光素子、１０は前置増幅回路、１
１はｓｉｎπｆ／２ｆ。
の伝達特性を有するフィルタ（以下、ＰＲ変換回路と略
記する）、１２は第１の比較回路、１３は第１のシフト
レジスタ、１４は第１のシフトレジスタ１３の１段目の
レジスタ（以下、レジスタ１と略記する）、１５は第１
のシフトレジスタ１３の２段目のレジスタ（以下、レジ
スタ２と略記する）、１６は第１のシフトレジスタ１３
の３段目のレジスタ（以下、レジスタ３と略記する）、
１７はタイミング抽出回路、１８は第１の符号則違反検
出回路（以下、第１のＣＲＹ検出回路と略記する）、１
９はブロック同期回路、２０はフリップ７０ツブである
。なおここでは、１Ｂ２Ｂ符号としてバイフェーズ符号
を用いた場合について説明する。
記する）、１２は第１の比較回路、１３は第１のシフト
レジスタ、１４は第１のシフトレジスタ１３の１段目の
レジスタ（以下、レジスタ１と略記する）、１５は第１
のシフトレジスタ１３の２段目のレジスタ（以下、レジ
スタ２と略記する）、１６は第１のシフトレジスタ１３
の３段目のレジスタ（以下、レジスタ３と略記する）、
１７はタイミング抽出回路、１８は第１の符号則違反検
出回路（以下、第１のＣＲＹ検出回路と略記する）、１
９はブロック同期回路、２０はフリップ７０ツブである
。なおここでは、１Ｂ２Ｂ符号としてバイフェーズ符号
を用いた場合について説明する。
第５図は、第４図の衝突検出機能付き送受信装置におけ
る受信器の各部波形図である。第５図における送信デー
タとしては、１６ビットパターンを送信した場合を示し
ている。図において、１ａは主信号、１ｂは衝突信号、
ＩＣはＰＲ変換回路１１の出力、１ｄはレジスタ１の出
力、１ｅは第１のＣＲＶ検出回路１８の出力、１ｆはブ
ロック同期回路１９の出力、１ｇはフリップフロップ２
０の出力である。
る受信器の各部波形図である。第５図における送信デー
タとしては、１６ビットパターンを送信した場合を示し
ている。図において、１ａは主信号、１ｂは衝突信号、
ＩＣはＰＲ変換回路１１の出力、１ｄはレジスタ１の出
力、１ｅは第１のＣＲＶ検出回路１８の出力、１ｆはブ
ロック同期回路１９の出力、１ｇはフリップフロップ２
０の出力である。
第６図は、第４図の衝突検出機能付き送受信装置の各衝
突位相におけるＰＲ変換回路の出力波形図である。第６
図では、主信号１ａ及び主信号１ａに対する位相差がπ
（π相衝突）、π／２（π／２相衝突）の衝突信号１ｂ
のアイパターンを分離して示している。実際のアイパタ
ーンは、主信号１ａと衝突信号１ｂのアイパターンを合
成した波形となる。図において、２ａは主信号１ａのＰ
Ｒ変換回路１１の出力、２ｂはπ相衝突時の衝突信号１
ｂのＰＲ変換回路１１の出力、２ｃはπ／２相衝突時の
衝突信号１ｂのＰＲ変換回路１１の出力である。
突位相におけるＰＲ変換回路の出力波形図である。第６
図では、主信号１ａ及び主信号１ａに対する位相差がπ
（π相衝突）、π／２（π／２相衝突）の衝突信号１ｂ
のアイパターンを分離して示している。実際のアイパタ
ーンは、主信号１ａと衝突信号１ｂのアイパターンを合
成した波形となる。図において、２ａは主信号１ａのＰ
Ｒ変換回路１１の出力、２ｂはπ相衝突時の衝突信号１
ｂのＰＲ変換回路１１の出力、２ｃはπ／２相衝突時の
衝突信号１ｂのＰＲ変換回路１１の出力である。
次に、上記第４図に示す従来の衝突検出機能付き送受信
装置の動作について説明する。送信器１において、入力
信号は１Ｂ２ＢＢ２化回路２で１Ｂ２Ｂ符号に符号化さ
れ、発光素子駆動回路３に入力される。発光素子駆動回
路３は発光素子４を駆動し、発光素子４より出力された
光信号は光ファイバ５を経て光スターカップラ６に入力
される。
装置の動作について説明する。送信器１において、入力
信号は１Ｂ２ＢＢ２化回路２で１Ｂ２Ｂ符号に符号化さ
れ、発光素子駆動回路３に入力される。発光素子駆動回
路３は発光素子４を駆動し、発光素子４より出力された
光信号は光ファイバ５を経て光スターカップラ６に入力
される。
元スターカップラ６では、入力した光信号は各出力ボー
トに等分配され、光ファイバ７を経て受信器８内の受光
素子９に出力される。受信器８において、主信号１ａを
受信中に衝突信号１ｂが入力されて信号衝突が起るとす
る。主信号１ａと衡突信号１ｂは受光素子９で光電気変
換され、前置増幅回路１０で増幅された後にＰＲ変換回
路１１に入力される。Ｐ几変換回路１１は、入力信号か
らこの入力信号を１ ／ ２ｆｏ（ｓｅｃ ）だけ遅延
させた信号を引き算し、ＰＲ変換回路１１の出力１ｃｉ
出力する。この特性はパーシャルレスポンス（１゜−１
）方式における伝達特性に等しい。ＰＲ変換回路１１の
出力ＩＣには、中位レベルｒＯＪ及び「０＊」 が発生
し得るタイムスロットが１ビツトおきに存在する。第１
の比較回路１２はＰＲ変換回路１１の出力ＩＣの中位レ
ベルのわずかに下に閾値ｖＴＨ−を有し、中位レベルが
衝突信号１ｂによって下に振り込まれるのを検出する。
トに等分配され、光ファイバ７を経て受信器８内の受光
素子９に出力される。受信器８において、主信号１ａを
受信中に衝突信号１ｂが入力されて信号衝突が起るとす
る。主信号１ａと衡突信号１ｂは受光素子９で光電気変
換され、前置増幅回路１０で増幅された後にＰＲ変換回
路１１に入力される。Ｐ几変換回路１１は、入力信号か
らこの入力信号を１ ／ ２ｆｏ（ｓｅｃ ）だけ遅延
させた信号を引き算し、ＰＲ変換回路１１の出力１ｃｉ
出力する。この特性はパーシャルレスポンス（１゜−１
）方式における伝達特性に等しい。ＰＲ変換回路１１の
出力ＩＣには、中位レベルｒＯＪ及び「０＊」 が発生
し得るタイムスロットが１ビツトおきに存在する。第１
の比較回路１２はＰＲ変換回路１１の出力ＩＣの中位レ
ベルのわずかに下に閾値ｖＴＨ−を有し、中位レベルが
衝突信号１ｂによって下に振り込まれるのを検出する。
第１の比較回路１２の出力は、タイミング抽出回路１７
の出力である２ｆ０クロックでサンプルされて第１のシ
フトレジスタ１３に記憶される。第１のＣＲＶ検出回路
１８は、レジスタ１の出力１ｂとレジスタ２、レジスタ
３の各出力によシ後述する符号則違反パターンを検出し
、第１のＣＲｖ検出回路１８の出力ＩＣを出力する。第
５図に示す様なレジスタ１の出力１ｄと第１のＣＲＹ検
出回路１８の出力１ｅにおける斜線部分は、後述する［
Ｏ＊Ｊのショット雑音のために識別誤りが起りやすいこ
とを表わしている。フリップフロップ２０では、第１の
ＣＲＶ検出回路１８の出力１ｅをブロック同期回路１９
の出力１ｆでサンプルし、衝突検出信号として７リツプ
フロツプ２０の出力１ｇｔ出力する。ブロック同期回路
１９は、タイミング抽出回路１７の出力である２ｆ０ク
ロックを１７２分周し、中位レベルの発生するタイムス
ロットにブロック同期した位相のｆ０クロックとしてブ
ロック同期回路１９の出力１ｆを出力する。
の出力である２ｆ０クロックでサンプルされて第１のシ
フトレジスタ１３に記憶される。第１のＣＲＶ検出回路
１８は、レジスタ１の出力１ｂとレジスタ２、レジスタ
３の各出力によシ後述する符号則違反パターンを検出し
、第１のＣＲｖ検出回路１８の出力ＩＣを出力する。第
５図に示す様なレジスタ１の出力１ｄと第１のＣＲＹ検
出回路１８の出力１ｅにおける斜線部分は、後述する［
Ｏ＊Ｊのショット雑音のために識別誤りが起りやすいこ
とを表わしている。フリップフロップ２０では、第１の
ＣＲＶ検出回路１８の出力１ｅをブロック同期回路１９
の出力１ｆでサンプルし、衝突検出信号として７リツプ
フロツプ２０の出力１ｇｔ出力する。ブロック同期回路
１９は、タイミング抽出回路１７の出力である２ｆ０ク
ロックを１７２分周し、中位レベルの発生するタイムス
ロットにブロック同期した位相のｆ０クロックとしてブ
ロック同期回路１９の出力１ｆを出力する。
下記の第１表に示す様に、信号衝突によって生じる符号
則違反パターンを定義する。
則違反パターンを定義する。
上記第１表において、ＰＲ変換回路１１の出力ＩＣの先
頭のタイムスロットは前ビットに依存するために不定と
した。符号則違反パターンは「０」と「Ｏ＊」のタイム
スロットで発生する。「０＊」は光ＯＮと光ＯＮの減算
により生じた中位レベルであり、ショット雑音のため非
衝突時の符号則違反パターンが発生しやすい。したがっ
て、第１のＣＲＶ検出回路１８では、「０」に対する下
記の符号則違反パターンである。
頭のタイムスロットは前ビットに依存するために不定と
した。符号則違反パターンは「０」と「Ｏ＊」のタイム
スロットで発生する。「０＊」は光ＯＮと光ＯＮの減算
により生じた中位レベルであり、ショット雑音のため非
衝突時の符号則違反パターンが発生しやすい。したがっ
て、第１のＣＲＶ検出回路１８では、「０」に対する下
記の符号則違反パターンである。
（Ｑ、、 Ｑ２． Ｑ３）＝（１，０，Ｏ’）・・
・・・四のみを検出する。ここで、Ｑｉ（ｉ＝１，２，
３）はレジスタ１（ｉ＝１．２．３）の出力である。
・・・四のみを検出する。ここで、Ｑｉ（ｉ＝１，２，
３）はレジスタ１（ｉ＝１．２．３）の出力である。
次に、上記第６図を用いて衝突位相と衝突検出特性の関
係について説明する。π相衝突時の衝突信号１ｂのＰＲ
変換回路１１の出力２ｂによって、主信号１ａのＰＲ変
換回路１１の出力２ａのｒＯＪが下に振り込まれる量り
は、 ＩＶＴＨｌ（ｈ ・・・・・・・・・・・・・
・・（ハ）であり、これにより確実に衝突検出ができる
。次いで、π／２相衝突時の衝突信号１ｂのＰＲ変換回
路１】の出力２Ｃによって主信号１ａのＰＲ変換回路１
１の出力２ａの「０」が下に振り込まれる量ｈ′は、 ＩＶＴＨＩ）ｈ’ ・・・・・・・・・・・
・・・・（ｑとなり、この場合も衝突検出ができる。
係について説明する。π相衝突時の衝突信号１ｂのＰＲ
変換回路１１の出力２ｂによって、主信号１ａのＰＲ変
換回路１１の出力２ａのｒＯＪが下に振り込まれる量り
は、 ＩＶＴＨｌ（ｈ ・・・・・・・・・・・・・
・・（ハ）であり、これにより確実に衝突検出ができる
。次いで、π／２相衝突時の衝突信号１ｂのＰＲ変換回
路１】の出力２Ｃによって主信号１ａのＰＲ変換回路１
１の出力２ａの「０」が下に振り込まれる量ｈ′は、 ＩＶＴＨＩ）ｈ’ ・・・・・・・・・・・
・・・・（ｑとなり、この場合も衝突検出ができる。
上記の様な従来の衝突検出機能付き送受信装置では、衝
突検出を行う場合、第１の比較回路１２の出力は、タイ
ミング軸出回路１７の出力である２ｆ０クロックでサン
プルされて第１のシフトレジスタ１３に記憶されるが、
第１の比較回路１２の出力のサンプル点がΔｔの中にあ
る場合には、上記した符号則違反パターンの発生率は著
しく低下する。このため、衝突位相によっては確実に衝
突検出ができないという問題点があった。
突検出を行う場合、第１の比較回路１２の出力は、タイ
ミング軸出回路１７の出力である２ｆ０クロックでサン
プルされて第１のシフトレジスタ１３に記憶されるが、
第１の比較回路１２の出力のサンプル点がΔｔの中にあ
る場合には、上記した符号則違反パターンの発生率は著
しく低下する。このため、衝突位相によっては確実に衝
突検出ができないという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、衝突位相による符号則違反パターンの発生率の低
下を防ぎ、あらゆる衝突位相において確実な衝突検出が
できる様にした衝突検出機能付き送受信装置を得ること
を目的とする。
ので、衝突位相による符号則違反パターンの発生率の低
下を防ぎ、あらゆる衝突位相において確実な衝突検出が
できる様にした衝突検出機能付き送受信装置を得ること
を目的とする。
この発明に係る衝突検出機能付き送受信装置は、送信器
側では、１Ｂ２ＢＢ２化回路の出力を占有率１００％未
満のパルスに変換する占有率変換回路を介して送信し、
受信器側では、１Ｂ２Ｂ符号ｔ−８ｉｎπｆ ／ ２ｆ
ｏ の伝達特性を有するフィルタの出力の上位レベル
及び中位レベルの間Ｋｆ？４値を有する第１の比較回路
と、中位レベル及び下位レベルの間に閾値を有する第２
の比較回路を設けて成る構成を備える。
側では、１Ｂ２ＢＢ２化回路の出力を占有率１００％未
満のパルスに変換する占有率変換回路を介して送信し、
受信器側では、１Ｂ２Ｂ符号ｔ−８ｉｎπｆ ／ ２ｆ
ｏ の伝達特性を有するフィルタの出力の上位レベル
及び中位レベルの間Ｋｆ？４値を有する第１の比較回路
と、中位レベル及び下位レベルの間に閾値を有する第２
の比較回路を設けて成る構成を備える。
この発明では、送信器側においては、１Ｂ２ＢＢ２化回
路の出力を占有率１００％未満のパルスに変換する占有
率変換回路を介して送信し、受信器側においては、ＰＲ
変換回路の出力波形の中位レベルの上、下にそれぞれ閾
値を有する２つの比較回路を設け、それぞれ２つの比較
回路の出方を２ｆ０クロツクでサンプルし、連続する３
ピツ゛ドパターンをｆ。周期でパターン比較し、それぞ
れ符号則違反パターンを検出する２つの論理回路の出力
の論理和により衝突検出を行う様にする。
路の出力を占有率１００％未満のパルスに変換する占有
率変換回路を介して送信し、受信器側においては、ＰＲ
変換回路の出力波形の中位レベルの上、下にそれぞれ閾
値を有する２つの比較回路を設け、それぞれ２つの比較
回路の出方を２ｆ０クロツクでサンプルし、連続する３
ピツ゛ドパターンをｆ。周期でパターン比較し、それぞ
れ符号則違反パターンを検出する２つの論理回路の出力
の論理和により衝突検出を行う様にする。
第１図はこの発明の一実施例である衝突検出機能付き送
受信装置を示す概略構成図で、第４図と同一部分は同一
符号を用いて表示してあシ、その詳細な説明は省略する
。図において、２１は占有率変換回路、２２は第２の比
較回路、２３は第２のシフトレジスタ、２４は第２のシ
フトレジスタ２３の１段目のレジスタ（以下、レジスタ
４と略記する）、２５は第２のシフトレジスタ２３の２
段目のレジスタ（以下、レジスタ５と略記する）、２６
は第２のシフトレジスタ２３０３段目のレジスタ（以下
、レジスタ６と略記する）、２７は第２の符号則違反検
出回路（以下、第２のＣＲＹ検出回路と略記する）、２
８はオアゲートである。
受信装置を示す概略構成図で、第４図と同一部分は同一
符号を用いて表示してあシ、その詳細な説明は省略する
。図において、２１は占有率変換回路、２２は第２の比
較回路、２３は第２のシフトレジスタ、２４は第２のシ
フトレジスタ２３の１段目のレジスタ（以下、レジスタ
４と略記する）、２５は第２のシフトレジスタ２３の２
段目のレジスタ（以下、レジスタ５と略記する）、２６
は第２のシフトレジスタ２３０３段目のレジスタ（以下
、レジスタ６と略記する）、２７は第２の符号則違反検
出回路（以下、第２のＣＲＹ検出回路と略記する）、２
８はオアゲートである。
なおここでは、１Ｂ２Ｂ符号としてバイフェーズ符号を
用いた場合について説明する。
用いた場合について説明する。
第２図は、第１図の衝突検出機能付き送受信装置におけ
る受信器の各部波形図である０第２図における送信デー
タとしては、１６ビツトノくターンを送信した場合を示
している。図において、１ｈはレジスタ４の出力、１１
は第２のＣＲＶ検出回路２７の出力であり、その他の符
号１ａ〜１ｇは、上記第５図に示すものと対応している
。
る受信器の各部波形図である０第２図における送信デー
タとしては、１６ビツトノくターンを送信した場合を示
している。図において、１ｈはレジスタ４の出力、１１
は第２のＣＲＶ検出回路２７の出力であり、その他の符
号１ａ〜１ｇは、上記第５図に示すものと対応している
。
第３図は、第１図の衝突検出機能付き送受信装置の各衝
突位相におけるＰＲ変換回路の出力波形図である。第３
図では、主信号１ａと衝突信号１ｂのアイパターンを分
離して示している。実際のアイパターンは、主信号１ａ
と衝突信号１ｂのアイパターンを合成した波形となる。
突位相におけるＰＲ変換回路の出力波形図である。第３
図では、主信号１ａと衝突信号１ｂのアイパターンを分
離して示している。実際のアイパターンは、主信号１ａ
と衝突信号１ｂのアイパターンを合成した波形となる。
図において、３ａは主信号１ａＬ：ｒ）ＰＲ変換回路１
１の出力、３ｂはπ相衝突時の衝突信号１ｂのＰＲ変換
回路１１の出力、３・Ｃはπ／２相衝突時の衝突信号１
ｂのＰＲ変換回路１１の出力、３ｄは３π／２相衝突時
の衝突信号１ｂのＰＲ変換回路１１の出力である０ 次に、上記第１図に示すこの発明の一実施例である衝突
検出機能付き送受信装置の動作について説明する。送信
器１において、入力信号は１Ｂ２ＢＢ２化回路２で１Ｂ
２Ｂ符号に符号化され、この１Ｂ２ＢＢ２化回路２の出
力は、占有率変換回路２１によって占有率が１００％未
満のパルスに変換され、発光素子駆動回路３を経て発光
素子４から出力される。発光素子４より出力された光信
号は光ファイバ５を経て光スターカップラ６に入力され
る。元スターカップラ６では、入力した光信号は各出力
ボートに等分配され、光ファイバ７を経て受信器８内の
受光素子９に出力される。受信器８において、ＰＲ変換
回路１１の出力ＩＣは第１の比較回路１２と第２の比較
回路２２に入力される。第２の比較回路２２は、ＰＲ変
換回路１１の出力ＩＣの中位レベルのわずかに上に閾値
ｖＴＨ−を有している。また、第２の比較回路２２の出
力はタイミング抽出回路１７の出力である２ｆクロツク
でサンプルされ、第２のシフトレジスタ２３に記憶され
る。第２のＣＲＶ検出回路２７は、レジスタ４の出力１
ｈとレジスタ５、レジスタ６の各出力によシ後述する符
号則違反パターンを検出し、第２のＣＲＹ検出回路２７
の出力１１を出力する。第２図に示す様なレジスタ４の
出力１ｈと第２のＣＲＹ検出回路２７の出力１１におけ
る斜線部分は、後述する「０＊」のショット雑音のため
に識別誤シが起シやすいことを表わしている。オアゲー
ト２８は、第１のＣＲＶ検出回路１８の出力１ｅと第２
のＣＲＹ検出回路２７の出力１１との論理和を取ること
により、衝突信号１ｂによって主信号１ａの「Ｏ」が、
聞値ｖＴＨ−トｖＴＨ＋ノ範囲外に振夛込まれることに
より起る符号則違反を検出した結果を出力する。フリッ
プフロップ２０では、オアゲート２８の出力をブロック
同期回路１９の出力１ｆでサンプルし、衝突検出信号と
してフリップ７Ｐツブ２０出力１ｇｔ−出力する。
１の出力、３ｂはπ相衝突時の衝突信号１ｂのＰＲ変換
回路１１の出力、３・Ｃはπ／２相衝突時の衝突信号１
ｂのＰＲ変換回路１１の出力、３ｄは３π／２相衝突時
の衝突信号１ｂのＰＲ変換回路１１の出力である０ 次に、上記第１図に示すこの発明の一実施例である衝突
検出機能付き送受信装置の動作について説明する。送信
器１において、入力信号は１Ｂ２ＢＢ２化回路２で１Ｂ
２Ｂ符号に符号化され、この１Ｂ２ＢＢ２化回路２の出
力は、占有率変換回路２１によって占有率が１００％未
満のパルスに変換され、発光素子駆動回路３を経て発光
素子４から出力される。発光素子４より出力された光信
号は光ファイバ５を経て光スターカップラ６に入力され
る。元スターカップラ６では、入力した光信号は各出力
ボートに等分配され、光ファイバ７を経て受信器８内の
受光素子９に出力される。受信器８において、ＰＲ変換
回路１１の出力ＩＣは第１の比較回路１２と第２の比較
回路２２に入力される。第２の比較回路２２は、ＰＲ変
換回路１１の出力ＩＣの中位レベルのわずかに上に閾値
ｖＴＨ−を有している。また、第２の比較回路２２の出
力はタイミング抽出回路１７の出力である２ｆクロツク
でサンプルされ、第２のシフトレジスタ２３に記憶され
る。第２のＣＲＶ検出回路２７は、レジスタ４の出力１
ｈとレジスタ５、レジスタ６の各出力によシ後述する符
号則違反パターンを検出し、第２のＣＲＹ検出回路２７
の出力１１を出力する。第２図に示す様なレジスタ４の
出力１ｈと第２のＣＲＹ検出回路２７の出力１１におけ
る斜線部分は、後述する「０＊」のショット雑音のため
に識別誤シが起シやすいことを表わしている。オアゲー
ト２８は、第１のＣＲＶ検出回路１８の出力１ｅと第２
のＣＲＹ検出回路２７の出力１１との論理和を取ること
により、衝突信号１ｂによって主信号１ａの「Ｏ」が、
聞値ｖＴＨ−トｖＴＨ＋ノ範囲外に振夛込まれることに
より起る符号則違反を検出した結果を出力する。フリッ
プフロップ２０では、オアゲート２８の出力をブロック
同期回路１９の出力１ｆでサンプルし、衝突検出信号と
してフリップ７Ｐツブ２０出力１ｇｔ−出力する。
下記の第２表に示す様に、第２の比較回路２２の出力か
ら検出できる符号則違反パターンを定義する。
ら検出できる符号則違反パターンを定義する。
上記第２表において、ＰＲ変換回路１１の出力ＩＣの先
頭のタイムスロットは前ビットに依存する念めに不定と
した。符号則違反パターンは２種類あるが、「０＊」に
対応した符号則違反パターンはショット雑音のため非衝
突時にも起りやすい。
頭のタイムスロットは前ビットに依存する念めに不定と
した。符号則違反パターンは２種類あるが、「０＊」に
対応した符号則違反パターンはショット雑音のため非衝
突時にも起りやすい。
したがって、第２のＣＦＬＶ検出回路２７では、「０」
に対応した符号則違反パターンである、（Ｑ４ｔ Ｑ
５．Ｑ６ ）＝（ｉｔ １ｔＯ）”・・・・・・ｑの
みを検出する。ここで、Ｑ４（１＝４ｓ ５ｔ ６
）はレジスタｉ （ｉ＝４．５．６ ）の出力である
。
に対応した符号則違反パターンである、（Ｑ４ｔ Ｑ
５．Ｑ６ ）＝（ｉｔ １ｔＯ）”・・・・・・ｑの
みを検出する。ここで、Ｑ４（１＝４ｓ ５ｔ ６
）はレジスタｉ （ｉ＝４．５．６ ）の出力である
。
次に、上記第３図を用いて衝突位相と衝突検出特性の関
係について説明する。第３図に示した様なＰＲ変換回路
１１の各出力波形は、送信器１の光出力の波形の占有率
’１ｌｏＯ％未満に変換したために非対称波形となる。
係について説明する。第３図に示した様なＰＲ変換回路
１１の各出力波形は、送信器１の光出力の波形の占有率
’１ｌｏＯ％未満に変換したために非対称波形となる。
π相衝突時の衝突信号１ｂのＰＲ，変換回路１１の出力
３ｂが、主信号１ａのＰＲ変換回路１１の出力３ａのｒ
ＯＪを上。
３ｂが、主信号１ａのＰＲ変換回路１１の出力３ａのｒ
ＯＪを上。
下に振シ込む量ｈ＋、リ−は、
となり、これによシ確実に衝突検出ができる。次いで、
π／２相衝突時の衝突信号１ｂのＰＲ変換回路１１の出
力３Ｃが、主信号１ａｏＰＲ変換回路１１の出力３ａの
「０」を上、下に振シ込む量ｈ＋、ｈ−は、 となり、ｖ ’ａ：閤値とする第２の比較回路２２
ＴＨ＋ と第２のＣＲＶ検出回路２７によって確実に衝突検出が
行われる。したがって、この発明によれば、あらゆる衝
突位相に対しても確実に衝突検出ができることになる。
π／２相衝突時の衝突信号１ｂのＰＲ変換回路１１の出
力３Ｃが、主信号１ａｏＰＲ変換回路１１の出力３ａの
「０」を上、下に振シ込む量ｈ＋、ｈ−は、 となり、ｖ ’ａ：閤値とする第２の比較回路２２
ＴＨ＋ と第２のＣＲＶ検出回路２７によって確実に衝突検出が
行われる。したがって、この発明によれば、あらゆる衝
突位相に対しても確実に衝突検出ができることになる。
また、この発明によれば、ＰＲ変換回路１１の出力波形
において、「Ｏ」の平坦性が大きくなシ、第１の比較回
路１２と第２の比較回路２２の各出力をサンプルする２
ｆ０クロックの位相余裕が大きくなるという利点がある
。このことは、送信器１、受信器８及び伝送路の帯域が
充分に広く取れない場合に有効である。
において、「Ｏ」の平坦性が大きくなシ、第１の比較回
路１２と第２の比較回路２２の各出力をサンプルする２
ｆ０クロックの位相余裕が大きくなるという利点がある
。このことは、送信器１、受信器８及び伝送路の帯域が
充分に広く取れない場合に有効である。
この発明は以上説明したとおり、送信器側では、１Ｂ２
ＢＢ２化回路の出力を占有率１００％未満のパルスに変
換して送信し、受信器側では、ＰＲ変換回路の出力波形
の中位レベルの上、下にそれぞれ閾値を有する２つの比
較回路を設けることにより、衝突位相による符号則違反
パターンの発生率の低下を防ぎ、これによシ衝突位相に
よる衝突検出特性の劣化を改善し、あらゆる衝突位相に
おいても極めて確実に衝突検出を行える様にすると共に
、受信器における２ｆ０クロックの位相余裕を大きくす
ることができるという優れた効果を奏するものである。
ＢＢ２化回路の出力を占有率１００％未満のパルスに変
換して送信し、受信器側では、ＰＲ変換回路の出力波形
の中位レベルの上、下にそれぞれ閾値を有する２つの比
較回路を設けることにより、衝突位相による符号則違反
パターンの発生率の低下を防ぎ、これによシ衝突位相に
よる衝突検出特性の劣化を改善し、あらゆる衝突位相に
おいても極めて確実に衝突検出を行える様にすると共に
、受信器における２ｆ０クロックの位相余裕を大きくす
ることができるという優れた効果を奏するものである。
第１図はこの発明の一実施例である衝突検出機能付き送
受信装置を示す概略構成図、第２図は、第１図の衝突検
出機能付き送受信装置における受信器の各部波形図、第
３図は、第１図の衝突検出機能付き送受信装置の各衝突
位相におけるＰＲ変換回路の出力波形図、第４図は従来
の衝突検出機能付き送受信装置を示す概略構成図、第５
図は、第４図の衝突検出機能付き送受信装置における受
信器の各部波形図、第６図は、第４図の衝突検出機能付
き送受信装置の各衝突位相におけるＰＲ変換回路の出力
波形図である。 図において、１・・・送信器、２・・・１Ｂ２ＢＢ２化
回路、８・・・受信器、１１・・・ｓｉｎπｆ／２ｆ。 の伝達特性を有するフィルタ（ＰＲ変換回路）、１２・
・・第１の比較回路、１３は第１のシフトレジスタ、１
８・・・第１の符号則違反検出回路（第１のＣＲＶ検出
回路）、２１・・・占有率変換回路、２２・・・第２の
比較回路、２３・・・第２のシフトレジスタ、２７・・
・第２の符号則違反検出回路（第２のＣＲＶ検出回路）
、２８・・・オアゲートである。 なお、各図中、同一符号は同一、又は相当部分を示す。
受信装置を示す概略構成図、第２図は、第１図の衝突検
出機能付き送受信装置における受信器の各部波形図、第
３図は、第１図の衝突検出機能付き送受信装置の各衝突
位相におけるＰＲ変換回路の出力波形図、第４図は従来
の衝突検出機能付き送受信装置を示す概略構成図、第５
図は、第４図の衝突検出機能付き送受信装置における受
信器の各部波形図、第６図は、第４図の衝突検出機能付
き送受信装置の各衝突位相におけるＰＲ変換回路の出力
波形図である。 図において、１・・・送信器、２・・・１Ｂ２ＢＢ２化
回路、８・・・受信器、１１・・・ｓｉｎπｆ／２ｆ。 の伝達特性を有するフィルタ（ＰＲ変換回路）、１２・
・・第１の比較回路、１３は第１のシフトレジスタ、１
８・・・第１の符号則違反検出回路（第１のＣＲＶ検出
回路）、２１・・・占有率変換回路、２２・・・第２の
比較回路、２３・・・第２のシフトレジスタ、２７・・
・第２の符号則違反検出回路（第２のＣＲＶ検出回路）
、２８・・・オアゲートである。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ビットレートｆ＿０の送信データを１Ｂ２Ｂ符号に符号
化して送信し、受信した前記１Ｂ２Ｂ符号をｓｉｎ（π
ｆ）／（２ｆ＿０）の伝達特性を有するフィルタを経由
して識別し、符号則違反を検出することにより伝送路上
での信号衝突を検出する衝突検出機能付き送受信装置に
おいて、送信器側では、１Ｂ２Ｂ符号化回路の出力を占
有率１００％未満のパルスに変換する占有率変換回路を
介して送信し、受信器側では、前記フィルタの出力の上
位レベル及び中位レベルの間に閾値を有する第１の比較
回路と、前記中位レベル及び下位レベルの間に閾値を有
する第２の比較回路とを前記フィルタに接続し、前記第
１の比較回路の出力を２ｆ＿０クロックでサンプルし、
連続する３ビットパターンをｆ＿０周期でパターン比較
して符号則違反パターンを検出する第１の論理回路の出
力と、前記第２の比較回路の出力を２ｆ＿０クロックで
サンプルし、連続する３ビットパターンをｆ＿０周期で
パターン比較して符号則違反パターンを検出する第２の
論理回路の出力との論理和により、衝突検出を行うこと
を特徴とする衝突検出機能付き送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042312A JPS61201534A (ja) | 1985-03-04 | 1985-03-04 | 衝突検出機能付き送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042312A JPS61201534A (ja) | 1985-03-04 | 1985-03-04 | 衝突検出機能付き送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61201534A true JPS61201534A (ja) | 1986-09-06 |
| JPH0528547B2 JPH0528547B2 (ja) | 1993-04-26 |
Family
ID=12632504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60042312A Granted JPS61201534A (ja) | 1985-03-04 | 1985-03-04 | 衝突検出機能付き送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201534A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63171037A (ja) * | 1987-01-09 | 1988-07-14 | Mitsubishi Electric Corp | 衝突検出機能付受信装置 |
| JPH03235446A (ja) * | 1990-02-09 | 1991-10-21 | Mitsubishi Electric Corp | 送受信装置 |
| JP2020170958A (ja) * | 2019-04-04 | 2020-10-15 | 株式会社豊田中央研究所 | 誤り訂正装置及び誤り訂正プログラム |
-
1985
- 1985-03-04 JP JP60042312A patent/JPS61201534A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63171037A (ja) * | 1987-01-09 | 1988-07-14 | Mitsubishi Electric Corp | 衝突検出機能付受信装置 |
| JPH0683216B2 (ja) * | 1987-01-09 | 1994-10-19 | 三菱電機株式会社 | 衝突検出機能付受信装置 |
| JPH03235446A (ja) * | 1990-02-09 | 1991-10-21 | Mitsubishi Electric Corp | 送受信装置 |
| JP2502395B2 (ja) * | 1990-02-09 | 1996-05-29 | 三菱電機株式会社 | 送受信装置 |
| JP2020170958A (ja) * | 2019-04-04 | 2020-10-15 | 株式会社豊田中央研究所 | 誤り訂正装置及び誤り訂正プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528547B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US4771440A (en) | Data modulation interface | |
| US4442528A (en) | Pulse communication method and system using CMI to 3-level CMI conversion | |
| US4347617A (en) | Asynchronous transmission system for binary-coded information | |
| US4958344A (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| JPS61201534A (ja) | 衝突検出機能付き送受信装置 | |
| US4852128A (en) | Optical communications transmitter and receiver | |
| US5163072A (en) | Optical communications transmitter and receiver | |
| US4763338A (en) | Synchronous signal decoder | |
| US5510786A (en) | CMI encoder circuit | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| US4201884A (en) | Digital data transmission system | |
| DK152474B (da) | Fremgangsmaade og apparat til synkronisering af et binaert datasignal | |
| EP0147008A2 (en) | Bilateral digital FSK communication system interface using digital technique | |
| JPS6364931B2 (ja) | ||
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP2851076B2 (ja) | 高速通信データ連係の送信方法並びに送信システム | |
| JPS63158934A (ja) | スタ−トビツト検出回路 | |
| JPH0124386B2 (ja) | ||
| SU1200426A1 (ru) | Преобразователь биимпульсного двоичного сигнала в бинарный сигнал | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| JPH0683216B2 (ja) | 衝突検出機能付受信装置 | |
| JPH02206945A (ja) | ライン状態検出装置 | |
| JPH0131743B2 (ja) |