KR100208371B1 - 데이터전송 프레임의 포맷과 전송장치 및 그 송신제어방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야

프레임 단위로 데이터를 상대방으로 전송하기 위한 프레임 포맷과, 동기정보, 사이즈 정보 및 데이터를 상기 포맷으로 포맷팅하여 전송하는 장치 및 그 제어 방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

종래에는 비트 오리엔트 프로토콜 방식의 포맷을 이용하여 데이터를 송수신함으로써 비트삽입기능이 필수적으로 요구되어 송신장치의 구성이 복잡하고 많은 양의 데이터를 전송할 수 없었다. 본 발명은 비트 삽입이 없는 프레임의 구조를 제공하며, 한번에 많은 양의 데이터를 전송하는 장치를 제공함.

3. 발명의 해결방법의 요지

상대방과 약정된 동기데이터를 실는 동기 필드, 전송되는 데이터의 길이를 나타내는 사이즈필드, 전송되는 데이터가 실리는 데이터 필드 및 CRC정보가 실리는 프레임 포맷과 송신 시작신호에 응답하여 상기 동기, 사이즈, 데이터를 상기 포맷으로 포맷팅하여 전송하는 수단을 구비한다.

4. 발명의 중요한 용도

프레임 데이터 전송 장치, 데이터 링크 제어기.

Description

데이터 전송 프레임의 포맷과 전성장치 및 그 송신 제어 방법

제1도는 종래의 데이터 전송 프레임의 포맷 구성도.

제2도는 본 발명에 따른 데이터 전송 프레임의 포맷 구성도.

제3도는 본 발명에 따른 데이터 전송 장치의 구성도.

제4도는 제3도에 도시된 포맷 제어부의 동장 타이밍도.

제5도는 제3도에 도시된 직렬 데이터 송신 제어부의 상세 구성도.

제6도는 제3도에 도시된 기록 제어기의 동작 타이밍도.

본 발명은 일정한 전송 포맷을 갖는 데이터를 송수신하는 장치 및 그 제어 방법에 관한 것으로, 특히 포맷화된 프레임 단위의 데이터를 간단한 구성에 의해 송신하기 위한 전송 포맷 및 그 장치와 전송 방법에 관한 것이다.

통상적으로 데이터를 송신하고 수신하는 경로, 즉, 데이터 링크를 갖는 송수신기들은 많은 양의 데이터를 고속으로 송수신하기 위하여 일정형대의 프로토콜 방식을 이용한다. 대표적인 일예를 들면 비트 오리엔트 프로토콜(Bit Oriented Protocol)방식의 HDLC(High Data Link Control Procedure)등이다. 이와 같은 HDLC 방식은 데이터를 프레임(Frame)단위로 송수신한다. 여기서, 프레임이란 데이터를 송신하고 수신하는 국간의 기본전송단위로서 데이터 링크 계층의 프로토콜 단위이며, 이러한 프레임의 구조는 공지되어 있다.

제1도는 종래의 데이터 전송 프레임의 포맷 구성도, HDLC 방식의 프로토콜에 의한 프레임의 구조이다. 제1도에 도시된 프레임은 시작 플레그와, 어드레스필드, 제어필드, 정보필드, CRC(cyclic redundancy code)필드, 종료플레그등을 포함한다. 여기서, 시작플레그와 종료플레그들 각각은 프레임 전송의 개시와 종료를 표시하는 데이터로서, 1111110의 값을 갖는다. 상기와 같은 구성을 갖는 시작플레그는 동기를 잡는 목적으로 송신되며, 그 다음 데이터 속에서 어드레스정보, 제어정보, 데이터정보 및 CRC정보가 연속적으로 송신된다. 상기와 같은 프레임의 포맷을 갖는 종래의 전송 프레임을 사용하는 종래의 송신 장치들은 시작플레그와 종료플레그 사이의 데이터의 플레그와 동일한 형식(예로서, 01111110등과 같이 1이 연속하여 6개)을 갖지 못하도록 하는 기능을 반드시 가져야한다. 즉, 송신측에서는 전송하는 데이터의 1의 비트가 5개 연속되면 5번째 다음의 비트에 0을 하나 삽입(Insertion)하여 전송하고, 수신측에서는 이와 반대로 1의 데이터가 연속하여 5개 수신되면 그 다음의 비트 0를 제거하는 조작을 하여야 하는데 이를 통상 투과성(Transparency)이라 한다.

그러므로, 상기 제1도와 같은 전송 프레임 포맷을 사용하는 종래의 송신장치는 비트 삽입기등과 같은 별도의 회로가 부가 되어야 함을 알 수 있다. 이러한 HDLC 프로토콜 제어기는 원칩의 형대로 제작되어 판매되고 있으며, 일예로서는 캐나다국에 소재하고 있는 반도체 메이커인 MITEL 사에서 판매하고 있는 MT8952B등이 있다.

상기와 같이 상용화된 HDLC 프로토콜 제어기는 송신 버퍼와 수신 버퍼를 내장하고 있으며, 상기 송신 버퍼에 저장된 데이터를 상기 제1도와 같은 HDLC 프레임의 구조로 포맷팅하여 전송한다.

그러나, 상용화된 HDLC 프로토콜 제어기는 비트 삽입기와 추출기를 가져야 함으로써 구성이 복잡하고, 데이터 송출을 위한 송신 버퍼의 사이즈가 약 20바이트로 적어 한번에 전송하여야 하는 데이터가 많은 경우에는 사용이 곤란한 문제가 발생된다. 또한, 시스템의 확장이 불가능하여 시스템성능이 열화되는 문제가 있었다.

따라서 본 발명의 목적은 송수신장치 상호간에 인식할 수 있는 동기패턴(Sync pattern)을 송수신하여 데이터를 송수신할 수 있도록 하는 정보를 송신하는 송신기를 제공함에 있다.

본 발명의 다른 목적은 비트 삽입 기능을 가지지 않고 전송되는 데이터의 사이즈를 용이하게 확장할 수 있는 데이터 링크 송신 제어기를 제공함에 있다.

본 발명의 또 다른 목적은 송수신장치 상호간에 인식할 수 있는 동기패턴(Sync pattern)과 데이터 사이즈의 정보를 송수신하여 데이터 정보를 전송하도록 한 포맷 제어기를 제공함에 있다.

본 발명의 또 다른 목적은 송수신장치 상호간에 인식할 수 있는 동기패턴(Sync pattern)과 데이터 사이즈의 정보를 송수신하여 데이터 정보를 전송하도록 한 새로운 전송 프레임의 구조를 제공함에 있다.

본 발명에 따른 원리에 의한 프레임이 구조는 동기신호가 실리는 동기 필드와, 전송될 사이즈의 정보가 실리는 사이즈 필드와, 상기 사이즈에 대응하는 데이터 정보가 실리는 정보 필드 및 CRC필드로 이루어진 프레임 구조를 갖는다.

또한, 상기의 목적은 프레임 데이터 전송 장치에 있어서, 기록제어 신호 및 어드레스의 입력에 따라 데이터를 내부의 어드레스 영역에 기록하고 기록된 데이터를 독출하는 데이터저장수단과, 동기신호와 전송될 데이터의 사이즈정보를 저장하여 출력하는 제어정보저장수단과, 송신을 알리는 데이터의 입력에 응답하여 송신시작신호를 발생하고 포맷완료신호에 응답하여 상기 신호의 출력을 차단하는 송신제어수단과, 상기 송신시작신호의 입력에 응답하여 동기신호 출력제어신호, 사이즈정보 출력제어신호, 데이터 출력제어신호를 순차적으로 송신하기 위한 포맷제어신호를 발생하는 포맷제어수단과, 데이터 입력제어신호에 응답하여 상기 데이터 저장수단에 기록제어신호를 공급함과 동시에 기록어드레스를 발생하는 기록제어수단과, 상기 기록어드레스를 상기 데이터 저장수단으로 공급하며, 상기 데이터 출력제어신호 및 송신시작신호에 의해 독출어드레스를 발생하여 상기 데이터 저장수단으로 공급하는 독출제어수단과, 상기 저장된 동기신호 및 사이즈정보와 상기 데이터저장수단으로부터 출력되는 제어정보 및 데이터 정보를 상기 동기신호 출력제어신호, 사이즈정보 출력제어신호, 데이터 출력제어신호들의 순차적 입력에 응답하여 직렬의 데이터로 변환하여 동기신호, 사이즈정보, 데이터정보, CRC데이터 순으로 전송하는 직렬 데이터 송신 제어수단으로 구성된 전송장치를 제공함으로써 달성된다.

본 발명에 의한 포맷제어수단은, 송신시작신호의 입력에 응답하여 전송클럭에 동기된 동기채널 로드제어신호 및 동기신호전송제어신호, 사이즈채널 로드제어신호 및 사이즈정보전송제어신호, 데이터 채널로드제어신호와 데이터전송제어신호 및 제1CRC전송제어신호, 제2CRC전송제어신호를 순차적으로 발생함을 특징으로 한다.

또한, 본 발명에 의한 직렬 데이터 송신제어수단은 동기채널 로드제어 신호와 사이즈채널 로드제어신호 및 데이터채널 로드제어신호의 입력에 응답하여 로드제어신호를 발생하는 로드제어신호 발생수단과, 동기신호전송제어신호와 사이즈정보전송제어신호 및 데이터전송제어신호들중 적어도 하나의 입력에 응답하는 동기신호, 사이즈정보, 데이터정보중 하나를 선택하여 출력하는 선택수단과, 상기 선택수단으로부터 출력되는 병렬데이터를 상기 발생된 로드제어신호에 응답하여 내부의 레지스터에 로드하고 전송클럭의 입력에 응답하여 로드된 데이터를 직렬의 데이터로 변환하여 출력하는 병렬-직렬 변환수단과, 제1CRC전송제어신호에 응답하여 상기 직렬의 데이터에 대응하는 에러정정코드(CRC)를 발생하는 CRC발생수단과, 상기 병렬-직렬 변환수단으로부터 출력되는 데이터를 출력하고 제2CRC전송제어신호에 응답하여 상기 발생된 에러정정코드를 선택하여 출력하는 선택수단으로 구성함을 특징으로한다.

이하 본 발명에 따른 바람직한 실시예의 동작을 첨부한 제2도 내지 제6도를 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 데이터 전송 프레임의 포맷 구성도로서, 2바이트의 동기필드, 2바이트의 사이즈필드, 그리고 64바이트 크기의 데이터를 전송할 수 있는 정보필드 및 2바이트의 CRC필드로 구성된다. 상기 제2도와 같은 프레임의 구조로서 데이터를 전송하기 위해서는 송신기는 적어도 2바이트의 저장용량을 갖는 동기레지스터 및 사이즈정보 레지스터, 그리고, 64바이트의 저장용량을 가지는 송신버퍼가 필요로하며, 이와 같은 포맷을 제어할 수 있는 포맷 제어기를 가지고 있어야 한다. 본 발명은 데이터를 전송시에 종래와 같이 시작 플레그와 종료플레그를 사용하지 않고 송신측과 수신측 상호간에 미리 약속된 형태의 동기신호 체계를 갖도록 동기신호를 전송하여 데이터의 송수신을 시작한다. 또한, 정보필드에 실어 전송할 데이터의 사이즈정보를 사이즈정보필드에 먼저 실어 전송함으로써 수신하는 측에서 미리 결정된 데이터의 정보를 정확히 수신할 수 있도록 하였다. 이와같은 프레임의 구조로서 데이터를 송신하는 과정은 후술하는 설명에 의해 보다 자명하여질 것이다.

제3도는 본 발명에 따른 데이터 전송 장치의 구성도이고, 제4도는 제3도에 도시된 포맷 제어부의 동작 타이밍도이며, 제5도는 제3도에 도시된 직렬 데이터 송신 제어기의 상세도이다. 그리고, 제6도는 제3도에 도시된 기록제어기의 동작 타이밍도이다.

이하에서, 제2도와 같은 프레임구조로 데이터를 포맷하여 전송하는 동작의 바람직한 실시예를 제3도, 제4도, 제5도 및 제6도를 참조하여 상세히 설명함에 있어 2바이트의 데이터를 전송하는 예로서 설명한다.

제3도와 같은 송신기를 이용하여 데이터를 수신측으로 전송하기 위해서는 먼저 전송하고자 하는 데이터를 송신버퍼 12에 기록하여야 한다. 송신버퍼 12의 데이터 기록동작은 송신측의 프로세서(도시하지 않았음)가 기록제어기 14에 데이터 제어신호 /WR1를 공급함과 동시에 전송할 데이털를 송신버퍼 12의 데이터 입력단자 Din에 입력함으로써 실행된다. 이를 제6도의 타이밍도를 참조하여 설명하면 하기와 같다.

송신측의 프로세서가 상대방으로 전송하기 위한 송신 데이터(DATA)를 출력함과 동시에 데이터 제어신호 /WR1를 제6도 a와 같이 출력하면, 기록 제어기 14는 상기 데이터 제어신호 /WR1의 하강에지에 응답하여 제6도 b와 같이 발생되는 기록어드레스를 제1멀티플레서(Multiplexer: 이하 MUX라 명명하고 첨자를 붙여 표기함)로 출력한다. 이때, 상기 제6도(b)와 같은 기록어드레스는 송신데이터와 동일한 시간상에 입력되는 데이터 제어신호 /WR1의 하강에지를 검출시 마다 증가된다. 따라서, 기록 제어기 14는 데이터 제어신호 /WR1가 입력될 때 마다 순차적으로 증가되는 기록어드레스를 MUX1 26의 단자 A로 공급함을 알 수 있다. 상기와 같이 동작되는 기록 제어기 14는 상기 송신버퍼 12의 기록모드를 제어하기 위한 데이터 기록 인에이블 신호 /DEW를 발생하여 송신버퍼 12의 단자 /WE에 입력시키는데, 상기 데이터 기록 인에이블 신호 /DEW는 데이터 제어신호 /WR1를 약 30나노초 정도 지연하여 발생시킨다. 본 발명에서 데이터 제어신호 /WR1를 약 30나노초 정도 지연하여 출력하는 이유는 기록어드레스신호가 MUX1 26에서 선택되어 송신버퍼 12로 공급되는 시간을 보상하기 위함이다. 상기 MUX1 26는 선택단자 S로 입력되는 로우의 송신시작신호 TXSEN에 의해 상기 기록 제어기 14로부터 출력되는 기록어드레스신호를 선택하여 송신버퍼 12에 공급한다. 따라서, 송신버퍼 12의 데이터 기록은 송신측의 프로세서의 제어에 의해 실행되면, 이와 같은 동작은 송신데이터의 입력이 완료될 때 까지 지속된다.

상기와 같은 동작에 의해 송신버퍼 12에 전송할 데이터를 기록한 송신측의 프로세서는 상대방과 약정된 2바이트의 동기 데이터 SYNCH와 동기제어신호 /WR2을 출력한다. 이때, 제3도에 도시된 동기레지스터 16는 상기 동기제어신호 /WR2의 하강에지에 응답하여 입력되는 동기 데이터 SYNCH를 내부의 저장 영역에 저장한다. 이후, 송신측의 프로세서는 전송할 데이터의 사이즈(SIZE)의 크기를 나타내는 2바이트의 사이즈 데이터 SIZE와 사이즈제어신호 /WR3를 사이즈 레지스터 18에 공급한다. 따라서 상기 사이즈 레지스터 18에는 2바이트의 사이즈정보가 저장된다. 이러한 동기레지스터 16와 사이즈 레지스터 18의 구성은 일반적인 D형 플립플롭의 구성을 이용하여 용이하게 제작이 가능하다.

상기의 동작에 의해 송신할 전송데이터, 동기 데이터 SYNCH 및 사이즈 데이터 SIZE를 기록한 송신측의 프로세서는 제4도(a)와 같이 송신시작신호 TXSEN를 하이의 상태로 발생한다. 상기 송신시작신호 TXSEN의 발생은 송신프로세서가 데이터의 최하위 비트 D0를 하이로 출력함과 동시에 송신제어신호 /WR4를 출력함으로써 플립플롭 20으로부터 발생된다.

제3도에 도시된 포맷 제어기 22는 상기 플립플롭 20으로부터 출력되는 송신시작신호 TXSEN이 제4도 A 와 같이 하이로 되면 이에 응답하여 동작을 개시한다. 동작을 개시한 상기의 포맷제어기 22는 제4도 B와 같은 전송클럭 TCLK을 카운트하여 제4도 C 내지 K와 같은 제어신호들을 순차적으로 발생한다.

상기 포맷 제어기 22로부터 초기에 제4도 C와 H와 같은 동기채널 로드제어신호 /SYNCHLDEN와 동기전송제어신호 SEN신호가 발생되면, 이는 제5도와 같이 구성된 직렬 데이터 송신 제어기 28내의 앤드 게이트 30와 MUX2로 입력된다. 이때, 상기 MUX2 32의 데이터 단자 D1, D2로는 전술한 동기 레지스터 16와 사이즈 레지스터 18로부터 출력되는 동기 데이터 SYNCH와 사이즈 데이터 SIZE가 입력되며, 데이터 단자 D3로는 송신버퍼 12로부터 출력되는 데이터 DATA가 입력된다.

상기와 같은 데이터들을 각각의 단자로 입력하는 상기 MUX2 32는 선택단자 S1, S2, S3로 입력되는 동기채널 전송제어신호 SEN와, 사이즈채널전송제어신호 SIEN 및 데이터 전송제어신호 DEN의 입력에 의해 상기 데이터 단자 D1, D2 혹은 D3로 입력되는 데이터중 하나의 데이터를 선택하여 병렬-직렬 변환기(Parallel to Serial Converter)(이하 PSC라 함)로 공급한다. 예를들어, 동기채널전송제어신호 SEN가 하이상태로 입력되면 동기데이터 SYNCH를 선택하여 출력하고, 사이즈정보 전송제어신호 SIEN가 하이로 되면 사이즈 데이터 SIZE를 선택하여 출력하며, 데이터 전송 제어신호 DEN이 하이로 되면 데이터 DATA를 선택하여 MUX2 32로 출력한다.

한편, 앤드게이트 30는 상기 포맷 제어기 22로부터 동기채널 로드제어신호 /SYNCHLDEN, 사이즈채널 로드제어신호 /SIZELDEN 혹은 데이터 채널로드제어신호 /DATAEN가 로우로 출력될 때 응답하여 해당신호를 로딩하기 위하여 로우의 신호를 PSC 36의 로드단자 /LD로 출력한다.

따라서 상기와 같은 상태에서 포맷 제어기 32로부터 제4도 C와 같이 로우의 동기채널 로드제어신호 /SYNCHLDEN와 동기데이터 전송제어신호 SEN가 출력되면 상기 PSC 36는 상기 MUX2 32로부터 출력되는 동기데이터 SYNCH를 내부의 레지스터로 로딩한다. 그리고, 인버터 34에 의해 반전된 전송클럭 TCLK의 상승에지마다 내부 레지스터에 저장된 데이터를 시프트하여 직렬 데이터로 변환된 동기 데이터를 CRC발생기(CRC generator)의 입력으로 제공한다. 이와 같은 동작에 의해 포맷 제어기 22로부터 제4도 D와 I와 같은 사이즈채널 로드제어신호 /SIZELDEN와 사이즈정보 전송제어신호 SIEN이 발생되면 제5도와 같이 구성된 직렬 데이터 송신 제어기 28는 제1도에 도시된 사이즈 레지스터 18로부터 출력되는 사이즈데이터 SIZE를 직렬데이터로 변환하여 출력한다.

포맷 제어기 22가 제4도의 동기신호전송구간과 사이즈정보 전송구간의 신호를 출력완료한 제4도의 E, F, J와 같은 데이터채널 로드제어신호 /DATAEN, 제1CRC전송제어신호, 데이터 전송제어신호 DEN 및 반전된 데이터 전송제어신호 /DEN를 출력하면 송신버퍼 12로부터 전송할 데이터 DATA가 출력된다. 상기 포맷 제어기 22로부터 출력되는 데이터 전송제어신호 /DEN(제4도J의 반전신호)에 의해 송신버퍼 12로부터 데이터가 출력되는 과정을 설명하면 다음과 같다. 포맷 제어기 22로부터 로우의 데이터 전송제어신호 /DEN이 발생되면 독출제어기 24가 인에이블되어 독출어드레스를 발생한다. 상기 독출제어기 24로부터 출력되는 독출어드레스신호는 MUX1 26의 입력단자 B로 입력되며, 상기 MUX1 26은 송신시작신호 TXSEN의 하이의 입력에 의해 상기 독출어드레스신호를 선택하여 송신버퍼 12의 어드레스단자로 공급한다. 이때, 상기 송신버퍼 12는 상기 독출어드레스 신호의 입력에 대응되는 어드레스에 저장된 전송데이터를 억세스하여 직렬 데이터 송신 제어기 28에 입력시킨다.

상기 데이터 송신 제어기 28내의 MUX2 32는 제4도 J와 같은 데이터 전송제어신호 DEN의 입력에 의해 송신버퍼 12로부터 출력되는 전송 데이터 DATA를 PSC36으로 출력하고, 앤드게이트 30은 제4도 E와 같은 데이터채널 로드제어신호 /DATAEN에 의해 데이터 채널 로드제어신호 /DATAEN를 PSC 36로 공급한다. 따라서 상기 PSC 36는 송신버퍼 12로부터 출력되는 데이터 DATA를 직렬 데이터로 변환하여 CRC 발생기 38로 공급한다.

한편, CRC발생기 38는 제4도 F와 같은 제1CRC제어신호 CRC1EN의 입력에 응답하여 PSC36로부터 출력되는 직렬 송신 데이터에 대응하는 리던던시 코드를 발생하여 MUX3 40의 데이터 입력단자 B로 출력한다. 이때, 상기 CRC발생기 38로부터 발생되는 리던던시 코드는 공지의 CCITT-16의 패턴으로 G(x)=X¹⁶+X¹²+X⁵+1이다. 이 때, 상기 PSC 36의 출력단자 Q^H와 상기 CRC 발생기 38의 출력단자 CRCOUT로부터 출력되는 데이터들을 데이터 입력단자 A와 B로 입력하는 MUX3 40은 포맷 제어기 22로부터 제4도 G와 같이 출력되는 제2CRC전송 제어신호 CRC2EN가 하이로 출력되기전까지 PSC 36로부터 출력되는 직렬 데이터를 선택하여 출력하고, 상기 제2CRC전송 제어신호 CRC2EN가 하이로 되면 CRC발생기 38로부터 출력되는 리던던시 코드를 선택하여 출력하게된다. 상기 MUX3 40로부터 출력되는 직렬 데이터는 선송선로(도시하지 않았음)을 통하여 수신측으로 전송된다.

따라서, 상술한 포맷 제어기 22의 제어에 의해 동기 레지스터 16, 사이즈 레지스터 18 및 송신버퍼 12에 각각 저장된 동기 데이터 SYNCH, 사이즈 데이터 SIZE 및 데이터 DATA들은 제2도와 같은 포맷을 가지고 전송됨을 알 수 있다. 본 발명의 실시예의 설명에서는 포맷 제어기 22의 동작을 2바이트의 전송 데이터를 포맷팅하는 일예를 설명하였으나, 포맷 제어기의 구성과 송신버퍼 12의 사이즈를 조절하여 46바이트이상의 데이터를 전송할 수 있다.

상기 제4도와 같은 타이밍으로 포맷 제어신호드들을 발생시킨 포맷 제어기 22는 예정된 데이터를 전송완료하면 제4도 K와 같은 로우상태의 송신종료제어신호 /ENO를 발생하여 플립플롭 20과 기록 및 독출제어기 14, 24의 출력을 리세트한다. 송신시작신호 TXSEN가 로우로 되고, 이로인하여 포맷 제어기 22로부터 출력되는 모든 제어신호들이 리세트되어 송신을 종료하게 된다.

상술한 바와 같이 본 발명은 간단한 구성에 의해 수신측과 예정된 동기 데이터를 송신하여 동기를 취하고, 자체 고유의 프로토콜을 가지고 데이터를 전송하므로서 데이터의 링크를 위한 시간을 단축할 수 있고 송신 버퍼의 사이즈를 조절하여 송신 데이터의 량을 손쉽게 가변할 수 있으므로 많은 양의 정보를 손쉽게 송신할 수 있다. 또한, 사이즈 정보 및 데이터를 송신함으로써 비트 삽입(Bit insertion)기능이 불필요하게 되어 구성을 간략화할 수 있는 이점이 있게된다.

Claims (8)

1. 송신측으로부터의 데이터를 수신측으로 효율적으로 전송하기 위한 전송 프레임의 구조에 있어서, 데이터를 수수하기 위한 상대방과 약정된 코드의 동기 데이터를 전송하기 위한 동기필드와, 전송되는 데이터의 사이즈 정보를 알리기 위한 사이즈 정보를 전송하기 위한 사이즈 필드와, 상기 사이즈 필드의 값에 대응하여 상대방으로 전송하기 데이터를 전송하기 위한 데이터 필드와, 상기 데이터 필드의 내용에 대한 리던던시 코드가 실리는 싸리클릭 리던던시 필드로 구성함을 특징으로 하는 전송 데이터 프레임.
2. 제1항에 있어서, 상기 각 필드는 적어도 바이트 단위의 데이터 실림을 특징으로 하는 전송 데이터 프레임.
3. 프레임 단위의 데이터를 전송하는 프레임 데이터 전송장치에 있어서, 기록제어신호의 입력에 응답하여 데이터를 내부의 어드레스 영역에 기록하고 독출제어신호의 입력에 의해 상기 기록된 데이터를 독출하는 데이터 저장수단과, 상대방과 미리 약정된 동기신호와 상대방으로 전송될 데이터의 사이즈를 나타내는 사이즈 정보를 저장하여 출력하는 프레임 정보 저장수단과, 송신을 알리는 데이터의 입력에 응답하여 송신시작신호를 발생하고 포맷완료신호에 응답하여 상기 신호의 출력을 차단하는 송신제어수단과, 상기 송신시작신호의 입력에 응답하여 동기신호 출력제어신호, 사이즈정보 출력제어신호, 데이터 출력제어신호를 순차적으로 송신하기 위한 포맷제어신호를 발생하는 포맷제어수단과, 데이터 입력제어신호와 출력제어신호에 응답하여 상기 데이터 저장수단을 제어하는 메모리 제어수단과, 상기 저장된 동기 및 사이즈정보와 상기 데이터저장수단으로부터 출력되는 데이터를 상기 동기신호 출력제어신호, 사이즈정보 출력제어신호, 데이터 출력제어신호들의 순차적 입력에 응답하여 직렬의 데이터로 변환하여 상대방으로 전송하는 직렬 데이터 송신 제어수단으로 구성함을 특징으로 하는 프레임 데이터 전송장치.
4. 제3항에 있어서, 상기 포맷제어수단은, 송신시작신호의 입력에 응답하여 전송클럭에 동기된 동기채널 로드제어신호 및 동기신호전송제어신호, 사이즈채널 로드제어신호 및 사이즈정보전송제어신호, 데이터 채널로드제어신호와 데이터전송제어신호 및 제1CRC전송제어신호, 제2CRC전송제어신호를 순차적으로 발생함을 특징으로 하는 프레임 데이터 전송장치.
5. 제4항에 있어서, 상기 포맷 제어수단으로부터 순차적으로 출력되는 각 채널 로드제어신호는 바이트의 길이마다 출력되며, 바이트의 최하위비트로에 발생됨을 특징으로 하는 프레임 데이터 전송장치.
6. 제5항에 있어서, 상기 포맷 제어수단으로부터 순차적으로 출력되는 각각의 전송제어신호는 미리 설정된 동기정보, 사이즈 정보 및 데이터 정보를 전송할 수 있는 기간동안 출력됨을 특징으로 하는 데이터 전송 장치.
7. 제3항 내지 제6항중 어느하나의 항에 있어서, 상기 직렬 데이터 송신제어수단은, 동기채널 로드제어신호와 사이즈채널 로드제어신호 및 데이터 채널 로드제어신호의 입력에 응답하여 로드제어신호를 발생하는 로드제어신호 발생수단과, 동기신호전송제어신호와 사이즈정보 전송제어신호 및 데이터전송제어신호들 중 적어도 하나의 입력에 응답하는 동기신호, 사이즈정보, 데이터 정보중 하나를 선택하여 출력하는 선택수단과, 상기 선택수단으로부터 출력되는 병렬데이터를 상기 발생된 로드제어신호에 응답하여 내부의 레지스터에 로드하고 전송클럭의 입력에 응답하여 로드된 데이터를 직렬의 데이터로 변환하여 출력하는 병렬-직렬 변환수단과, 제1CRC전송제어신호에 응답하여 상기 직렬의 데이터에 대응하는 에러정정코드(CRC)를 발생하는 CRC발생수단과, 상기 병렬-직렬 변환수단으로부터 출력되는 데이터를 출력하고 제2CRC전송제어신호에 응답하여 상기 발생된 에러정정코드를 선택하여 출력하는 선택수단으로 구성함을 특징으로 하는 프레임 데이터 전송장치.
8. 동기신호와 전송될 데이터의 사이즈정보를 저장하여 출력하는 프레임 정보 저장수단과, 전송된 데이터를 저장하고 있는 데이터 저장수단을 구비한 프레임 데이터 전송 제어 방법에 있어서, 데이터 전송 시작신호의 입력에 응답하여 상기 동기신호와 사이즈 정보를 순차적으로 직렬의 데이터로 변환하여 상대방으로 전송하는 프레임 정보 전송과정과, 상기 프레임 정보 전송후 상기 데이터 저장수단에 저장된 데이터를 억세스하여 직렬 데이터로 변환 전송함과 동시에 상기 전송 데이터에 대응하는 CRC리던던시 코드를 발생하는 데이터 전송과정과, 상기 데이터 저장수단에 저장된 데이터를 전송완료시 상기 발생된 CRC 리던던시 코드를 전송하고, 전송을 초기화 하는 과정으로 이루어짐을 특징으로 하는 프레임 데이터 전송 제어 방법.