SU467486A1 - Система передачи данных с решающей св зью - Google Patents

Description

1

Изобретение относитс  к области телеграфной св зи.

Известна система передачи данных с решающей обратной св зью, содержаща  в передающем тракте последовательно соединенные датчик сообщений, кодирующее устройство и, матрицу передачи, а в приемном тракте - кох1опреобразователь , один выход которого подключен одновременно к первым входам узла обнаружени  и регистрирующего узла, и узел управлени .

С целью повышени  помехоустойчивости в предлагаемой системе в передающем тракте выход кодирующего устройства через блок задержки подключен ко входам сумматора по модулю два, выход которого подключен ко второму входу матрицы по модзлю два, а в приемном тракте - второй выход кодопреобразовател  через последовательно соединенные блок задержки и сумматор по модулю два - ко второму входу узла обнаружени  ощибок, выход которого через дешифратор подключен к узлу управлени , а выход последнего подключен ко второму входу регистрирующего узла.

На чертеже приведена блок-схема предлагаемой системы.

Система передачи данных с решающей обратной св зью содержит датчик 1 сообщений, кодирующее устройство 2, матрицу передачи 3,

блок 4 задержки, сумматор 5, пр мой канал 6, кодопреобразователь 7, регистрирующий узел 8, блок 9 задержки, сумматор 10, блок 11 задержки обнаружени  ошибок, дешифратор 12

и узел 13 управлени .

Сообщени  с выхода датчика сообщений поступают на вход кодирующего устройства 2. С его выходов информационна  часть кодовой комбинации поступает на один из входов матрицы передачи 3, а избыточна  часть - на вход блока 4 задержки, емкость которого - t избыточных частей сообщений. Поступление каждой группы избыточных элементов вызывает продвижение информации вдоль блока 4,

при этом с выходов каждой из  чеек информаци  считываетс  и поступает в сумматор 5, где поразр дно суммируютс  все t избыточных групп по модулю, равному основанию примен емого кода. Результат с выхода сумматора 5 поступает в матрицу передачи 3 и  вл етс  избыточной частью соответствующей ему информационной группы.

Таки1М образом избыточна  часть каждого сообщени  образуетс  суммированием по

принципу скольз щего блока избыточных частей t сообщений. С выхода матрицы передачи 3 информационные и соответствующие им избыточные элементы в определенной послелТ ,овательности поступают на вход пр мого канала 6.

С выхода пр мого канала сообщени  поступают в кодопреобразователь 7, который раздел ет прин тую кодовую комбинацию на информационную и избыточную части. С выхода кодопреобразовател  информационные элементы поступают в блок 11 обнаружени  ошибок и в регистрирующий узел 8, где запоминаютс , и через определенное дл  данной системы врем  при неполучении на них знака стирани  выдаютс  получателю. Избыточные элементы аналогично с передающей стороны поступают в блок 9 задержки, суммируютс  поразр дно с избыточными элементами /-1 ранее прин тых сообщений, а результат с выхода сумматора 10 поступает на второй вход блока 11 обнаружени  ошибок.

Импульсы ошибок с выхода блока 11 обнаружени  ошибок поступают на вход дешифратора 12, где в соответствии с их количеством и взаимным группированием формируетс  команда на переснрос или на исправление сообщени . В первом случае в узле 13 }правлени  формируетс  и посылаетс  по обратному каналу 14 сигнал переспроса, а также сигнал стирани  переопрашиваемого сообщени  в регистрирующем узле 8, во втором - только сигнал на исправление сообщени .

Дешифратор 12 работает таким образом, что при таком построении системы различным по характеру искажени м (только в информационной части комбинации, только в избыточной , в информационной и в избыточной част х одновременно, а также различным их комбинаци м в интервале сообщений, счита  от первого искажени ) соответствуют различные по структуре группы импульсов ощибок в одноименных разр дах кодовых комбинаций с выхода блока 11 обнаружени  ошибок, что позвол ет с высокой точностью селектировать и исправл ть ошибки (независимо от их количества ) в избыточных част х комбинаций, в результате чего значительно возрастает способность системы к обнаружению и исправлению ошибок (|по сравнению с обнаруживающей и исправл ющей способностью примен емого кода), а, следовательно, и помехоустойчивость системы в целом.

Собственно обнаружение и исправление ошибок в системе осуществл етс  в два этапа.

Первоначально в результате поразр дного анализа комбинаций в интервале блока длиной t сообщени  исправл ютс  ошибки в избыточных элементах комбинаций, затем с учетом проведенной коррекции исправл ютс  ошибки внутри кодовых комбинаций в соответствии с правилами кодировани .

Выдача информации нолучателю с выхода регистрирующего узла 8 осуществл етс  с задержкой на t-1 сообщений при условии необнаружени  в них ошибки, при этом остаточна  веро тность искажени  прин того сообщени  в системе значительно меньше веро тности необнаруженной ошибки примен емого корректирующего кода. Дл  кодов умеренной длины и веро тности искажени  на элемент 1 остаточна  веро тность искажени  выданного получателю сообщени  определ етс  приближенным выражением

Я р п р ост.исх f H-O.K изб М. i  иф)

где РН.О.К - веро тность необнаружени  ошибки кодом;

Ркзб, Лшф - веро тности искажений соответственно избыточной и информационной частей сообщени , привод щих к необнаруживаемой ошибке;

t - шаг сложени .

Предмет изобретени 

Система передачи данных с решающей обратной св зью, содержаща  в передающем тракте последовательно соединенные датчик сообщений, кодирующее устройство и матрицу передачи, а в приемном тракте - кодопреобразователь , один выход которого подключен одновременно к первым входам узла обнаружени  и регистрирующего узла, и узел управлени , отличающа с  тем, что, с целью повышени  помехоустойчивости, в передающем

тракте выход кодирующего устройства через блок задержки подключен ко входам сумматора по модулю два, выход которого подключен ко второму входу матрицы по модулю два, а в приемном тракте - второй выход кодопреобразовател  через последовательно соединенные блок задержки и сумматор по модулю два - ко второму входу узла обнаружени  ошибок, выход которого через дешифратор подключен к узлу управлени , а выход последнего подключен ко второму входу регистрирующего узла.