SU467353A1 - Декодирующее устройство - Google Patents

Description

В исходном состо нии в реверсивном счетчике 4 записано число /, а все разр ды регистра 5 наход тс  в единичном состо нии. Символы принимаемого сообщени  поступают с информационного выхода приемника 1 на вход формировател  2 рекурентной последовательности и на вход схемы сравнени  3. Формирователь рекурентной последовательности по каждым п прин тым символам формирует (/г+|1)-й символ, который поступает на второй вход схемы сравнени  3 и сравниваетс  с одноименным символом принимаемой последовательности . Если символы совпадают, то на выходе схемы сравнени  3 импульс отсутствует , если же не совпадают, то на выходе схемы сравнени  по вл етс  сигнал ошибки, который поступает в виде импульса на счетчик

4и на вход регистра сдвига 5. Регистр сдвига хранит все ошибки, которые были в течение последних / тактов. Таким образом, при приеме очередного символа на вход регистра сдвига 5 поступает «О (если ошибки не было) или «1 (если ошибка была), а с выхода регистра сдвига 5 на вычитаюш,ий вход счетчика поступает «О или «1, что соответствует отсутствию или наличию ошибки при приеме символа (/+1) тактов тому назад, а в реверсивном счетчике 4 в каждый момент времени оказываетс  записанным число ошибок среди последних / символов, в регистре же сдвига 5 - расположение этих ошибок среди последних / символов. Если искомое сообш,ение содержитс  среди первых / символов и число ошибок в ней не более t, то как только число ошибочных символов в реверсивном счетчике 4 достигает величины t, на выходе 6 по вл етс  сигнал о приеме ожидаемого сообш;ени . Если же среди первых / символов не содержитс  (/-t) безошибочных , устройство работает как бы в «скольз ш,ем режиме, т. е. оно провер ет число ошибок среди каждых / подр д идуш,их символов.

Принцип работы устройства по сним числовым примером. Предположим, что производ щий многочлен имеет вид

h(x)+x + x,.(1)

Сообщение вида 001 на выходе кодирующего устройства преобразуетс  в циклическую последовательность с периодом 7:

1 2 3 4 5 6 7 8 9 10 И 12 13 14 15 16 17 18 ...

00104 1 100101 1 10010...

I1 11

Введем искусственно ошибки в символы «1,

5и 8 и подадим эту искаженную последовательность на вход устройства, которое осуществл ет декодирование сообщени  в соответствии с (1). Тогда на выходе схемы сравнени  3 получим:

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 ... 1001 101001 10000000...

откуда видно, что в начальной части комбинации ошибки имеютс , а в конце ошибок нет (сплошные нули).

Пусть , . Тогда реверсивный счетчик 4 содержит 4 каскада, а регистр сдвига 5 содержит 10 разр дов.

Результаты работы устройства сведены в таблицу.

Из таблицы видно, что устройство выдел ет сигнал синхронизации на 15-м такте (вектор длины 10 с трем  ошибками и семью правильными символами), а прототип выделил бы сигнал синхронизации лишь на 18-м такте (вектор длины 10 с семью правильными символами , идущими подр д).

Предмет изобдетени 

Декодирующее устройство, содержащее приемник , формирователь рекурентной последовательности , схему сравнени  и реверсивный счетчик, причем выход приемника подсоединен ко входу формировател  рекурентной последовательности и к первому входу схемы сравнени , выход формировател  рекурентной последовательности подсоединен ко второму входу схемы сравнени , а выход схемы сравнени  подсоединен к суммирующему входу реверсивного счетчика, отличающеес  тем, что, с целью повышени  помехоустойчивости и скорости передачи, в его состав дополнительно введен регистр сдвига, вход которого подсоединен к выходу схемы сравнени , а выход подсоединен к вычитающему входу реверсивного счетчика.

В;:.од

-i q

5