SU467353A1 - Декодирующее устройство - Google Patents

Декодирующее устройство

Info

Publication number
SU467353A1
SU467353A1 SU1964739A SU1964739A SU467353A1 SU 467353 A1 SU467353 A1 SU 467353A1 SU 1964739 A SU1964739 A SU 1964739A SU 1964739 A SU1964739 A SU 1964739A SU 467353 A1 SU467353 A1 SU 467353A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
errors
comparison circuit
characters
Prior art date
Application number
SU1964739A
Other languages
English (en)
Inventor
Михаил Лейбович Миневич
Original Assignee
Предприятие П/Я А-7672
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7672 filed Critical Предприятие П/Я А-7672
Priority to SU1964739A priority Critical patent/SU467353A1/ru
Application granted granted Critical
Publication of SU467353A1 publication Critical patent/SU467353A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

В исходном состо нии в реверсивном счетчике 4 записано число /, а все разр ды регистра 5 наход тс  в единичном состо нии. Символы принимаемого сообщени  поступают с информационного выхода приемника 1 на вход формировател  2 рекурентной последовательности и на вход схемы сравнени  3. Формирователь рекурентной последовательности по каждым п прин тым символам формирует (/г+|1)-й символ, который поступает на второй вход схемы сравнени  3 и сравниваетс  с одноименным символом принимаемой последовательности . Если символы совпадают, то на выходе схемы сравнени  3 импульс отсутствует , если же не совпадают, то на выходе схемы сравнени  по вл етс  сигнал ошибки, который поступает в виде импульса на счетчик
4и на вход регистра сдвига 5. Регистр сдвига хранит все ошибки, которые были в течение последних / тактов. Таким образом, при приеме очередного символа на вход регистра сдвига 5 поступает «О (если ошибки не было) или «1 (если ошибка была), а с выхода регистра сдвига 5 на вычитаюш,ий вход счетчика поступает «О или «1, что соответствует отсутствию или наличию ошибки при приеме символа (/+1) тактов тому назад, а в реверсивном счетчике 4 в каждый момент времени оказываетс  записанным число ошибок среди последних / символов, в регистре же сдвига 5 - расположение этих ошибок среди последних / символов. Если искомое сообш,ение содержитс  среди первых / символов и число ошибок в ней не более t, то как только число ошибочных символов в реверсивном счетчике 4 достигает величины t, на выходе 6 по вл етс  сигнал о приеме ожидаемого сообш;ени . Если же среди первых / символов не содержитс  (/-t) безошибочных , устройство работает как бы в «скольз ш,ем режиме, т. е. оно провер ет число ошибок среди каждых / подр д идуш,их символов.
Принцип работы устройства по сним числовым примером. Предположим, что производ щий многочлен имеет вид
h(x)+x + x,.(1)
Сообщение вида 001 на выходе кодирующего устройства преобразуетс  в циклическую последовательность с периодом 7:
1 2 3 4 5 6 7 8 9 10 И 12 13 14 15 16 17 18 ...
00104 1 100101 1 10010...
I1 11
Введем искусственно ошибки в символы «1,
5и 8 и подадим эту искаженную последовательность на вход устройства, которое осуществл ет декодирование сообщени  в соответствии с (1). Тогда на выходе схемы сравнени  3 получим:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 ... 1001 101001 10000000...
откуда видно, что в начальной части комбинации ошибки имеютс , а в конце ошибок нет (сплошные нули).
Пусть , . Тогда реверсивный счетчик 4 содержит 4 каскада, а регистр сдвига 5 содержит 10 разр дов.
Результаты работы устройства сведены в таблицу.
Из таблицы видно, что устройство выдел ет сигнал синхронизации на 15-м такте (вектор длины 10 с трем  ошибками и семью правильными символами), а прототип выделил бы сигнал синхронизации лишь на 18-м такте (вектор длины 10 с семью правильными символами , идущими подр д).
Предмет изобдетени 
Декодирующее устройство, содержащее приемник , формирователь рекурентной последовательности , схему сравнени  и реверсивный счетчик, причем выход приемника подсоединен ко входу формировател  рекурентной последовательности и к первому входу схемы сравнени , выход формировател  рекурентной последовательности подсоединен ко второму входу схемы сравнени , а выход схемы сравнени  подсоединен к суммирующему входу реверсивного счетчика, отличающеес  тем, что, с целью повышени  помехоустойчивости и скорости передачи, в его состав дополнительно введен регистр сдвига, вход которого подсоединен к выходу схемы сравнени , а выход подсоединен к вычитающему входу реверсивного счетчика.
В;:.од
-i q
5
SU1964739A 1973-10-08 1973-10-08 Декодирующее устройство SU467353A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1964739A SU467353A1 (ru) 1973-10-08 1973-10-08 Декодирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1964739A SU467353A1 (ru) 1973-10-08 1973-10-08 Декодирующее устройство

Publications (1)

Publication Number Publication Date
SU467353A1 true SU467353A1 (ru) 1975-04-15

Family

ID=20566127

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1964739A SU467353A1 (ru) 1973-10-08 1973-10-08 Декодирующее устройство

Country Status (1)

Country Link
SU (1) SU467353A1 (ru)

Similar Documents

Publication Publication Date Title
SU467353A1 (ru) Декодирующее устройство
US4001779A (en) Digital error correcting decoder
SU892714A1 (ru) Устройство дл декодировани двоичных кодов хемминга
SU849521A1 (ru) Устройство дл цикловой синхронизации
SU523532A1 (ru) Устройство дл формировани кода морзе
SU378833A1 (ru) Устройство для ввода информации
SU1229970A1 (ru) Устройство дл определени достоверности передачи бинарной информации
JPS642306B2 (ru)
SU1510014A1 (ru) Устройство дл коррекции ошибок в блоках пам ти с последовательным доступом
SU785993A1 (ru) Декодирующее устройство
SU1485224A1 (ru) Устройство для ввода информации
SU944143A2 (ru) Устройство дл передачи телеграмм
SU418880A1 (ru)
SU1591196A1 (ru) Устройство для кодирования и декодирования с обнаружением ошибок в сообщениях переменной длины
SU1545330A1 (ru) Устройство дл контрол Р-кодов Фибоначчи
SU1051709A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации
SU1080132A1 (ru) Устройство дл ввода информации
SU613515A2 (ru) Устройство дл декодировани циклических кодов
SU409385A1 (ru)
SU1736007A2 (ru) Устройство дл мажоритарного декодировани двоичных кодов
SU369705A1 (ru) Биелиотека
SU448592A1 (ru) Устройство дл генерировани кода посто нного веса
SU374588A1 (ru) Описание изобретения
SU636601A1 (ru) Устройство дл ввода информации