SU1736007A2 - Устройство дл мажоритарного декодировани двоичных кодов - Google Patents

Устройство дл мажоритарного декодировани двоичных кодов Download PDF

Info

Publication number
SU1736007A2
SU1736007A2 SU894767099A SU4767099A SU1736007A2 SU 1736007 A2 SU1736007 A2 SU 1736007A2 SU 894767099 A SU894767099 A SU 894767099A SU 4767099 A SU4767099 A SU 4767099A SU 1736007 A2 SU1736007 A2 SU 1736007A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
errors
information
repetition
Prior art date
Application number
SU894767099A
Other languages
English (en)
Inventor
Геннадий Анатольевич Величко
Дмитрий Владимирович Фатхи
Original Assignee
Ростовское Высшее Военное Командное Инженерное Училище Ракетных Войск
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командное Инженерное Училище Ракетных Войск filed Critical Ростовское Высшее Военное Командное Инженерное Училище Ракетных Войск
Priority to SU894767099A priority Critical patent/SU1736007A2/ru
Application granted granted Critical
Publication of SU1736007A2 publication Critical patent/SU1736007A2/ru

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

Изобретение дл  мажоритарного декодировани  двоичных кодов относитс  к технике св зи и может быть использовано в аппаратуре передачи данных при разработке устройств, обеспечивающих помехоустойчивый прием многократно повтор емой информации . Целью изобретени   вл етс  повышение быстродействи  устройства. Сущность изобретени : предварительный анализ повторов информации на наличие ошибок с последующей, в р де случаев досрочной, ее выдачей потребителю . Устройство содержит информационный и вспомогательный регистры 1 и 2, ключ 3, сумматор 4, вентиль 5, элементы ИЛИ 6, 12, декодер 7, элементы И 8, 10, 11,триггеры 9, 1, счетчик 13. 1 ил.

Description

N3
Изобретение относитс  к технике св зи, может быть использовано в аппаратуре передачи данных при разработке устройств, обеспечивающих помехоустойчивый прием многократно повтор емой информации, и  вл етс  усовершенствованием устройства дл  мажоритарного декодировани  двоичных кодов по авт.св. № 62111.
Однако известное устройство обладает недостаточным быстродействием.
Целью изобретени   вл етс  повышение быстродействи  устройства.
Поставленна  цель достигаетс  тем что в устройство дл  мажоритарного декодировани  двоичных кодов введены счетчик, триггеры, декодер, элементы И и второй элемент ИЛИ, вхо декодера подключен к информационному входу устройства, первый и второй выходы декодера соединены соответственно с пр мым входом первого элемента И и первым входом второго элемента И, выход первого элемента И соединен с S-входом первого триггера, пр мой и инверсный выходы которого соединены соответственно с вторым входом второго элемента И и первым входом третьего элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, выходы второго и третьего элементов соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого  вл етс  первым выходом устройства , первый выход счетчика соединен с S-входом второго триггера, пр мой выход которого соединен с вторым входом вентил , второй выход счетчика соединен с R-входами триггеров и счетчика, инверсным входом первого элемента И и  вл етс  вторым выходом устройства, С-входы триггеров и тактирующий вход счетчика  вл ютс  синхронизирующим входом устройства .
На чертеже изображена функциональна  электрическа  схема предлагаемого устройства.
Устройство содержит информационный 1 и вспомогательный 2 регистры ключ 3, сумматор k, вентиль 5, элемент ИЛИ 6, декодер 7, элементы И 8, триггеры 9, элементы И 10 и 11, элемент ИЛИ 12,счетчик 13 и генератор тактовых импульсов (не показан). Ключ 3 и вентиль 5 могут быть реализованы на элементах И.
173600
5
0
5
Устройство работает следующим образом.
Перед приемом информации вс  пам ть устройства переводитс  в нулевое состо ние посредством использовани  входов установки нулей 1 и 2 регистров , декодера 7, счетчика 13, триггеров 9 и И. Информаци , закодированна  циклическим кодом трех последовательных повторов п-элемент- ной комбинации, поступает на вход устройства: на сумматор k, осуществл ющий запись первого повтора информации , в информационный регистр 1, на закрытый -ключ 3 и на декодер 7.
В декодере 7, построенном по аналогии на основе буферного регистра и схемы делени  прин того слова на порождающий полином кода, осуществл етс  проверка комбинации на соответствие циклическому коду.
В случае, когда первый повтор информации окажетс  неискаженным, на первом выходе декодера 7 по витс  сигнал единицы, перевод щий триггер 9 через подготовленный элемент И 8 в единичное состо ние. Это позвол ет триггеру 9 сн ть сигнал подготовки с элемента И 11 и подать его на элемент И 10, обеспечива  тем самым вывод информации на выход устройства из декодера 7 через элемент И 10 и выходной элемент ИЛИ 12. Выдача информации потребителю в этом случае будет осуществл тьс  с началом приема повтора.
Второй повтор информации, поступа  на вход устройства, помимо декодера - 7 подаетс  на сумматор 4 и ключ 3. На сумматоре происходит сложение по модулю два первого и второго повторов . Результат этой суммы записываетс  в информационный регистр 1. При этом первый повтор информации, записанный в данный регистр, поступает на ключ 3, осуществл ющий логическое перемножение первого и второго повторов информации. Результат логического перемножени  записываетс  в регистр 2.
С приходом второго повтора в декодер 7 последний начинает анализ отсутстви  ошибки во втором повторе. При необнаружении ошибок вывод ин- 5 формации на выход устройства будет произведен также из декодера 7 по описанному выше алгоритму, но уже с началом приема третьего повтора.
0
5
0
5
0
Это позвол ет в случае искажени  од- - поименных позиций первого и третьего повторов исключить выдачу получателю заведомо ложной информации.
С отсчетом 2п-го такта работы генератора тактовых импульсов (ГТИ) счетчик 13, рассчитанный на отсчет Зп тактов,формирует на первом выходе сигнал единицы,перевод щий триггер k в единичное состо ние. Этим сигналом осуществл етс  подготовка вентил  5 к прохождению информации через элемент ИЛИ 6 во врем  третьей серии n-тактов работы устройства.
Во врем  приема третьего повтора информации на входы ключа 3 поступают результаты логического сложени  по модулю два первого и второго повторов с выхода регистра 1 и третий повтор информации. Результат логического перемножени  через подготовленный вентиль 5 поступает на элемент ИЛИ 6, на другой вход которого подаетс  содержимое вспомогательного регистра 2. Если искажени  имели место как в первом, так и во втором повторах, то информаци , представл юща  собой результат мажоритарной обработки, будет выдана потребителю посредством элемента ИЛИ 6, подготовленного элемента И 11 и выходного элемента ИЛИ 12.
При отсчете счетчиком 13 n-го такта работы ГТИ на его втором выходе будет сформирован сигнал единицы.По данному сигналу вс  пам ть устройства , кроме пам ти декодера 7, переводитс  в исходное (нулевое) состо ние по цеп м установки нул . Декодер 7 переводитс  в исходное состо ние самосто тельно после каждых п тактов работы ГТИ. При этом переводу триггера 9 в нулевое состо ние, когда третий повтор информации окажетс  не10
15
20
30
35
40
работы известного устройства латаемого устройства соответс до выдачи результата потребит t,,tЈ- максимальное врем  де вани  первого и второго устро ответственно; fit - врем , зат мое каждым устройством на оди ( n-тактов) работы.
Рассматрива  первое устрой видно, что независимо от нали бок в повторах, потребитель п информацию после трех циклов тов) работы -устройства , т.е. Зп, t, &t . 3n.
Во втором устройстве при о вии ошибок в первом повторе, висимо от наличи  ошибок в др повторах, потребитель получит мацию после двух циклов рабо Если первый повтор окажетс  и женным, то выдача информации дет после трех циклов работы,
25
2п
+ i, t2 fit (2n+
где

Claims (1)

  1. - коэффициент, принима значение п или 0 в з мости от соответстве наличи  или отсутств бок в первом повторе Из приведенных выражений в что в предлагаемом устройстве симальное врем  декодировани  наличии ошибок в первом повто ( ) совпадает со временем д ровани  первого устройства, а отсутствии ошибок в первом по ( ) - в 1,5 раза меньше, че первом устройстве. Формула изобрет
    Устройство дл  мажоритарно кодировани  двоичных кодов по
    искаженным (с начала приема и обработ- 45 св. №621117, отличают.
    ки информации это будет Зп-й такт ГТИ и декодер 7 по первому выходу выдаст единицу), будет способствовать элемент И 8.
    Таким образом, в предлагаемом устройстве на основе предварительного анализа ошибок в повторах, в р де случаев производитс  досрочна  выдача информации потребителю.
    Быстродействие устройства можно оценить следующим образом.
    Дл  этой цели введены обозначени  ЯоЧд максимальное число тактов
    50
    55
    с   тем, что, с целью повыше быстродействи  устройства, в введены счетчик, триггеры, д элементы И и второй элемент И вход декодер подключен к инф ному входу устройства, первый рой выходы декодера соединены ветственно с пр мым входом пер элемента И и первым входом вт элемента И, выход первого эле соединен с S-зходом первого т пр мой и инверсный выходы кот . соединены соответственно с вт
    -
    736007
    10
    15
    20
    работы известного устройства и пред- латаемого устройства соответственно до выдачи результата потребителю; t,,tЈ- максимальное врем  декодировани  первого и второго устройств со- , ответственно; fit - врем , затрачиваемое каждым устройством на один цикл (n-тактов) работы.
    Рассматрива  первое устройство, видно, что независимо от наличи  ошибок в повторах, потребитель получит информацию после трех циклов (Зп-так- тов) работы -устройства , т.е. q Зп, t, &t . 3n.
    Во втором устройстве при отсутствии ошибок в первом повторе, независимо от наличи  ошибок в других повторах, потребитель получит информацию после двух циклов работы. Если первый повтор окажетс  искаженным , то выдача информации произойдет после трех циклов работы, т.е.
    25
    2п
    + i, t2 fit (2n+i),
    где
    - коэффициент, принимающий значение п или 0 в зависимости от соответственного наличи  или отсутстви  ошибок в первом повторе. Из приведенных выражений видно, что в предлагаемом устройстве максимальное врем  декодировани  при наличии ошибок в первом повторе () совпадает со временем декодировани  первого устройства, а при отсутствии ошибок в первом повторе () - в 1,5 раза меньше, чем в первом устройстве. Формула изобретени 
    Устройство дл  мажоритарного декодировани  двоичных кодов по авт.
    св. №621117, отличают.
    е е 0
    5
    с   тем, что, с целью повышени  быстродействи  устройства, в него введены счетчик, триггеры, декодер, элементы И и второй элемент ИЛИ, вход декодер подключен к информацион:- ному входу устройства, первый и второй выходы декодера соединены соответственно с пр мым входом первого элемента И и первым входом второго элемента И, выход первого элемента И I соединен с S-зходом первого триггера/ пр мой и инверсный выходы которого .соединены соответственно с вторым
    входом второго элемента И и первым входом третьего элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, выходы второго и третьего элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого  вл етс  первым выходом устройства , первый выход счетчика соединен
    17360078
    с S-входом второго триггера, пр мой выход которого соединен с вторым вхо,- дом вентил , второй выход счетчика соединен с R-входами триггеров и счетчика , инверсным входом первого элемента И и  вл етс  вторым выходом устройства , С-входы триггеров и тактирующий вход счетчика  вл етс  синхро- JQ низирующим входом .устройства,.
SU894767099A 1989-12-06 1989-12-06 Устройство дл мажоритарного декодировани двоичных кодов SU1736007A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894767099A SU1736007A2 (ru) 1989-12-06 1989-12-06 Устройство дл мажоритарного декодировани двоичных кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894767099A SU1736007A2 (ru) 1989-12-06 1989-12-06 Устройство дл мажоритарного декодировани двоичных кодов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU621117 Addition

Publications (1)

Publication Number Publication Date
SU1736007A2 true SU1736007A2 (ru) 1992-05-23

Family

ID=21483632

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894767099A SU1736007A2 (ru) 1989-12-06 1989-12-06 Устройство дл мажоритарного декодировани двоичных кодов

Country Status (1)

Country Link
SU (1) SU1736007A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 621117, кл. Н 03 М 13/00, 1978. I ( УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ ДВОИЧНЫХ КОДОВ *

Similar Documents

Publication Publication Date Title
US3946379A (en) Serial to parallel converter for data transmission
KR930022763A (ko) 채널 코드 디코더와 디코딩 방법
WO1990013122A1 (en) Multi-purpose circuit for decoding binary information
SU1736007A2 (ru) Устройство дл мажоритарного декодировани двоичных кодов
US3699516A (en) Forward-acting error control system
RU1785084C (ru) Устройство кодировани блоков информации
SU1083387A1 (ru) Декодер циклического кода с исправлением ошибок и стираний
SU1051709A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU1417193A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1403380A2 (ru) Декодирующее устройство
SU1662012A1 (ru) Устройство дл обнаружени ошибок в несистематическом сверточном коде
SU1190524A1 (ru) Устройство дл декодировани корректирующих циклических кодов
SU1320875A1 (ru) Декодер сверточного кода (его варианты)
RU2023309C1 (ru) Устройство для приема команд телеуправления
SU467353A1 (ru) Декодирующее устройство
RU2206120C1 (ru) Устройство защиты информации
SU1619407A1 (ru) Преобразователь параллельного кода в последовательный
SU1140145A1 (ru) Устройство дл приема информации
RU1785083C (ru) Декодирующее устройство
SU1249708A1 (ru) Устройство мажоритарного декодировани
SU1229970A1 (ru) Устройство дл определени достоверности передачи бинарной информации
RU1839280C (ru) Устройство дл обработки Т-кодов
SU1243100A1 (ru) Устройство дл обнаружени и исправлени ошибок
SU1349009A1 (ru) Декодирующее устройство
SU1269272A1 (ru) Устройство дл декодировани двоичного линейного кода