SU1228296A2 - Устройство дл приема самосинхронизирующейс дискретной информации - Google Patents
Устройство дл приема самосинхронизирующейс дискретной информации Download PDFInfo
- Publication number
- SU1228296A2 SU1228296A2 SU843792922A SU3792922A SU1228296A2 SU 1228296 A2 SU1228296 A2 SU 1228296A2 SU 843792922 A SU843792922 A SU 843792922A SU 3792922 A SU3792922 A SU 3792922A SU 1228296 A2 SU1228296 A2 SU 1228296A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- outputs
- sequence
- block
- input
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к средствам св зи и м.б. использовано в каналах св зи в составе аппаратуры передачи данных. По отношению к осн.авт.св. № 836814 повышаетс помехоустойчивость. Устройство содержит блок обработки сигнала 1, приёмник 2, накопитель 3, регистр сдвига 4, блок коммутации 5, селектор синхросигнала 6, элемент пам ти 7, декодер В, блок считывани (БС) с « ISJ
Description
9,накопитель синхроннформации (НС)
10,блок пам ти (БП) 11, элемент задержки 12 и элемент запрета 13 Дп представленных вариантов структурных искажений передаваемой кодовой комбинации достаточно двух приемов , чтобы полностью восстановить синхроструктуру самосинхронизирующейс последовательности. Одновременно с восстановлением в БП 11 происходит накопление элементой двоичной последовательности, соответствующих значащим моментам, прин Изобретение относитс к средствам св зи и может быть использовано в каналах св зи в составе аппаратуры передачи данных и вл етс усовершенствованием изобретени по авт.св. № 836814.
Цель изобретени - повышение помехоустойчивости.
На фиг.1 изображена структурна электрическа схема предлагаемого устройства{ на фиг,2 - временные диаграммы, по сн ющие работу устройства , на фиг.З - блок обработки сигнала , пример выполнени , на фиг.4 - приемник, пример выполнени .
Устройство дл приема самоеин- хронизир:лощейс дискретной информации содержит блок 1 обработки сигнала , приемник 2, накопитель 3,регистр 4 сдвига, блок 5 коммутации,, селектор 6 синхросигнала, элемент 7 пам ти, декодер 8, блок 9 считывани накопитель 10 синхроинформации, блок 11 пам ти, элемент 12 задержки,элемент 13 запрета.
. Устройство работает следующим образом.
На вход устройства поступает са- мосинхронизирующа с импульсна троична последовательность (z Л (фиг.2б), сформированна на чике из двоичной последовательности
: X „ - Y,
{AjJ (фиг.2а) по закону; K-a VK-i VK-i; х„--у„.о, где к соответствует пор дковому номеру значащего момента (ЗМ) передаваемого сигнала. Дп определенности считают, что информаци пе28296
TbW без искажений. После переприема в НС 10 полностью восстанавливаетс синхроструктура сигнала. На выходе НС 10 по вл етс единичный уровень и на управл ющий вход блока коммутации 5 поступает сигнал разрешени прохождени информации с выходов БП 11 на вход декодера 8, где информаци преобра.зуетс в знак сообщени и вьщаетс потребителю. Цель достигаетс введением БС 9,НС 10, БП.11, элемента задержки 12 и элемента запрета 13. 4 ил.
i
0
3
0
5
редаетс бейтами. В этом случае количество ЗМ, приход щеес на один зрак, равно h 8 (фиг.2в).
Е усть в результате первой передачи кодовой комбинации (фиг.2г) оказались искаженными 2-й и 5-й единичные элементы (на фиг.2г заштрихованы ) .
В приемнике 2 происходит вьзделе- ние ЗМ (фронтов) приход щего сигнала и формирование по каждойу выделенному ЗМ пр моугольного импульса заданной длительности (фиг.2д). В результате действи помех в канале св зи в приемнике 2 нар ду с правильно вьщеленными ЗМ происходит выделение ЗМ искаженных единичных элементов , что приводит к по влению ложных ЗМ и подавлению истинных ЗМ. На фиг. 2д правильно прин тые ЗМ обозначены сплошными пр моугольни- (1, 3, 4, 6, 7, 8) ложные ЗМ контурными (1, 2, 4, 5), а подавленные ЗМ - перечеркнуты (2, 5).
Импульсна последовательность с выхода приемника 2 поступает на вход накопител 3. При одновременном по влении на выходах накопител 3 единичных ш- пульсов, число которых превьштет логический порог К. происходит срабатывание селектора 6 синхросигнала, на выходе которого формируетс единичный импульс,посту- пающ1-1Й на управл ющий вход блока У считывани , осуществл ющего через элементы И блока 9 считывание рабочих импульсов с выхода накопител 3 и передачу их на входы накопител 10
I
синхроинформации и управл ющие вход блока 11 пам ти.
В рассматриваемом случае число неискаженных единичных элементов (фиг.2г) и соответствующее им количество ЗМ (фиг-. 2д) равно шести, а именно 1, 3, 4, 6, 7, 8 на фиг. 2д
Если в селекторе 6 синхросигнала установить логический порог К 5, то все шесть указанных ЗМ (1, 3, 4, 6, 7, 8 на фиг. 2д), соответствующие неискаженным единичным элементам принимаемой кодовой комбинации (фиг.2г), через блок 9 считывани переписываютс в соответствующие D -триггеры накопител 10 синхроинформации и перевод т их в единичное состо ние (шесть триггеров из восьми). Поскольку в результате первого приема в единичное состо ни перевод тс не все D -триггеры накопител 10 синхроинформации, а только шесть из восьми, на выходе накопител 10 синхроинформации присутствует нулевой потенциал, запрещающий прохождение информации с выхода блока 11 пам ти через блок 5 коммутации и разрешающий прохождение через -элемент 13 запрета единичного импульса с выхода элемента 12 задержки, сформированного селектром 6 синхросигнала (при его срабатывании ). На выходе элемента 13 запрета по вл етс сигнал, который вл етс сигналом переспроса.
Таким образом, в результате первого приема в накопителе 10 синхроинформации частично восстановлена синхроструктура принимаемого сигнала (структура последовательности ЗМ приведенна на фиг. 2в), т.е. восстановлены шесть ЗМ (1, 3, 4, 6, 7 8) из восьми. Последовательность ложных ЗМ (1, 2, 4, 5 на фиг. 2д) отфильтрована накопителем 3, так ка интервально-временна структура последовательности ложных ЗМ отлична от той структуры, на которую настроена структура выходов накопител 3 (фиг. 2в).
.В то же врем блок 1 обработки сигналов вьщел ет в принимаемой троичной последовательности (фиг.2г положительные и отрицательные посылки . При этом на S -вход RS-триггера элемента 7 пам ти поступают управл ющие сигналы, соответствующие положительным посылкам троичной последовательности, а на R -вход
28296
RS-триггера - сигналы, соответствующие отрицательным посылкам троичной последовательности. В результате по каждому положительному им- 5 пульсу троичной последовательности на выходе элемента 7 пам ти формируетс единичный уровень двоичной последовательности, а по каждому отрицательному импульсу - нулевой
10 уровень (фиг. 2ж). Таким образом,
блок 1 обработки сигналов в совокупности с элементом 7 пам ти осуществл ет преобразование поступающей из канала св зи троичной последователь}5 ности в двоичную (фиг. 2ж), котора записываетс в регистр 4 сдвига (тактовые цепи не показаны).
Двоична последовательность, записанна в регистре 4 сдвига,посту20 пает поэлементно (по отдельным цеп м ) на информационные входы блока 11 пам ти и переписываетс в блок 11 пам ти по сигналам с входа блока 9 считывани при срабатывании
25 селектора 6 синхросигнала. При этом
в блок 11 пам ти из регистра 4 сдви- га переписываютс только те символы
двоичной последовательности (фиг.2ж), , которые соответствуют правильно
2JJ прин тьм элементам ЗМ (фиг.2е). Элементы двоичной последовательности которые записываютс в блок 11 пам ти при этом приеме на фиг. 2ж указаны стрелками 1, 3, 4, 6, 7, 8, т.е. шести правильно прин тым ЗМ соответствуют шесть элементов двоичной последовательности, накопленные (записанные) в блоке 11 пам ти.
Поскольку при первом приеме в ре- .зультате искажени кодовой комбинации синхроструктура (последовательность ЗМ) принимаемого троичного сигнала восстановлена частично, а именно прин ты только шесть ЗМ из ;осьми, то блок 5 коммутации не пропускает двоичную информацию с выхода блока 11 пам ти на выход устройства . В этом случае, как уже было сказано, на выходе элемента 13 запрета формируетс сигнал переспроса той же самой кодовой комбинации .
Таким образом, в результате первого приема искаженной кодовой ком- бинации происходит частичное восстановление синхроструктуры самосинхронизирующейс последовательности (последовательности ЗМ) и накопле5
0
5
ние правильно прин тых символов принимаемой кодовой комбинации.
При повторной передаче той же самой кодовой комбинации структура искажени в общем случае может быть отлична от-структуры искажени кодовой комбинации при первой передаче , например как показано на фиг. 2э поражен только шестой элемент троичной последовательности,. а все ос- тальные не искажены.
Прием троичной последовательности , приведенной на фиг. 2з, происходит аналогично как и при первом приеме. На фиг. 2и приведена после- довательность сигналов нормированной длительности на выходе приемника 2, На фиг,, 2к приведены правильно прин тые сигналы нормированной длительности . На фиг. 2л приведена двоич- на последовательность на выходе элемента 7 пам ти,и записанна в регистр А сдвига, стрелками-отмечены те символы двоичной последовательности , которые были считаны с выходов регистра сдвига 4 в соответствующие D-триггеры блока 11 пам ти при срабатывании селектора 6 синхросигнала
При первом приеме кодовой комбинации , как уже отмечалось, в накопи- тель 10 синхроинформации записаны 1, 3, 4, 6, 7, 8 значащие моменты, а соответствующие им элементы двоичной последовательности записаны в блок 11 пам ти. При повторном приеме той же самой кодовой комбинации в накопитель 10 синхроинформации
записаны 1, 2, 3, 4, 5, 7, 8 значащие моменты, а соответствующие им
элементы двоичной последовательности записаны в блок 11 пам ти. Таким образом , дл рассматриваемых вариантов структурных искажений передаваемой кодовой комбинации (фиг,2г, фиг. 2з) оказываетс достаточным двух приемов дл того, чтобы пол- носТью восстановить синхроструктуру самосинхронизирующейс последовательности (фиг. 26). На самом деле,- 2-й и 5-й значащие моменты, подавленные при первой передаче (фиг. 2д),,прк повторой передаче прин ты без искажений (фиг. 2и), а 6-й значащий момент , подавленный помехами при повторной передаче (фиг. 2и), прин т без искажений после первой передачи (фиг. 2д) и запомнен соответствующим D -триггером накопител 10 син хроинформации.
5 O
5 0 5
Q
5
5
Одновреме Нно с восстановлением синхроструктуры пpини ae югo сигнала (последовательности ЗМ на фиг. 2в) в блоке 11 пам ти происходит накопление элементов двоичной последова- , тельности, соответствующих значащим моментам, прин тым без искажений. Так в результате первого приема в блок 11 пам ти записаны 1, 3, 4, 6, 7, 8 двоичные элементы (фиг. 2ж), а в результате переприема дополнительно записаны 2, 5 элементы.
После переприема в накопителе 10 синхроинформации полностью восстановлена синхроструктура сигнала,т.е. все J) -триггеры накопител 10 синхроинформации наход тс в единичном: состо нии, на выходе накопител 10 синхроинформации по вл етс единичный уровень и на управл ющий вход блока 5 коммутации поступает сигнал разрешени прохождени информации с выходов блока 11 пам ти на вход декодера 8, где информаци преобразуетс в знак сообщени и выдаетс потребителю. Сигнал переспроса в этом случае не формируетс ,так как единичный уровень с выхода накопител 10 синхроинформации блокирует по запрещающему входу элемент 13 запрета.
После считывани информации с выходов блока 1 1 пам ти TJ -триггеры накопител 10 синхроинформации устанавливаютс в исходное (нулевое) состо ние (цепи установки триггеров в нулевое состо ние не приведены).
На фиг. 2м приведены эпюры напр жений двоичного сигнала, записанного в блоке 11 пам ти. Единичные элементы последовательности, пораженные в каналы при первом и втором приемах и восстановленные в результате накоплени , на фиг. 2м заштрихованы: .
Claims (1)
- Формула изобретениУстройство дл приема самосинхронизирующейс дискретной информации по авт.св. 836814, отличающеес , тем, что, с целью повышени помехоустойчивости, введены блок считывани , накопитель синхроинформации , блок пам ти, элемент задержки и элемент запрета, причем выход селектора синхросигнала подключен к управл ющему входу блока71коммутации через последовательно сое диненные блок считывани и накопитель синхроинформации, выходы регистра сдвига соединены с соответствующими входами блока коммутации через блок пам ти, соединенный с выходами блока считывани , выходы ко2282968торого соединены с соответствующими выходами накопител , выход селектора синхросигнала через элемент задержки соединен с одним входом эле- , мента запрета, другой вход которого соединен с выходом накопител синхроинформации.bl/0f f)fo)Iifon(-}фиг.ЗПриемникF1Одно6ибра/77ОрСоставитель И. Лазарева Редактор Н. Киштулинец Техред Н.Бонкало Корректор А. ОбручарЗаказ 2298/59Тираж 624 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035,.Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843792922A SU1228296A2 (ru) | 1984-09-24 | 1984-09-24 | Устройство дл приема самосинхронизирующейс дискретной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843792922A SU1228296A2 (ru) | 1984-09-24 | 1984-09-24 | Устройство дл приема самосинхронизирующейс дискретной информации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU836814 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1228296A2 true SU1228296A2 (ru) | 1986-04-30 |
Family
ID=21139334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843792922A SU1228296A2 (ru) | 1984-09-24 | 1984-09-24 | Устройство дл приема самосинхронизирующейс дискретной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1228296A2 (ru) |
-
1984
- 1984-09-24 SU SU843792922A patent/SU1228296A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 836814, кл. Н 04 L 17/16, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3784743A (en) | Parallel data scrambler | |
US3863025A (en) | Data transmission method | |
EP0159720B1 (en) | Bidirectional digital signal communication system | |
US3777062A (en) | Transmission system for a time-divisional multiplex psk signal | |
SU1228296A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации | |
US3159812A (en) | Frame synchronization of pulse transmission systems | |
EP0409168B1 (en) | Elastic store memory circuit | |
US2757237A (en) | Synchronizing circuit | |
US3087996A (en) | Hisashi kaneko | |
SU1140145A1 (ru) | Устройство дл приема информации | |
SU1080252A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации | |
SU788423A1 (ru) | Стартстопное приемное устройство | |
KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
SU427466A1 (ru) | Декодирующий накопитель | |
SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
SU454702A1 (ru) | Устройство дл асинхронного сопр жени в синхронном канале св зи | |
US4374305A (en) | Arrangement for regenerating start-stop signals and dial pulses | |
JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
US3627945A (en) | Transmission of asynchronous telegraphic signals | |
SU1141417A1 (ru) | Устройство дл сопр жени периферийных устройств с каналом св зи | |
SU1411759A1 (ru) | Устройство дл сопр жени между абонентами | |
SU436450A1 (ru) | СПОСОБ АСИНХРОННОГО ВВОДА ДВОИЧНЫХ СИГНАЛОВ В СИНХРОННЫЙ КАНАЛ СВЯЗИВПТБ.•--fjnn fiic'rir?»:"'^'?!^ ^т;\ а''Ш;*^.; ^^м | |
SU1478366A1 (ru) | Устройство передачи информации псевдослучайными сигналами | |
SU1392625A1 (ru) | Устройство дл передачи информации псевдослучайными сигналами | |
SU1601768A1 (ru) | Адаптивный приемник относительного биимпульсного сигнала |