SU1354232A1 - Устройство дл приема последовательного кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  во входных цеп х систем сбора и обработки информации. Цель изобретени  - расширение области применени  устройства за счет приема различных видов последовательного кода. Устройство содержит первый, второй и третий регистры, первый, второй, третий элементы ИЛИ, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь управл юпщх сигналов , формирователь импульсов,счетчик , дешифратор, первый и второй триггеры, управл емый делитель, переключатель вида кода и формирователь сигнала конца приема. Формирователь управл ющих сигналов содержит первый и второй мультиплексоры, первый и второй триггеры, элемент ИЛИ, элемент НЕ и элемент И-НЕ. Переключатель вида кода содержит первой и второй элементы НЕ, первый и второй элементы И-НЕ и мультиплексор. Формирователь сигнала конца приема содержит триггер , элемент ИЛИ, первый, второй и третий элементы И и счетчик. Устройство дл  приема последовательного кода обеспечивает возможность приема кодированной информации. Кодировка может быть либо парофазной, либо в виде импульсов информации синхронизации . Форма сигналов может быть пр мой или инверсной. Разр дность .поступающей информации не должна превышать разр дности первого регистра. Информаци  может поступать либо старшими, либо младшими разр дами вперед.Устройство также обеспечивает надежную запись информации в первый регистр и большие возможйости в прин тии решени  о достоверности прин той информации,.так как внешн   ЭВМ может считывать код-формата прин той информации.1 з.п. ф-лы, 4 ил. (Л

Description

11

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  во входных цеп х систем сбора и обработки информации.

Цель изобретени  - расширение области применени  устройства за счет приема различных видов последовательного кода.

На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - функциональна  схема формировател  управл ющих сигналов; на фиг, 3 - функциональна  схема переключател  вида кода; на фиг, 4 - функциональна  схема формировател  сигнала конца приема.

Устройство содержит первый 1, второй 2 и третий 3 регистры, первый, второй, третий элементы ИЛИ 4-6 соответственно , элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, формирователь 9 управл го- DiHX сигналов, формирователь 10 импульсов , счетчик 11, дешифратор 12, первый 13 и второй 14 триггеры, управл емый делитель 15, переключатель 16 вида кода и формирователь 17 сигнала конца приема, первый 18, второй 19 и третий 20 управл юпдие входы, группа 21 управл ющих входов, первый 22 и второй 23 информационные входы, управл ющий выход 24, группу 25 упра л ющих выходов и информационные выходы 26.

Формирователь 9 управл ющих сиг

налов содержит первый 27 и второй 28 мультиплексоры, первый 29 и второй 3 триггеры, элемент ИЛИ 31, элемент НЕ 32 и элемент И-НЕ 33 о

Переключатель 16 вида кода содержит первый 43 и вт орой 35 элементы HEj, первый 36 и второй 37 элементы И-НЕ, мультиплексор 37,

Формирователь 17 сигнала конца приема кода содержит триггер 39,элемент ИЛИ 40, первый, второй и третий элементы И 41-43 соответственно,счетчик 44.

1

Устройство работает следующим образом .

В исходное состо ние все элементы пам ти привод тс  сигналом обнулени , поступающим на первый управл ющий вход 18 устройства На первый 22 и второй 23 информационный входы устройства может поступать последовтельна  информаци  по форме представлени , удовлетвор юща  следующи требовани м. Кодировка может быть

0

5

0

либо парофазной, либо в виде импульсов информации и синхронизации. Форма сигналов может быть либо пр мой, либо инверсной. Разр дность поступающей информации не должна превышать разр дности регистра 1 сдвига. Информаци  может поступать либо старшими, либо младшими разр дами вперед. Частота следовани  должна быть кратной частоте, обеспечиваемой управл емым делителем 15 частоты последовательности импульсов, поступающих на второй управл ющий вход 19 устройства . Дл  настройки устройства на прием последовательной информации конкретного вида Б регистр 3 по группе управл ющих входов 21 внешнее устройство , например ЭВМ, записывает управл ющий код. Если с выходов регистра 31 на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 поступают сиг- налы логического нул ,, то информаци  поступающа  с первого 22 и второго 5 2,3 информационных входов устройства на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, по вл етс  на их выходе без инверсии, а если логической единицы - то с инверсией. При поступлении последовательной информации в пр мой форме в соответствующие разр ды регистра 31 записываютс  нули, в инверсной - едмницы так, чтобы на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 сигналы всегда были в пр мой форме. На первый информационный вход 22 подаютс  сигналы либо единиц при парафазном кодировании, либо информации . На второй информационный вход 23 подаютс  сигналы либо нулей при парафазном кодировании, либо синхронизации . С выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 информаци  поступает на первый и второй входы переключател  16 вида кода. Элементы НЕ 34 и И-НЕ 36 и 37 преобразуют поступаюпщй последовательный код в виде импульсов информации и синхронизации в па- рафазный код, который подаетс  на первые два входа мультиплексора 38. На вторые два его входа поступающий последовательный парафазный код подаетс  непосредственно через элементы НЕ 34 и 35. На управл ющий вход Мультиплексора 38 с соответствующего выхода дополнительного регистра 3 поступает сигнал логитгеского О или 1 таКр чтобы с выхода мультиплексора 38 всегда поступал парафаз30

35

40

45

50

55

ный код. На входе второго элемента ИЛИ 5 из импульсов единиц и нулей парафазного кода формируютс  импульсы синхронизации, по заднему фронту которых формирователь 10 импульсов вы- рабатывает импульсы фиксированной длительности. На выходах RS-триггера 14 из импульсов единиц и нулей пара- фазного кода формируютс  пр мой и инверсный сигналы информации, причем импульсы синхронизации с выхода формировател  10 импульсов по времени всегда расположены в середине импульсов информации, что гарантирует надежную запись в регистр 1 сдвига.

Формирователь 9 управл к цих сигна лов производит необходимую коммутаци сигналов при настройке устройства на прием кода младшими или старшими раз р дами вперед. На п тый вход мульти- f5 плекс бра 27 и на вход элемента НЕ 32 с соответствующего выхода регистра 3 поступает сигнал логического О при приеме старшими разр дами вперед или логической 1

С выхода формировател  10 импульсов сигналы синхронизации входного кода поступают на вход установки в

единичное состо ние триггера 39 и на 20 разр дами вперед. При приеме старши- первый вход элемента ИЛИ 40 формиро- ми разр дами вперед сигналы информапри приеме младшими

вател  сигнала конца приема. Триггер 39 устанавливаетс  в единичное состо ние и разрешает прохождение импульсов тактовой частоты с выхода управл емого делител  15 частоты последовательности импульсов через элемент И 41 на вход синхронизации счетчика 44 и на стробирующие входы дешифраторов на элементах И 42, 43. Через элемент ИЛИ 40 импульсы синхронизации входного кода поступают на вход обнулени  счетчика 44, периодически устанавлива  его в исходное состо ние. На группу управл ющих входов управл емого делител  15 частоты последовательности импульсов с выхода регистра 31 поступает код, в соответствии с которым поступающа  с входа 20 опорна  частота делител  до значе

ни , в два раза превышающего, частоту синхронизации входного кода. При этом за врем  периода частоты синхронизации входного кода счетчик 44 не успевает сосчитать количество импульсов тактовой частоты, устанавливаемое дешифраторами на элементах И 40 и 43. После прихода последнего разр да входного кода периодическое обнуление счетчика 44 прекращаетс . На выходе элемента И 42 формируетс  импульс , поступающий на третий вход формировател  9 управл ющих сигналов и на второй вход синхронизации регистра 2, записыва  в него код числа прин тых разр дов с выхода счетчика 11. После этого на выходе элемента И 43 формируетс  импульс конца прие- ма, поступающий на шестой вход форми

ровател  9 управл ющих сигналов, по заднему фронту которого обнул етс  триггер 29, запреща  прохождение импульсов тактовой частоты через элемент И 41 на вход синхронизации счетчика 44. Схема устанавливаетс  в исходное состо ние с приходом первого импульса синхронизации следующей кодовой посылки.

Формирователь 9 управл к цих сигналов производит необходимую коммутацию сигналов при настройке устройства на прием кода младшими или старшими разр дами вперед. На п тый вход мульти- плекс бра 27 и на вход элемента НЕ 32 с соответствующего выхода регистра 3 поступает сигнал логического О при приеме старшими разр дами вперед или логической 1

при приеме младшими

Q

ции на первый выход мультиплексора поступают с его шестого входа, а сигнал с первого выхода формировател 

5 17 импульса конца приема, поступа  на третий и четвертый входы мультиплексора 27, по вл етс  на п том выходе формировател  9 управл ющих сигналов и устанавливает триггер 3 в

0

единичное состо ние.

С выхода 24 устройства во внешнюю ЭВМ поступает сигнал Прин то, который может быть сн т выдачей импульса на вход 18 устройства. Импульс,

с снимаемый со второго выхода формировател  17 импульса конца приема,проходит через элемент И-НЕ 33, на н.то- ром входе которого при этом присутствует сигнал логической 1 с выхода элеме нта КЕ 32, проходит через второй элемент ИЛИ 4 и сбрасывает счетчик 11, Подготавлива  его к новому циклу приема. При приеме старшими разр дами вперед разр ды информации

в конце приема попадают в соответствующие разр ды регистра 1 сдвига и никакой дополнительной обработки информации не требуетс . При приеме младшими разр дами вперед, если коQ личество прин тых разр дов меньше разр дности регистра 1 сдвига, необходимо дополнительно сдвинуть прин тую информацию до младшего разр да регистра 1 сдвига. Дл  этого при наf личии сигнала логической единицы на п том входе формировател  Т9 управл ющих с,игналов импульс с первого выхода формировател  17 сигнала конца приема через третий и четвертый входы

и второй вьгход мультиплексора 27 и элемент Ш1И 32 поступает на второй вход триггера 29, устанавлива  его в единичное состо ние. Под действием сигнала с выхода триггера 29 мультиплексор 28 подключает к своему первому выходу сигнал опорной частоты с входа 20 устройства, котора , поступа  на входы синхронизации регистра 1 сдвига и счетчика 11,сдвигает информацию до младшего разр да регистра 1 сдвига. При установке всех разр дов счетчика 11 в состо ние логической единицы на выходе дешифратора 12 по вл етс  импульс, поступающий на первый и второй вход1з1 мультиплексора 27 и по вл ющийс  на его третьем и четвертом выходах. Импульс с Т1: етьего выхода через элемент ИЛИ 31 устанавливает триггер 29 в нулевое состо ние по его второму входу, а импульс с четвертого выхода устанавливает триггер 13 в единичное состо ние , формиру  сигнал Прин то.Приче число дополнительных импульсов на единицу больше, чем нужно дл  сдвига информации в регистре 1 сдвига до младшего разр да., что объ сн етс  необходимостью сохранени  длитель- ности последнего импульса, синхронизации , устанавливающего счетчик 11 в нулевое состо ние. В этом случае необходимо сигнал информации задержать на один такт. Дл  этого между мультиплексорами 27 и 29 в цепь сигнала информации включен второй триггер 30, сигнал с выхода которого через седьмой вход и первый выход мультиплексора 27 поступает на третий вход регистра 1 сдвига. Сигнал с выхода элемента НЕ 32, поступающий на четвертый вход регистра 1 сдвига, обеспечивает переключение его на

режимы сдвига в сторону старших или

младших разр дов.

Считав сигнал Прин то с выхода 24 устройства, внешн   ЭВМ с группы управл ющих выходов 25 устройства считывает код формата прин того информационного слова, а с выходов 26 информацию.

Предлагаемое устройство дл  прием последовательного кода обеспечивает возможность приема различных видов последовательного кода надежную информацию в регистр сдвига и большие возможности в прин тии решени  о до товарности прин той информации, так

о Q

..

о

5

как внешн   ЭВМ может считывать код формата прин той информации.

Claims (2)

1. Устройство дл  приема последовательного кода, содержащее первый регистр, выходы которого  вл ютс  информационными выходами устройства, первые входы первого и второго регистров , первого элемента ИЛИ и формировател  сигнала конца приема объединены и  вл ютс  первым управл ющим входом устройства, выход первого элемента ИЛИ подключен к первому входу счетчика, выходы которого подключены к входам, объединенным в группу, дешифратора , второй элемент ИЛИ, выход которого подключен к формирователю импульсов, отличающеес  тем, что, с целью расширени  области применени  за счет приема различных видов последовательного кода, в него введены третий регистр, третий элемент ИЛИ, первый и второй элементы ИСКПЮЧАНИЦЕЕ ИЛИ, формирователь управл ющих сигналов, первый и второй триггеры, управл емый делитель, переключатель вида кода, формирователь сигнала конца приема, первые входы, третьего элемента ИЛИ, третьего регистра и формировател  управл ющих сигналов объединены и  вл ютс  первым управл ющим входом устройства, второй вход третьего элемента ИЛИ  вл етс  вторым управл ющим входом устройства, выход третьего элемента ИЛИ подключен к первому входу первого триггера, первый вьгход формировател  управл ющих сигналов подключен к- второму входу первого элемента ИЛИ, второй выход формировател  управл ющих сигналов подк.шочен к вторым входам первого регистра, счетчика и к входу дешифратора , выход которого подключен к второму входу формировател  управл ющих сигналов, третий и четвертый выходы которого подключены к третьему и четве ртому входам первого регистра , п тый выход формировател  управл ющих сигналов подключен к второму входу первого триггера, выход которого  вл етс  управл ющим выходом устройства, выходы счетчика подключены к входам, объединенным в группу, второго регистра, выходы которого  вл ютс  группой управл ющих выходов устройства, первый выход фор

мировател  сигнала конца приема подключен к второму входу второго регистра и к третьему входу формировател управл ющих сигналов, первый и второ выходы третьего регистра подключены к первь1м входам первого и второго элементов ИСКЛЮЧАЩЕЕ ИЛИ соответственно , вторые входы последних  вл ютс  первым и вторым информационными входами устройства соответственно, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подк.пючены к первому и второму входам переключател  вида кода соответственно, третий выход третьего регистра подключен к третьему входу переключател  вида кода, первый и второй выходы которого подключены к первым и вторым входам вторьтх элементов ИЛИ и триггера соответственно, выход формировател  импульсов подключен к второму входу формировател  сигнала конца приема и к четвертому входу формировател  управл ющих сигналов, четвертый выход третьего регистра подключен к п тым входам первого регистра и формировател  управл ющих сигналов, выходы группы третьего регистра подключены к входам группы управл емого делител , выход которого подключен- к третьему входу формировател  сигнала конца приема, второй выход которого подключен к шестому входу формировател  управл ющих сигналов, вход управл емого делител  и седьмой вход формировател  управл ющих сигналов объединены и  вл ютс  третьим управл ющим входом устройства, входы группы третьего регистра  вл ютс  управл ющими входами, объединенными в группу, устройства, первый и второй выходы второго триггера подключены .к восьмому и дев тому входам формировател  управл ющих сигналов.

2. Устройство по П.1, отличающеес  тем, что формирователь управл ющих сигналов содержит первый и второй мультиплексоры,первы

O

5

0

5

и второй триггеры, элемент ИЛИ,элемент НЕ и элемент И-НЕ, первые входы первого и второго триггеров объединены и  вл ютс  первым входом формировател , первый и второй входы первого мультиплексора объединены и  вл ютс  вторым входом формировател , третий и четвертый входы первого мультиплексора объединены и  вл ютс  третьим входом формировател , первый вход второго мультиплексора  вл етс  четвертым входом формировател , вход элемента НЕ и п тый вход первого мультиплексора объединены и  вл ютс  п тым входом формировател , первый вход элемента И-НЕ  вл етс  шестым входом формировател , второй, третий и четвертый входы второго мультиплексора  вл ютс  седьмым, восьмым и дев тым входами формировател , выход элемента И-НЕ  вл етс  первым выходом формировател , первый выход второго мультиплексора и второй вход второго триггера объединены и  вл ютс  вторым 5 выходом формировател , второй выход д второго мультиплексора и третий вход второго триггера объединены и подключены к шестому входу первого мультиплексора , первый выход которого  вл - 0 етс  третьим выхрдом формировател , третий выход второго мультиплексора подключен к четвертому входу второго триггера, выход которого подключен к седьмому входу первого мультиплексора , второй выход которого подключен к первому входу элемента ИЛИ, восьмой и дев тый входы первого мультиплексора объединены и подключены к нулевой шине, третий выход первого мультиплексора подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу первого триггера,выход которого подключен к п тому входу второго мультиплексора, выход элемен- 5 та НЕ объединен с вторым входом элемента И-НЕ и  вл етс  четвертым выходом формировател , четвертый выход первого мультиплексора  вл етс  п тым выходом формировател .

0

7P

OSKEUerJ

&

20

r;

e

L

5

.,„ „,„

Л

г

1

f

21

™

25

11

J

-ЭД

18

К.......

,.

Фиг. 1

Составитель И. Кузнецов Редактор Г, Волкова Техред Л.Олийнык Корректоре. Шекмар

Заказ 5698/46 Тираж 544Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий ° 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

fPu2.3

Vuz.