SU1251352A1 - Устройство дл мажоритарного выбора сигнала - Google Patents

Устройство дл мажоритарного выбора сигнала Download PDF

Info

Publication number
SU1251352A1
SU1251352A1 SU843801981A SU3801981A SU1251352A1 SU 1251352 A1 SU1251352 A1 SU 1251352A1 SU 843801981 A SU843801981 A SU 843801981A SU 3801981 A SU3801981 A SU 3801981A SU 1251352 A1 SU1251352 A1 SU 1251352A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
output
bit
clock
Prior art date
Application number
SU843801981A
Other languages
English (en)
Inventor
Григорий Лазаревич Будневский
Михаил Юрьевич Гусев
Александр Семенович Зельцер
Original Assignee
Государственный Всесоюзный Центральный Ордена Трудового Красного Знамени Научно-Исследовательский Институт Комплексной Автоматизации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный Всесоюзный Центральный Ордена Трудового Красного Знамени Научно-Исследовательский Институт Комплексной Автоматизации filed Critical Государственный Всесоюзный Центральный Ордена Трудового Красного Знамени Научно-Исследовательский Институт Комплексной Автоматизации
Priority to SU843801981A priority Critical patent/SU1251352A1/ru
Application granted granted Critical
Publication of SU1251352A1 publication Critical patent/SU1251352A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах управлени , передачи данных и в информационно-измерительных системах с повышенными требовани ми к надежности. Цель изобретени  - повышение быстродействи  устройства. Устройство дл  мажоритарного выбора сигналов содержит двух- и трехразр дные регистры сдвига, управл емый вентиль, элементы ИЛИ-НЕ, ИЛИ, И, элемент задержки и шины сброса, информационную и тактовую. Исправление ошибки осуш,ествл етс  в три такта, а без ошибки - результат по вл етс  на выходе за два такта. 1 ил. 1 табл. 1C сд 00 сд to

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах управлени , передачи данных и в информационно-измерительных системах с повышенными требовани ми к надежности по отношению к сбо м.
Целью изобретени   вл етс  повышение быстродействи  устройства.
На чертеже показана блок-схема устройства дл  мажоритарного выбора сигналов.
Устройство дл  мажоритарного выбора сигнала содержит шину 1 сброса, соединенную с первыми входами блоков 2 и 3 двух- и трехр азр дных регистров сдвига, тактовую шину 4 и информационную шину 5, соединенные соответственно с первым и вторым входами управл емого вентил  6, выход которого соединен с вторым входом блока 2. Первый выход блока 2 соединен последовательно через элементы 7 ИЛИ-НЕ и 8 ИЛИ с первым входом элемента 9 И, а второй его выход - с вторыми входами элементов 7 ИЛИ-НЕ и 8 ИЛИ и  вл етс  выходом устройства, первый выход блока 3 соединен с вторым выходом элемента 9 И, а второй вход этого блока через элемент 10 задержки - с тактовой шиной 4, выход элемента 9 И через элемент 11 ИЛИ соединен с шиной 1, а второй вход элемента 11 ИЛИ - с вторым входом блока 3, третий выход блока 2 соединен с информационной шиной 5.
Устройство обрабатывает входные сигналы трижды лишь в том случае, когда первые, два из поступающих по информационной шине сигналов не совпали. В противном случае результат выборки формируетс  по двум сигналам.
Устройство работает следующим образом .
Иеред началом выборки сигнала (или после нее) сигналом на шине 1 сброса устройства производитс  обнуление блоков 2 и 3 двух- и трехразр дных регистров сдвига. Тактирование устройства осуществл етс  сигналами па тактовой шине 4. По информационной шине 5 дважды или трижды поступают сигналы, подлежащие мажоритарному выбору.
Предположим, что при первом импульсе на тактовой щине 4 на информационную шипу 5 поступает логический ноль. В этом случае вентиль 6 закрыт и занесение информации в блок 2 не нроизводитс . Если при втором импульсе на тактовой шине 4 сигнал , поступивший по информационной шине 5, также логический ноль, то содержи- мое обоих разр дов блока 2 будет нулевым, т.е. на выходе устройства сигнал двухкратной обработки - логический ноль. Сигнал логической единицы с выхода элемента 7 ИЛИ-НЕ через элемент 8 ИЛИ поступит на вход элемента 9 И и разрешит прохождение сигнала с второго разр да блока 3, по вившегос  при тактировании этого блока задержанным элементом 10 задержки вторым импульсом на тактовой шине 1. Через
элемент 11 ИЛИ сигнал с выхода элемента 9 поступает на шину 1 сброса и устройство возвращаетс  в исходное состо ние. С помощью элемента 10 обеспечиваетс  запаздывание импульса сброса относительно выходного сигнала.
Если же при втором импульсе на тактовой шине 4 на информационную шину 5 поступит логическа  единица, то вентиль 6 откроетс  и произойдет занесение этой единицы в первый разр д блока 2. Сигнал на
шине 1 сброса сформирован не будет и устройство обработает входные сигналы третий раз. В зависимости от значени  сигнала, пришедшего по информационной шине 5 при третьем импульсе на тактовой шине 4, состо ние второго разр да блока 2 станет нулевым (при нулевом значении) или единичным . Это состо ние соответствует выходному сигналу, сформированному по результатам трех логических операций по мажоритарному принципу. Третий импульс на тактовой шипе 4 вызывает по вление логической единицы в третьем разр де блока 3, котора  поступает на шину 1 сброса через элемент 11 ИЛИ.
Если -при первом импульсе на тактовой шине 4 на информационной шипе 5 установитс  логическа  единица, то первый разр д блока 2 перейдет в единичное состо ние. При втором импульсе в случае единичного значени  на информационной шине 5 произойдет сдвиг содержимого блока 2 с занесением логической единицы в первый его
разр д. При этом на выходе элемента 9 И будет разрешающий прохождение сигнала с второго разр да блока 3 потенциал, который , пройд  через элементы 9 И и 11 ИЛИ, установит блоки 2 и 3 в исходное состо ние.
Если при втором тактовом импульсе на информационную шину поступит логический ноль, то сигнал сброса не формируетс  и устройство обработает входные сигналы третий раз. Единичное значение первого разр да блока 2 будет продвинуто во второй
разр д или нет в зависимости от значени  сигнала на информационной шине 5.
Таким образом, состо ние второго разр да блока 2 соответствует результату выборки сигнала при его двух- или трекратном повторении, полученному по мажоритарпо- .му принципу.
Дл  осуществлени  мажоритарного выбора п-разр дпого слова необходимо использовать п вентилей б, блоков 2, элементов 7 и 8, один элемент 9 на п + 1 вход, по одному элементу 10 и 11 и один блок 3.
В таблице приведены все случаи функционировани  устройства дл  мажоритарного выбора сигнала
Из приведенной таблицы, видно, что дл  функционировани  устройства необходимо два рабочих такта (сигналы на шине 4) при отсутствии сбоев сигиала на информационной шине 5 и три рабочих такта при наличии таких сбоев. Так как сбой  вл етс  относительно редким событием, то за общее врем  цикла работы устройства может быть прин то два рабочих такта, в прототипе это врем  равно трем тактам.

Claims (1)

  1. Формула изобретени 
    Устройство дл  мажоритарного выбора сигнала, содержащее управл емый вентиль, первый вход которого соединен с первым входом двухразр дного регистра сдвига и с информационной шиной, второй вход - с тактовой шиной, выход - с вторым входом двухразр дного регистра сдвига, третий
    вход которого соединен с шиной сброса, отличающеес  тем, что, с целью повышени  быстродействи , в него введены два элемента ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент задержки и трехразр дный регистр сдвига, выход первого разр да двухразр дного регистра сдвига соединен последовательно через элемент ИЛИ-НЕ, элемент ИЛИ, элемент И и второй элемент ИЛИ с шиной сброса, а выход второго его разр да - с вторыми входами элемента ИЛИ- НЕ и первого элемента ИЛИ и  вл етс  выходом устройства, выход второго разр да трехразр дного регистра сдвига соединен с вторым входом элемента И, выход третье- го разр да - с вторым входом второго элемента ИЛИ, тактовый вход через элемент задержки с тактовой шиной, а вход установки - с шиной сброса.
    Сбой во
    втором
    такте
    Сбой в первом такте
    Сбой во
    втором
    такте
    Сбой в первом такте
SU843801981A 1984-10-17 1984-10-17 Устройство дл мажоритарного выбора сигнала SU1251352A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843801981A SU1251352A1 (ru) 1984-10-17 1984-10-17 Устройство дл мажоритарного выбора сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843801981A SU1251352A1 (ru) 1984-10-17 1984-10-17 Устройство дл мажоритарного выбора сигнала

Publications (1)

Publication Number Publication Date
SU1251352A1 true SU1251352A1 (ru) 1986-08-15

Family

ID=21142800

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843801981A SU1251352A1 (ru) 1984-10-17 1984-10-17 Устройство дл мажоритарного выбора сигнала

Country Status (1)

Country Link
SU (1) SU1251352A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 328459, кл. G 06 F 11/00, 1972. Авторское свидетельство СССР № 875383, кл. G 06 F 11/00, 1981. *

Similar Documents

Publication Publication Date Title
SU1251352A1 (ru) Устройство дл мажоритарного выбора сигнала
SU1091162A2 (ru) Блок приоритета
SU1215167A1 (ru) Устройство дл синхронизации импульсов
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU1256175A1 (ru) Устройство дл задержки импульсов
SU1247875A1 (ru) Устройство дл контрол двухступенчатого дешифратора
SU439807A1 (ru) Устройство дл умножени чисел, представленных фазо-импульсными кодами
SU1522188A1 (ru) Устройство дл ввода информации
SU1441402A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1425608A1 (ru) Устройство дл выделени сигналов реверса
SU1513440A1 (ru) Настраиваемое логическое устройство
SU1166334A1 (ru) Устройство дл приема дискретных сигналов
SU966913A1 (ru) Устройство контрол
SU849470A1 (ru) Триггерна лини
SU962920A1 (ru) Устройство дл определени экстремального числа
SU1187253A1 (ru) Устройство для временной привязки импульсов
SU1157544A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU1361560A1 (ru) Устройство дл контрол схем сравнени
SU473180A1 (ru) Устройство дл проверки схем сравнени
SU1094034A2 (ru) Устройство мажоритарной выборки сигнала
SU1280602A1 (ru) Устройство дл ввода информации
SU1368880A1 (ru) Устройство управлени
SU1640698A1 (ru) Устройство дл контрол счетной программы
SU378925A1 (ru) Устройство для сокращения избыточности дискретных сигналов
SU1437987A1 (ru) Цифровой временной дискриминатор