RU1826140C - Устройство дл приема дискретных частотно-фазоманипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике, в частности к области обработки дискретных частотно-фазоманипулированных сигналов в системах передачи информации. Цель - сокращение времени обработки принимаемого сигнала. Устройство содержит блок 1 свертки, блок 2 опорных сигналов, генератор 3 тактовых импульсов, полосовые фильтры 4, делитель 5, счетчик 6, решающий блок 7, первый коммутатор 8, буферный регистр 9, регистр 10 сдвига, регистр 11 циклического сдвига, регистр 12 информации, второй коммутатор 13, счетчик 14 совпадени , регистр 15 пам ти, компаратор 16.1 ил.

Description

сл

С

со ю о

Ј о

Устройство относитс  к радиотехнике, в частности к обработке дискретных частот- но-фаэоманипулированных сигналов в системах передачи информации.

Цель - сокращение времени обработки принимаемого сигнала.

На чертеже приведена структурна  электрическа  схема предлагаемого устройства .

Устройство дискретных частотно-фазо- манипулированных сигналов содержит блок 1 свертки, блок 2 опорных сигналов, генератор 3 тактовых импульсов, полосовые фильтры 4, делитель 5 частоты, счетчик 6, решающий блок 7, первый коммутатор 8, буферный регистр 9, регистры 10 сдвига, регистр 11 циклического сдвига, регистр 12 информации, второй коммутатор 13, счетчик 14 совпадений, регистр 15 пам ти, компаратор 16.

Устройство дл  приема дискретных час- тотно-фазоманипулированных сигналов работает следующим образом.

Принимаемый дискретный частотно-фа- зоманипулированный сигнал (ДЧФМНС) поступает на вход блока 1 свертки, где осуществл етс  свертка фэзоманипулирован- ного сигнала с опорным сигналом по закону псевдослучайной последовательности элемента частотного сигнала, т.е. элемента многоуровневой числовой последовательности . В зависимости от номера частотной позиции i-ro элемента многоуровневой числовой последовательности (I C1...L) отклик блока 1 свертки будет по вл тьс  на выходе полосового фильтра 4, настроенного на частоту принимаемого 1-го элемента многочастотного сигнала. Решающий блок 7 по номеру одного из своих входов, на который поступает максимальный сигнал, определ ет номер частотной позиции, т.е. значение элемента многоуровневой числовой последовательности и производит кодирование таким образом, что он преобразуетс  в двоичный код, который на выходе решающего блока 7 представл етс  в параллельном коде , причем

L 2k где k - количество разр дов двоичного кода.

В итоге двоичный код, отображающий структуру многоуровневой числовой последовательности в соответствии с тактовыми импульсами продвигаетс  и записываетс  в j-разр дах регистров 10 и 11, причем число разр дов j равно числу N временных позиций принимаемого ДЧФМНС.

В за вленном устройстве содержитс  (k-1) регистров 10 сдвига, и регистр 11 циклического сдвига, отличающийс  от регистра 10 лишь наличием выхода младшего

разр да, в этот регистр записываетс  кодова  комбинаци , используема  в качестве опорной. Первый коммутатор 8 осуществл ет подключение регистра 11 циклического

сдвига к выходу решающего блока 7 при записи информации во все регистры сдвига и к выходу младшего разр да регистра 11 циклического сдвига дл  осуществлени  циклического продвижени  символов. При

заполнении всех N разр дов регистров 10 сдвига на первый коммутатор 8 поступает команда переключени  дл  осуществлени  циклического сдвига в регистре 11. Второй коммутатор 13, управл емый делителем 5,

последовательно подключает регистры 10 сдвига со сравниваемыми кодами к счетчику

14совпадений, в котором осуществл етс  подсчет числа совпадений при поразр дном сравнении циклически сдвигающейс  опорной и сравниваемой кодовой комбинаций. Подсчет тактовых импульсов, осуществл ющих продвижение символов в регистре 11 циклического сдвига, т.е. самого числа циклических сдвигов, производитс  в счетчике

б. Регистр 15 пам ти и компаратор 16 осуществл ют выбор максимального числа совпадений , В начале цикла обработки  чейки

15пам ти наход тс  в нулевом состо нии, а запись информации в него происходит по

сигналу с выхода компаратора 16, который по вл етс  лишь в том случае, когда число совпадений, зафиксированное в счетчике 14 совпадений больше, чем число, хран щеес  в регистре 15 пам ти. Этот же сигнал с выхода компаратора 16 подаетс  на вход разрешени  записи буферного регистра 9 дл  записи из счетчика 6 числа циклических сдвигов, соответствующего наибольшему в данный момент количеству совпадений

сравниваемого и опорного кодов. Каждый N-й импульс генераторов 3 тактовых импульсов совпадает с импульсом делител  5, по которому число циклических сдвигов опорного кода, соответствующее максиму

му взаимной коррел ции, последнего и

сравниваемого записываетс  из буферного регистра 9 в регистр 12 информации. По этой команде также обнул етс  счетчик 6, регистр 15 пам ти и второй коммутатор 13

0 подключает следующий регистр 10 сдвига. Далее цикл обработки повтор етс  до тех пор, пока все кодовые комбинации, записываемые в (k-1) регистров 10 сдвига не обработаютс  вместе с опорной кодовой

Claims (1)

1. 5 комбинацией в счетчике 14 совпадений. Формула изобретени  Устройство дл  приема дискретных час- тотно-фазоманипулированных сигналов, содержащее блок свертки, первый вход которого  вл етс  входом устройства, а выход блока свертки через полосовые фильтры подключен к входам решающего блока, выходы которого подключены к входам записи соответствующих регистров сдвига, а также блок опорных сигналов, выход которого подключен к второму входу блока свертки , генератор тактовых импульсов, выход которого подключен к тактовому входу счетчика и входу делител  частоты, выход которого подключен к входам обнулени  регистра пам ти и счетчика, при этом вход регистра пам ти соединен с первым входом компаратора, к второму входу которого подключен выход регистра пам ти, а выход ком- паратора подключен к управл ющим входам регистра пам ти и буферного регистра , к входу которого подключен выход счетчика, а выход буферного регистра подключен к входу регистра информации, выход которого  вл етс  выходом устройства, отличающеес  тем, что, с целью сокращени  времени обработки принимаемого сигнала, введены первый и второй коммутаторы , регистр циклического сдвига и счетчик совпадений, к первому и второму входам которого подключены выходы соответственно второго коммутатора и регистра циклического сдвига, а выход счетчика совпадений подключен к первым входам регистра пам ти и компаратора, при этом дополнительный выход решающего блока и

   выход младшего разр да регистра циклического сдвига подключены соответственно к первому и второму входам первого коммутатора , выход которого подключен к входу записи регистра циклического сдвига, к

   тактовому входу которого, а также к тактовым входам регистра сдвига и входу блока опорных сигналов подключен выход генератора тактовых импульсов, причем выходы регистров сдвига подключены к соответствующим входам второго коммутатора, к управл ющему входу которого подключен выход делител  частоты.