SU1206965A1 - Устройство цикловой синхронизации - Google Patents

Description

1

Изобретение относитс  к автомати ке и технике передачи дискретной информации и может быть использовано в цифровых системах св зи с циклово синхронизацией.

Цель изобретени  - повьшение быстродействи  и надежности устройства .

На фиг,1 приведена функциональна  схема устройства цикловой синхрониз ции; на фиг.2 - временные диаграммы устройства.

Устройство цикловой синхронизаци содержит входной блок 1 хранени , мультиплексор 2, выходной блок 3 хранени , первый и второй счетчика 4 и 5, первый и второй дешифраторы 6 и 7, элемент И 8 и формирователь 9 синхросигнала. Вход блока 1  вл етс  сигнальньтм входом устройства, выход блока 3 - его выходом. Выход блока 1 соединен с первьм входом мультиплексора 2, выход которого подключен к входу блока 3. Счетные входы счетчиков 4 н 5 объединены и подктдачены к тактовому входу устройства , выходы счетчиков 4 и .5 соединены с входами соответствующих дешифраторов б и 7, Выход первого дешифратора 6 подключен к тактовому входу блока 1 хранени  и первому входу элемента И 8, выход второго дешифратора 7 - к тактовому входу блок/а 3 и второму входу элемента И 8. Выход последнего соединен с- вторым входом мультиплексора 2 и входом формировател  9, выход которого соединен с у1травл ющим входом мультиплексора 2, Форшфователь 9 син: росигнала может-быть выполнен в виде счетчика с дешиф1эатором на его разр дных выходах, в.виде генератора , рекуррентной последовательности , на элементах пам ти -или дру способом, позвол ющим сформиро вать с его помощью синхроскгна.т1 требуемого видд.Устройство /хдакловой (синхронизации работает следующим образом,

Тактова  частота последовательности импульсов (фиг.2.1) 5, поступающих , на тактовый вход устройства, счетчиком 4 делитс  до частоты еле™ довани  элементов информации, посту на1оп(их на сигнальный вход устройст- ва, счетчиком. 5 дехштс  до требуемой частот :, следовани  двотшых эле ментов выходного сигнала. При этом

5

06965.2

если скорость поступлени  входных информационных элементов составл ет

1 тг / бит

величину V- К ti (, скорость

Ч с / 5

выдачи двоичных элементов выходного сигнала должна составл ть величину

V К -. m

/ бит I-)

то коэффициенты

счета счетчиков 4 и 5 должны состав л ть соответственно п и fn (К, h и m представл ют собой целые числа, причем число К  вл етс  наибольшим общим кратным чисел V, и )« Выходы счетчиков 4 и 5 (под выходом каждого из счетчиков понимаетс  группа его разр д1л 1х выходов J подключены к входам соответствующих дешифраторов 6 и 7 5 каждьш из которых дешифрирует только одно состо ние соот- : ветствующего счетчика . При этом на выходе д ёшифратора 6 формг-фуетс  им пульсна  последовательность (фиг.2.2| двойной частоты манипул ции входно-- го сигнала (и.ли величины ,V, в Гц, а на выходе дешифратора 7 - импульсна  последовательность (фиг.2.3) двойной частоты манипул ции выходно го сигнала (или величина V в Гц), причем длительность импульсов каждой из последовательностей равна длительности периода следовани  импульсов входной тактовой последовательности (фиг.2.1). В данном случае И б, (Л 5 соответственно и скважности формируемых дешифраторами 6 и 7 импульсов составл ют 1/6 и 1/5.

Импульсна  последовательность с выхода дешифратора 6 подаетс  на так- товьй вход входного буфера 1, на вход которого поступают двоичные элементы информации (фиг.2.4). Входной блок 1 хранени  представл ет собой тактируемый триггер, например, . При этом с выхода входного блока 1 хранеи-ш  на первый вход мультиплексора 2 поступают двоичньте информационные символы (фиг.2,5), моменты следовани  которых во времени совпадают, с передними фронтами тактовых имп льсов с выхода дешифратора 6 (фиг.2.2). На второй вход мультиплексора 2 подаютс  управл ющие импульсы (фиг.2.б, формируемые на выходе элемента И 8 в моменты совпадений во времени импульсов- последовательности , поступающих на входы этого элемента (фиг.2.2 и 2.3.

Формирователь 9 синхросигнала из импульсной последовательности с выхода элемента И 8 (фиг.2.б формирует периодически повтор емый цикловой синхросигнал (фиг.2.7j. В данном случае синхросигнал в выходной двоичной последовательности представл ет собой равномерно распределенную по циклу синхрогруппу вида 011, соответственно и последовательность импульсов (удлиненных во времени на выходе формировател  9 (фиг.2,7) должна соответствовать структуре синхросигнала, т.е. 011. При этом на выход мультиплексора 2 в промежутки времени между управл ющт-ми импуль сами с выхода элемента И 8 коммутируютс  информационные элементы входного сигнала с выхода входного блока 1 , а на врем  действи  каж,цого из управл ющих импульсов - значени  элементов формируемого синхросигнала . Таким образом, на вход выходного блока 3 хранени  nocTjraaeT импульсный сигнал (фиг.2.8), который состо™ ит как из информационных импульсов, так и из циклов,ьгх: синхроимпульсов,

10

06965

Дп  формировани  требуемого преобразованного двоичного сигнала, в котором все элементы имеют одну и ту же длительность, на тактовый вход 5 выходного блока 3 хранени  подаетс  тактова  последовательность с выхода депшфратора 7. Выходной блок 3 представл ет собой так же, как и входной блок 1, тактируемый триггер, однако в отличие от триггера, на котором выполнен входной блок 1, тактирование блока 3 производитс  по задним фронтам поступающих импульсов с выхода дешифратора 7- 5 (фиг,2.3).

Taки образом, на выходе выход- ,ного блока 3 формируетс  преобразованный двоичный сигнал (фиг,2.9), 20 который состоит как из информационных символов, так и из одиночных синхросимволов. На фиг,2.9 синхро- символы располагаютс  в интервалах . времени i,

25 , -t.-i

Ч Ч ,цые

ции.

8

и следуют через

5 символов информаt HSIininnnilinilliiiniinniHjnS iiisniHISirlirillUliiUJIIiiliHiHHHUnnUliinitliUiS

2 Jг ЛL Jг Jг л-J «™ll™J J

J -JL J1 JT LJT JI-JI.

j.. ..™

8.J-iJf

з--г-Ц

i, «z

ts tl

Ф11&2

Claims (2)

1. УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ, содержащее входной блок хранения, вход которого является сигнальным входом устройства, элемент И и соединенные последовательно мультиплексор и выходной блок хранения, выход которого является выходом устройства, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, в него введены формирователь синхро сигнала, два дешифратора и два счетчика, счетные входы которых объединены и подключены к тактовому входу устройства, выходы счетчиков, соединены с входами соответствующих дешифраторов, выход первого дешифратора соединен с первым входом элемента И и тактовым входом входного -блока хранения, выход которого подключен к первому входу мультиплексора, управляющий вход которого соединен с выходом формирователя синхросигнала, вход которого объединен с вторым входом мультиплексора и подключен к выходу элемента И, второй вход которо- _а го объединен с тактовым входом выход- © кого блока хранения и подключен к выходу второго дешифратора.

2. Устройство по п.1, отличающееся тем, что входной и выходной блоки хранения выполнены каждый в виде тактируемого триггера.

е

5206965