SU1239878A2 - Устройство дл синхронизации по циклам - Google Patents
Устройство дл синхронизации по циклам Download PDFInfo
- Publication number
- SU1239878A2 SU1239878A2 SU843795438A SU3795438A SU1239878A2 SU 1239878 A2 SU1239878 A2 SU 1239878A2 SU 843795438 A SU843795438 A SU 843795438A SU 3795438 A SU3795438 A SU 3795438A SU 1239878 A2 SU1239878 A2 SU 1239878A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- output
- shift register
- pulse
- cycle
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к технике св зи. Повышаютс помехоустойчивость и точность синхронизации. Устройство содержит дешифратор синхрогруппы (ДС) 1, элемент ИЛИ 2, регистр сдвига (PC) 3, элемент И 4, дешифратор заданного состо ни 5, блок задержки (БЗ) 6 и счетчик циклов 7. Устройство обеспечивает .поиск циклового синхронизма одновременно по всей длине цикла принимаемого сигнала. Цель обеспечиваетс введением элементов И 4 и БЗ 6, позвол ющих исключить из циркул ции в PC 3 откликов ДС 1 на случайные комбинации символов информационного сигнала. 1 з.п. ф-лы, 1 ил. 1 П 1 1 П П 1 1 r-7H-4ib--tHj4--t4f4-t T/uW
Description
1
Изобретение относитс к технике св зи, может использоватьс в системах с цифровыми методами модул ции, а также в системах передачи дискретной информации и вл етс усовершенствованием изобретени по авт.св. СССР №-873 5,
Цель изобретени - повышение помехоустойчивости и точности синхронизации .
На чертеже представлена структурна электричйска схема устройства дл синхронизации по циклам.
Устройство дл синхронизации по циклам содержит дешифратор 1 синхрогруппы , элемент ИЛИ 2, регистр 3
10
15
сдвига, элемент
И 4, дешифратор 5
.заданного состо ни , блок 6 задержки и счетчик 7 циклов.
Устройство Дл синхронизации по циклам работает следующим образом.
На вход дешифратора 1 поступает групповой сигнал, содержащий детерминированные группы синхросигнала, повтор ющиес с частотой следовани циклов. На информационных позици х группового сигнала кодовые группы информационных символов, идентичные синхрогруппе, формируютс случайно. При обнаружении в принимаемом групповом сигнале кодовой группы символов, идентичных синхрогруппе, на выходе дешифратора 1 по вл етс отклик в виде импульса, который че- рез элемент ИЛИ 2 поступает на вход регистра 3 сдвига и следующим импульсом последовательности тактовых импульсов , поступающей на тактовый вход регистра 3 сдвига, содержащего п + 1 двоичных элементов при длине , циклов в п импульсных позиций, записываетс в первый-двоичный элемент 3-1 регистра 3 сдвига. Записанный в ,последнем импульс отклика дешифратора 1 продвигаетс в нем последовательностью тактовых импульсов. С выхода регистра 3 сдвига записанные в нем импульсы откликов дешифратора 1 поступают на вход элемента И 4„
При повторении формировани импульсов отклика на выходе дешифратора 1 через п импульсных позиций (через .цикл) запись этого импульса в первом двоичном элементе 3-1 регистра 3 сдвига разрешает прохождение через элемент И 4 импульса отклика с выхода последнего двоичного элемента 3-(п-ь1) регистра 3 сдвига, записанного в последнем на этой же позиции в преды20
12398782
дущем цикле, на вход элемента ИЛИ 2 дл перезаписи в регистр 3 сдвига..
В случае регул рности формирова- ни в ка здам цикле на одной и той же позиции импульса отклика на выходе дешифратора 1 в регистре 3 сдвига ре- циркулирует последовательность следующих подр д импульсов , увеличивающа с .при каждой перезаписи на одну импульсную позицию за счет импульса отклика с выхода дешифратора 1, прибавл емого к началу последовательности импульсов, прошедшей через элемент И 4 с выхода регистра 3 сдвига на его вход.
При отсутствии повторени через цикл импульса отклика на выходе дешифратора 1 и соответственно отсутствии записи импульсов в первом двоичном элементе 3-1 регистра 3 сдв.ига импульс (или последовательность импульсов ) не проходит через элемент И 4 на вход регистра 3 сдвига и происходит исключение импульса (или по- 25 следовательности импульсов) из циркул ции в регистре. Таким образом исключаютс из циркул ции в регистре 3 сдвига все случайные отклики дешифратора 1 на комбинации информационных символов, идентичные синхрогруппе.
Обычно положение позиции циклового синхронизма в цикле принимаемого группового сигнала определ етс по безошибочной регистрации откликов на выходе дешифратора 1 на одной и той же позиции в течение нескольких циклов подр д. Безошибочна регистраци откликов на одной и той же позиции цикла отражаетс в накоплении соответствующей импульсной последовательностью определенного числа импульсов в регистре 3 сдвига. Число импульсов в последовательности, по которой принимаетс решение о голожении синхронизма , определ етс числом входов дешифратора 5, подключенных к выходу дешифратора 1 и входам последних двоичных элементов 3k-3 - (п+1) регистра 3 сдвига и равно (п+1)-(k-1)+1.
При наличии на всех входах дешифратора 5 импульсов с входов последних двоичных элементов k-(n+1) регистра 3 сдвига и импульса с выхода дешифратора 1 на выходе дешифратора 5 формируетс импульс, фиксирующий положение начала цикла в принимаемом групповом сигнале.
Импульс с выхода дешифратора 5 производит сброс счетчика 7 циклов.
30
35
40
45
50
55
работающего в режиме непрерывного счета тактовых импульсов до осуществл ет фазирование последовательности цикловых импульсов на его выходе .
С выхода дешифратора 5 импульс, фиксирующий положение начала цикла, через блок 6 задержки, производит сброс (установку в О) двоичных эл элементов регистра 3 сдвига, т.е. очищает регистр 3 сдвига и подготавливает устройство цикловой синхронизации дл нового этапа поиска положени синхронизма.
Врем задержки импульса с выхода дешифратора 5 на блоке 6 задержки определ етс требовани ми, предъ вл емыми к длительности этого импульса , цеп ми Сброс счетчика 7 циклов и регистра 3 сдвига.
В режиме синхронизма последующие импульсы с выхода дешифратора 5 подтверждают фазу цикловых импульсов на выход счетчика 7 циклов.
Редактор А. Сабо Заказ 3410/57
.Составитель А. Константинова
Теуред Л.Олейник Корректор В. Бут га
Тираж 624Подписное
ВНИИГШ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб.,д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
5
5
0
Claims (2)
- ;Формула изобретениУстройство дл синхронизации по циклам по авт.свт. № 8734А5, отличающеес тем, что, с целью повьшени помехоустойчивости и точности синхронизации, в него введены блок задержки и элемент И, причем к входу элемента ИЛИ подключен выход регистра сдвига через элемент И, дополнительный вход дешифратора заданного состо ни подключен к выходу дешифратора синхрогруппы, выход дешифратора заданного состо ни под- ключей к входам Сброс регистра сдвига через блок задержки, другой вход элемента И подключен к выходу дополнительного разр да регистра сдвига.
- 2. Устройство по п.1, отличающеес тем, что дешифратор заданного состо ни выполнен в В1ще элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843795438A SU1239878A2 (ru) | 1984-09-28 | 1984-09-28 | Устройство дл синхронизации по циклам |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843795438A SU1239878A2 (ru) | 1984-09-28 | 1984-09-28 | Устройство дл синхронизации по циклам |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU873445 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1239878A2 true SU1239878A2 (ru) | 1986-06-23 |
Family
ID=21140291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843795438A SU1239878A2 (ru) | 1984-09-28 | 1984-09-28 | Устройство дл синхронизации по циклам |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1239878A2 (ru) |
-
1984
- 1984-09-28 SU SU843795438A patent/SU1239878A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №873445, кл. Н 04 L 7/08, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6340080B2 (ru) | ||
GB2187366A (en) | Synchronizing signal decoding | |
SU1239878A2 (ru) | Устройство дл синхронизации по циклам | |
US5025459A (en) | Optical communications transmitter and receiver | |
SU1381715A1 (ru) | Дельта-кодер | |
SU1272515A1 (ru) | Устройство дл синхронизации по циклам | |
RU2022479C1 (ru) | Устройство для передачи двоичной информации | |
SU1297230A1 (ru) | Способ кодировани сигнала с частичным откликом дл передачи цифровой информации | |
SU1401475A1 (ru) | Устройство дл формировани нелинейных рекуррентных последовательностей дискретных сигналов | |
SU1467773A1 (ru) | Регенератор бинарных сигналов | |
SU1218485A1 (ru) | Устройство синхронизации источников сейсмических сигналов | |
SU1085005A2 (ru) | Устройство дл цикловой синхронизации | |
SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
RU2023309C1 (ru) | Устройство для приема команд телеуправления | |
SU1309323A1 (ru) | Система передачи данных с множественным доступом | |
SU1562948A1 (ru) | Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU1229970A1 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
SU536609A1 (ru) | Устройство дл делени частоты следовани импульсов с дискретным управлением | |
SU1709547A2 (ru) | Устройство дл синхронизации по циклам | |
SU1259506A1 (ru) | Стартстопное приемное устройство | |
SU1290556A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
RU1784988C (ru) | Устройство ввода информации | |
SU866772A1 (ru) | Устройство дл цикловой синхронизации |