JPH01103041A - パルス位置変調信号の語クロツクの導出方法及び回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は６語が複数のタイムスロットに細分化されてお
り６語の複数タイムスロットのいずれかにおいて１つの
パルスが現われるようにしたパルス位置変調信号の語ク
ロックの導出方法に関する。

ユニで使われている「語クロックの導出」という語句は
、ＰＰＭ信号の語の境界、あるいは１つの語が終了し、
次の語がどこで開始するかを判定することを意味する。

また、本発明は、上記の方法を実施するための回路装置
に関する。

従来技術 受信されたパルス位置変調信号から語クロックを導出し
、復調器を語クロックへ同期化させ得るため、通常の手
法に従って、パルス位置変調（ＰＰＭ）信号中に、送信
側にて少なくとも１つのの同期化語が挿入されこの同期
化語から語クロックが導出可能である。その際、受信側
にて、ＰＰＭ信号における同期語の検出のため最大尤度
法（ｍａｘｉ＋ｎｕ＋ａ　１ｉｋｅｌｉｈｏｏｄ　ｍｅ
ｔｈｏｄ）が用いられ、このことは例えば下記刊行物か
ら公知である。“Ｊｏｉｎｔ　Ｂａｕｄ　ａｎｄ　Ｆｒ
ａｍｅ　５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ　１ｎＤｉｒ
ｅｃｔ　Ｄｅｔｅｃｔｉｏｎ　０ｐｔｉｃａｌ　Ｃｏｍ
ｍｕｎｉｃａｔｉｏｎｓ、’Ｃｏ５ｔａｓ　Ｎ、Ｇｅｏ
ｒｇｈｉａｄｅｓ著、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏ
ｎｓｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、　Ｖｏｌ、
　Ｃ０Ｍ−３：Ｌ　Ｎｏ、４＋１９８５年４月、第３５
７〜３６０頁又は”Ｏｐｔｉｍｕｍ　　Ｊｏｉｎｔ　　
５ｌｏｔ　　ａｎｄ　　Ｓｙｍｂｏｌ　　５ｙｎｃｈｒ
ｏｎｉ−ｚａｔｉｏｎ　　ｆｏｒ　　ｔｈｅ　　０ｐｔ
ｉｃａｌ　　ＰＰＭ　　Ｃｈａｎｎｅｌ、”Ｃｏ５ｔａ
ｓ　　Ｎ、にｅｏｒｇｈｉａｄｅｓ　　著、　ＪＥＥＥ
　　丁ｒａｎｓａｃｔｉｏｎｓｏｎ　Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎｓ、　Ｖｏｌ、　Ｃ０Ｍ−３５＋　Ｎｏ、６
＋１９８７年６月、第６３２〜６３６頁 発明の目的 本発明の目的ないし課題とするところはパルス位置変調
信号中に挿入される同期化語が不要でありかつしかもわ
ずかな回路コストで語クロックの可及的に誤りのない導
出が可能になる当該パルス位置変調信号の語クロックの
導出方法を提供することにある。

発明の構成 本発明の１つのアスペクトによるＰＰＭ信号の語クロッ
クを導出する方法は次のとおりである。ＰＰＭ信号中の
各々の語または記号（シンボル）は、複数のタイムスロ
ットにさらに細分化されており、１つの語のタイムスロ
ットのいずれかに、ひとつのパルスが現われる。このＰ
ＰＭ信号の語クロックを導出する方法の特徴は、バイポ
ーラの重み付け信号が形成されることである。

このバイポーラの重み付け信号は、いずれかのタイムス
ロットと同期して始まり、またこのバイポーラの重み付
け信号の周期は、語長の偶数倍に相応する。重み付け信
号とＰＰＭ信号は繰り返し乗算され、またこの乗算は、
時間的に順次連続して複数の語長に亘る時間フレーム内
で行われる。この乗算の反復により得られる積信号は積
分される。その後、この積分により得られる信号の絶対
値が積分される。この第二の積分により得られる信号に
対し、限界値判定が行われる。この信号が限界値を下回
る場合は、重み付け信号の位置は、ＰＰＭ信号の語クロ
ックと同期していると判定される。しかし、この信号が
限界値を上回る場合は、重み付け信号はＰＰＭ信号に対
してｌタイムスロットだけシフトされ、この手順は、重
み付け信号をさらに１タイムスロットだけシフトするこ
とによって繰り返され、限界値を下回る信号が検出され
るまでこの手順の反復は継続される。

本発明の別のアスペクトによれば、重み付け信号とＰＰ
Ｍ信号の乗算の反復、その結果の積信号の積分、および
積分された信号の絶対値の積分は、複数の並列的な手順
として行われてもよい。この場合、乗算の反復は、各手
順Ｉこおいて異なったタイムスロットで開始される。す
べての手順において最後の積分の結果得られる信号は相
互に比較され、最小レベルを持つ信号を形成する手順に
対応づけられる重み付け信号の時間位置がＰＰＭ信号の
語クロックと同期しているものと判定される。

実施例 図示の実施例を用いて本発明を詳述する。

第１図ａ）のパルスダイヤグラムはＰＰＭ信号（パルス
位置変調信号）の１例を示す。英語文献中ではパルス位
置変調（ｐｕｌｓｅｐｏｓｉｔｉｏｎ　ｍｏｄｕｌａ−
ｔｉｏｎ）はＭ　−ＰＰＭと称され、その際、Ｍは１つ
の語内でとり得る可能な位置、−すなわちタイムスロッ
ト−の数、つまり、１つのパルスがその中で生じ得るタ
イムスロットの数を表わす。

第１図ａ）にて示すパルス位置変調信号は例えば４（位
置数）−ＰＰＭ信号である。それというのは長さＷを有
する語の夫々は幅△の４タイムスロットに細分化されて
いるからである。

第２図の基本接続図は、本発明による４　−ＰＰＭ信号
の語クロックを導出する方法の説明に用いられるが、こ
の方法は、一般的に、Ｍ−２、あるいはＭが２以上の場
合のＭ　−ＰＰＭ信号にも適用され得る。

第２図では、パルス位置変調信号（本明細書中ＰＰＭ信
号とも称する）はアナログ動作する乗算器Ｍの入力側Ｉ
に供給される。乗算器Ｍの第２入力端には所謂重み付け
信号が加えられる。

この重み付け信号は当該回路の入力側２に加わるタイム
スロットクロツタから導出され、その際そのクロックは
通常の技法で、例えば移相制御ループ（ＰＬＬ）を用い
て求められ得る。パルス成形回路ＰＦによってはタイム
スロットクロツタからバイポーラ（両極性）信号すなわ
ちその周期がＰＰＭ信号の２倍の語長、つまり、本例で
はタイムスロット幅の８倍に相応するバイポーラ信号が
形成される。重み付け信号（ないし評価信号）は、パル
ス成形回路ＰＦの出力側に現われ、この重み付け信号の
立上りエツジは、ＰＰＭ信号のタイムスロットのうちの
１つの開始と正確に一致する。図示されてはいないが、
パルス成形回路ＰＦは、カウンタ、７リツプフロツプ、
およびコンパレータから構成され得る。

カウンタは、ＰＰＭ信号の各タイムスロットの開始ヲ示
すパルスを持つタイムスロットクロックを受信し、タイ
ムスロットクロックの四番目のパルスごとに、プリップ
フロップを切換える。

まｔ二、カウンタは、四番目のパルスごとにゼロへリセ
ットされる。コンパレータは、７リツグフロツプに接続
されており、プリップ７０ツブの出力が一方の状態にあ
る場合は、正の値（公称値＋１ボルト）を発生し、クリ
ップ７０ツブの出力側が、他方の状態にある場合は負の
値（公称値−１ボルト）を発生する。その結果、８タイ
ムスロットの期間に相応する周期を持つ対称のバイポー
ラの信号が形成される。重み付け信号は遅延装置Ｖを介
してアナログ乗算器Ｍの第２入力端に供給される。遅延
装置Ｖは次のように制御され得る、即ち、それにより重
み付け信号がタイムスロット幅のｎ倍（ｎ＝０．１゜２
・・・）だけ遅延されるように制御され得る。先ず、遅
延装置Ｖはパルス成形回路ＰＦから送出される重み付け
信号を遅延させずに（Ｏ・Δ）を乗算器に導く。

第１図ｂ）〜ｅ）は、バイポーラの重み付け信号により
乗算された第１図ａ）のＰＰＩＪ信号を示すパルス線図
であり、バイポーラの重み付け信号は、ＰＰＭ信号の語
の境界に対し異なった位相位置で示されている。

第１図ｂ）はＰＰＭ信号と、遅延されていないバイポー
ラ重み付け信号との乗算の結果を示す。それにより、重
み付け信号の正の半周期の間に現われるＰＰＭ信号のパ
ルスは正であり、負の半周期の間に現われるＰＰＭ信号
のパルスは反転されることが示されている。第１図ｂ）
にて示すように重み付け信号がＰＰＭ信号の１つの語と
位相同期して始まることを前提とすれば、重み付け信号
の各員の半周期の間に１つのＰＰＭ信号パルスが現われ
、６正の半周期の間に１つのＰＰＭ信号パルスが現われ
る。ＰＰＭ信号とバイポーラの重み付け信号との乗算に
より１つの正のパルスおよび１つの負のパルスが生じる
ので、重み付け信号の全周期（期間）（この場合８・Δ
）に亘っての積信号の積分によってはレベル“０”を有
する信号が生ぜしめられる。しかし、ＰＰＭ信号の語と
位相同期せずに開始する重み付け信号がＰＰＭ信号と乗
算され、その積が積分される場合、信号レベル“Ｏ″と
の偏差が生じる。重み付け信号がＰＰＭ信号の語と位相
同期しない場合（すなわち、重み付け信号の立上がりエ
ツジおよび立下りエツジが語の境界上にない場合）の重
み付け信号を示す例を第１図Ｃから第１図ｅに図示する
。第１１！ｌｃから第１図ｅでは、重み付け信号の２つ
の半濁期中に異なった数のＰＰＭ信号のパルスが現われ
る。積分は、重み付け信号の全周期期間に亘って行われ
るので、積分の結果として、常にゼロとは異なる信号が
送出される。従って、この結果、積信号の積分の結果が
ゼロ信号であれば、重み付け信号がＰＰＭ信号の１つの
語と共に開始することがわかる、つまりＰＰＭ信号の語
クロックは重み付け信号と同期することが示される。ま
た、積分結果がゼロ信号と異なる場合は重み付け信号は
ＰＰＭ信号の語クロックと位相同期していない。

しかし実際には、積分された積信号は、位相同期状態で
あっても、ＰＰＭ信号が常にノイズを含むために、°“
０°′との偏差が生じることとなる。このノイズのため
に、重み付け信号中に現われるパルスのすべてが同じ信
号エネルギを含むわけではない。このように、１つの積
信号だけの積分では、ゼロ信号との偏差がＰＰＭ信号中
のノイズに基くのか、または重み付け信号とＰＰＭ信号
の語クロックとの間に位相同期関係が存在しないことに
基くのか、についての確かな情報が得られない。このよ
うな誤差の原因を排除するために、ＰＰＭ信号は重み付
け信号と連続して数回乗算され（第１図すから第１図ｅ
参照）、各積信号は、上述のように、積分回路Ｉｆにお
いて積分される。その後、積分された積信号の各々は絶
対値形成回路Ｂへ供給される。引き続いて、第一積分に
より生じたすべての信号の絶対値が積分器■２により積
分され、最後に、このようにして生じた信号が、限界値
判別器（判定回路）ＳＥに供給される。後者の（第２の
）積分器Ｉ２により形成された信号が、限界値判別器（
判定回路）１２により設定された限界値を下回る場合、
重み付け信号がＰＰＭ信号の語クロックと位相同期して
いることを確実に判定できる。この場合、遅延回路Ｖの
出力側３における重み付け信号は、ＰＰＭ信号の復調に
用いるため別の回路装置（図示せず）に供給される。積
分器Ｉ２の出力信号が限界値を上回る場合は、位相同期
関係は存在せず、重み付け信号は、ＰＰＭ信号と、上述
の手順に従って、再び繰り返し乗算される。しかしこの
場合、限界値判別器ＳＥにより遅延装置Ｖが制御されて
、重み付け信号が１タイムスロット△だけ遅延して乗算
器Ｍへ導かれる。その結果、新たな乗算の反復は、先行
する乗算の反復に比べてｌタイムスロット△だけずれた
ＰＰＭ信号の時間フレームの中で行われる。各時間がさ
らにｌタイムスロットへだけ遅延される、重み付け信号
とのこうした乗算の反復は、（第１図ｂ〜第１図Ｃ参照
）第二積分器■２が限界値判別器ＳＥの限界値を下回る
まで繰り返される。

絶対値形成回路Ｂが使用される理由は次の通りである。

積分された積信号は、乗算を反復する過程で異なった極
性をとり得るので、これらの異なつｔ；極性を持つ積分
回路■１の出力信号によって、重み付け信号がＰＰＭ信
号の語クロックと位相同期していないにもかかわらず、
所定の限界値を下回る信号が発生されてしまうことがあ
るからである。さらに注意すべきであるのは、ＰＰＭ信
号中に、同じ語が連続して現われる場合、乗算を反復し
ているとき、重み付け信号が特にこの同じ語が連続する
パルスを検出すると、第２積分器■２の出力信号は、位
相同期関係が存在していないにも拘らず、限界値判別器
ＳＥの限界値を下回ることとなる。このような場合の位
相同期関係についての正確な情報を得るため、重み付け
信号は、各乗算の反復において、ＰＰＭ信号中に直ぐ相
次いで連続して現われることのある同一語の絶対最大数
よりも長く連続する語長に亘ってＰＰＭ信号と乗算され
なければならない。

限界値判別器ＳＥは、順次実行さるべき乗算の数の関数
として、ＰＰＭ信号に重畳されたノイズ電力とに依存し
てそれの限界値を適応的に変化させるように構成され得
る。

有利には積分回路１１は２つの並列接続された積分器Ｉ
ｌｌと［１２とから成る。これら積分器は交互に乗算器
Ｍから到来する積分信号を積分する。その際各１方の積
分器は積信号の積分を行い、それに対し、他方の積分器
は先行の積信号の結果を後続の回路ユニットに送出し、
次いでリセットされる。

第２図に示す実施例では積分された積信号の後続処理が
、純アナログ的に行なわれる。これの代わりにデジタル
信号処理を行うこともできる。このために、端子点４と
５との間に設けられた回路ユニットは例えば第３図に示
すものに置換され得る。積分回路１１の出力側にて現わ
れる積信号はサンプル・ホールド回路ＳＨにてサンプリ
ングされ、次いで、サンプル値はＡ−Ｄ変換器ＡＤにて
デジタル信号に変換され、これらデジタル信号はデジタ
ル加算回路ＳＵにて加算される。更に、乗算の反復によ
り生ぜしめられるデジタル加算の結果が、デジタル限界
値判別器ＤＳにて限界値と比較される。

積分回路１１の出力信号の後続処理の別の実施例を第４
図に示す。この場合、積分回路１１のアナログ出力信号
が、コンパレータ、例えば差動アンプＤＶにて基準信号
Ｒ３と比較される。積分回路■１の出力信号が基準信号
を越える場合−すなわちバイポーラ重み付け信号の両周
期半部（両生周期）にて積分の前になされる乗算の際Ｐ
ＰＭ信号の同数のパルスが捕捉検出されていない場合（
第１図Ｃ）〜ｅ）参照）、クロック入力端子Ｔで重み付
け信号を受信するフリップフロップ回路ＦＦは“ｌ　”
にセットされる。ＰＰＭ信号と重み付け信号の乗算の反
復の間生じるフリップフロップ回路ＦＦのすべての“１
　”パルスは、カウンタＺによって計数される。最後に
、デジタルコンパレータであるロジック回路ＬＳにより
、カウンタＺにて捕捉検出された１１１１１パルスが、
限界値数と比較される。上記限界値をｌ　”パルスの数
が越えると、ＰＰＭ信号と乗算される重み付け信号の位
置はＰＰＭ信号の語クロックと位相同期していないもの
と判定される。“ｌ　”パルスの数が限界値数を下回る
場合、同期関係が存するのである。

上述の方法では、重み付け信号の位相同期位置を判定す
るために必要な乗算の反復の全過程は、積分および限界
値判定を含めて、直列的に順次行われる。これに代わる
ものとして、並列的な信号処理も可能である。この場合
、乗算の反復を行い、二回の積分をして限界値判定を行
うまでの上述のステップは、並列的に行われる数回の手
順において実行される。第２図の実施例ではＳ並列的な
手順を実行するための回路は、複数の並列回路分岐を有
し、これらの複数の並列回路分岐の各々は、端子点ｌと
５との間に用いられ、第２図の回路実施例に示されてい
る回路分岐と同様に構成され、またその別の実施例は第
３図および第４図に図示されているが、アナログ限界値
判別器ＳＨないしデジタル限界値判別器ＤＥ、および、
ロジック回路ＬＳは用いられない。このような回路配置
構成は、第２〜第４図回路から極めて容易に、そこに設
けられた回路分岐のたんなる並列接続によって導出され
得る。並列的な手順の各々については、各並列回路分岐
の乗算器は、ＰＰＭ信号の１タイムスロットずつ時間が
ずらされた重み付け信号を受信し、その結果、重み付け
信号の乗算の反復は、並列回路分岐の各々において、Ｐ
ＰＭ信号の異なった時間フレームに亘って行われる。

並列的手順により生じる信号は相互に比較される。その
際、最も小さいレベルを有する信号を生じさせたプロセ
デュア（手順）に対応づけられた、重み付け信号の時間
位置が、ＰＰＭ信号の語クロックに対して同期している
ものと判定される。上記信号の比較対照は並列回路分岐
の出力側に接続された比較回路により行われる。

上述の並列回路分岐を適用するシステムは、第５図に示
されている。入力端子５０は、タイムスロットクロック
を受信し、パルス成形回路５２はバイポーラの重み付け
信号を形成し、それを遅延回路５４へ供給する。遅延回
路５４は亘列に接続された３つの遅延素子５６を有する
。各遅延素子５６は、４−ＰＰＭ信号の１つのスロット
輻Δに相応する間隔で遅延を行う。したがって、次のこ
とが明らかになる。すなわち、導線５８は重み付け信号
を遅延のない状態で（すなわちｎ△の遅延で、この場合
ｎ＝０）伝送する。導線６０は、重み付け信号を１スロ
ット幅（すなわちｎΔ、ｎ＝１）に相応する遅延で伝送
する。同様に導線６２および６４は、各々重み付け信号
を２および３倍の幅に相応する遅延で伝送する。その結
果、第１図ａで示したように、−語の中の４つのスロッ
トの各々は、導線５８−６４のうちの１つの導線上の信
号に相応する。

４−ＰＰＭ信号は入力端子６６に与えられ、この入力端
子は４−ＰＰＭ信号をミクサ６８．７０．７２８よび７
４の各々の入力側に分配する。

第５図に示された並列回路分岐の一番上には、ミクサ６
８が攬分回路７６、絶対値形成回路７８、および積分器
８０とともに設けられている。この一番上の回路分岐の
ミクサ６８は、導線５８を介して重み付け信号を受信す
る。この回路分岐は、第２図に関して上述された方法と
同じ方法で動作する。第５図に示された第二の分岐回路
は、ミクサ７０、積分回路８２、絶対値形成回路８４、
および積分器８６を備えている。この第二の回路分岐は
、（−回遅延された）重み付け信号を導線６０を介して
受信する。第５図の回路は、図示のようにさらに２つの
分岐を有している。

さらに第５図では、比較回路８８が回路分岐の各々の最
後の積分器からの出力信号を受信する。比較回路８８は
、受信した値のうち最低値を判別し、２ビット出力信号
をアナログマルチプレクサ９０に供給する。マルチプレ
クサ９０は、最低値を持つ回路分岐を識別する。その後
、マルチプレクサ９０は、導線５８−６４のいずれかの
適当な導線を、出力端子９２に接続する。例えば、一番
上の回路分岐の積分器８０の出力が最低である場合は、
遅延されない重み付け信号が端子９２に現われる。第二
の回路分岐の積分器８６の出力が最低である場合は、−
回遅延された重み付け信号が端子９２に現われる第６図
は、第２図の遅延装置Ｖに適用可能な回路が図示されて
いる。第２図および第６図の双方に関して、遅延装置Ｖ
は、バイポーラの重み付け信号を導線１００を介して受
信し、直列に接続された３つの遅延素子１０２にその重
み付け信号を分配する。これらの各遅延素子ｌ。

２の各々によって行われる遅延は、■タイムスロットの
期間△に相応する。その結果、アナログマルチプレクサ
２０４によって受信される４つの入力信号は、ｎΔ（ｎ
＝０，１．２．３）によって遅延された重み付け信号に
相応する。

単安定マルチバイブレータ（ワン・ショットマルチ）１
０６は、限界値判別器ＳＥからの信号を導線１０８を介
して受信する。ワン・ショット１０６は限界値判別器Ｓ
Ｅからの信号の正の立上りエツジによってトリガされ、
カウンタｌｌＯに短い幅のパルスを放出する。カウンタ
ｌｌＯは、２ビツトの出力を有し、４回目の入力パルス
があるごとにゼロへ戻る四分側カウンタ（ｄｉｖｉｄｅ
−ｂｙ−ｆｏｕｒ　ｃｏｕｎｔｅｒ）である。カウンタ
１１０のカウントは、マルチプレクサ１０４への入力の
うちのいずれが乗算器Ｍおよび積分回路Ｉｆへ導線１１
２を介して伝達されるかを判定する。この同じ信号は、
導線１１４を介して出力端子３へ伝送される。

本明細書は、ドイツ連邦共和国特許出願第３７３２２８
７．７号（ｐ３７３２２８７．７）、１９８７年９月２
５日付に開示された内容に関し、その明細書全文が本明
細書に採用されている。

上述された本発明は、様々な変形や応用が可能であり、
それらは、本発明の特許請求の範囲と同等の趣意および
範囲に含まれるものとされる。

発明の効果 本発明によりＰＰＭ信号中に挿入される同期化語が不要
でありかつしかもわずかな回路コストで語クロックの可
及的に誤りのない導出が可能になるＰＰＭ信号の語クロ
ックの導出方法を実現できる。

【図面の簡単な説明】

第１図は、パルス位置変調信号の一例を示すパルス線図
、第２図は、本発明の実施例によるＰＰＭ信号の語クロ
ックを導出するための回路ブロック線図、第３図は、第
２図の回路装置の一部分の代わりに用いられ得るデジタ
ル回路装置を示すブロック線図、第４図は、第２図の回
路装置の一部分の代わりに用いられ得る別のデジタル回
路装置を示すブロック線図、第５図は、並列回路分岐を
適用する本発明の実施例によるＰＰＭ信号の語クロック
を導出するための回路のブロック線図、第６図は、第２
図の実施例で用いられ得る遅延回路を示すブロック線図
であるＭ・・・乗算器、Ｉｔ・・・積分回路、Ｉｌｌ、
１１２、Ｉ２・・・積分器、Ｂ・・・絶対値形成回路、
ＳＥ・・・限界値判別器、■・・・遅延回路、ＰＦ・・
・パルス成形回路、ＳＨ・・・サンプル・ホールド回路
、ＳＵ・・・デジタル加算回路、ＤＳ・・・デジタル限
界値判別器、ＤＶ・・・差動アンプ、ＦＦ・・・フリッ
プフロップ回路、Ｚ・・・カウンタ、ＬＳ・・・ロジッ
ク回路、６８．７０，７２．７４・・・ミクサ、７６゜
８２・・・積分回路、７８．８４・・・絶対値形成回路
、８０．８６・・・積分器、８８・・・比較回路、５２
・・・パルス成形回路、５４・・・遅延回路、５６，１
０２・・・遅延素子、９２，１０４・・・マルチプレク
サ、１０６・・・ワン・ショットマルチ、ｌＩＯ・・・
カウンタ

Claims (1)

1. 【特許請求の範囲】 １、各語が複数のタイムスロットに細分化されており各
   語の複数タイムスロットのいずれかにおいて１つのパル
   スが現われるようにしたパルス位置変調信号の語クロッ
   クの導出方法において、 （ａ）バイポーラの重み付け信号を生成し、該信号は１
   つの語のいずれかのタイムスロットと同期して始まるも
   のであり、また上記信号の周期はパルス位置変調信号の
   語長の偶数倍に相応し、 （ｂ）順次連続する積信号を形成するために、重み付け
   ないし評価信号をパルス幅変調信号と繰り返し乗算し、
   当該乗算ステップ（ｂ）を複数の語長に亘って行い、 （ｃ）第一の積分信号を形成するために各積信号を積分
   し、 （ｄ）第二の積分信号を形成するために前記の第一の積
   分信号の絶対値を積分し、 （ｅ）前記の第二の積分信号を限界値と比較し、 （ｆ）第二の積分信号が限界値を上回る場合は、重み付
   け信号を、パルス位置変調信号に対して１タイムスロッ
   ト分だけシフトし、また第二の積分信号が限界値を上回
   らないないし下回る場合は、重み付け信号は語クロック
   と同期しているものとされ、 （ｇ）ステップ（ｆ）で重み付け信号がシフトされた場
   合は、第二の積分信号が限界値を上回らなくなるないし
   下回るまでステップ（ａ）から（ｆ）を繰り返すことを
   特徴とするパルス位置変調信号の語クロックの導出方法
   。 ２、ステップ（ｂ）における乗算の数とパルス位置変調
   信号に重畳されるノイズ電力との関数である限界値を用
   いてステップ（ｅ）を行う請求項１記載の方法。 ３、ステップ（ｂ）は、重み付け信号をパルス位置変調
   信号と、当該パルス位置変調信号中に直ぐ相次いで連続
   して現われ得る同じ語の絶対最大数よりも長い語長に亘
   って、繰り返し乗算する過程を有する請求項１記載の方
   法。 ４、ステップ（ｂ）は、アナログ的乗算を用いて行われ
   る請求項１記載の方法。 ５、各語が複数のタイムスロットに細分化されており各
   語の複数タイムスロットのいずれかにおいて１つのパル
   スが現われるようにしたパルス位置変調信号の語クロッ
   クの導出方法において、 （ａ）バイポーラの重み付け信号を生成し、該信号は１
   つの語のいずれかのタイムスロットと同期して始まるも
   のであり、また上記信号の周期はパルス位置変調信号の
   語長の偶数倍に相応し、 （ｂ）連続する積信号を形成するために、重み付け信号
   をパルス位置変調信号と繰り返し乗算し、当該乗算ステ
   ップ（ｂ）を複数の語に亘って行い、 （ｃ）積分信号を形成するために各積信号を積分し、 （ｄ）当該積分信号をコンパレータを用いて基準信号と
   比較し、 （ｅ）ステップ（ｂ）の間に、積分された信号が基準信
   号を上回る回数を計数し、 （ｆ）ステップ（ｅ）の間に得られた計数値を限界値と
   比較し、 （ｇ）この計数値が限界値を上回る場合は、パルス位置
   変調信号に対して１タイムスロットだけ重み付け信号を
   シフトし、計数値が限界値を下回る場合は重み付け信号
   は語クロックと同期しているものとされ、 （ｈ）ステップ（ｇ）で重み付け信号がシフトされた場
   合は、計数値が限界値を下回るまでステップ（ａ）から
   （ｇ）を繰り返すことを特徴とするパルス位置変調信号
   の語クロックの導出方法。 ６、各語が複数のタイムスロットに細分化されており各
   語の複数タイムスロットのいずれかにおいて１つのパル
   スが現われるようにしたパルス位置変調信号の語クロッ
   クの導出方法において、 （ａ）バイポーラの重み付け信号を生成し、該信号は１
   つの語のいずれかのタイムスロットと同期して始まるも
   のであり、また上記信号の周期はパルス位置変調信号の
   語長の偶数倍に相応し、 （ｂ）次のサブステップ（ｂ−１）から（ｂ−３）まで
   を複数の並列的な手順において実行し、 （ｂ−１）順次連続する積信号を形成する ために、重み付け信号をパルス幅変調信号 と繰り返し乗算し、サブステップ（ｂ−１ ）を複数の語長に亘って行ない、また各手 順に対し異なったタイムスロットの初めに スタートさせ、 （ｂ−２）第一の積分信号を形成するため に各積信号を積分し、 （ｂ−３）第二の積分信号を形成するため に第一の積分信号の絶対値を積分し、 （ｃ）すべての手順における第二の積分信号を相互に比
   較し、最小のレベルを持つ第二の積分信号を生じさせる
   手順に用いられる重み付け信号がパルス位置変調信号の
   語クロックと同期しているものとされることを特徴とす
   るパルス位置変調信号の語クロックの導出方法。 ７、サブステップ（ｂ−１）は、重み付け信号をパルス
   位置変調信号と、当該パルス位置変調信号中に、直ぐ相
   次いで連続して現われ得る同じ語の絶対最大数よりも長
   い語長に亘って繰り返し乗算する過程を有する請求項６
   記載の方法。 ８、サブステップ（ｂ−１）はアナログ的乗算を用いて
   行われる請求項６記載の方法。 ９、各語が複数のタイムスロットに細分化されており各
   語の複数のタイムスロットのいずれかにおいて１つのパ
   ルスが現われるようにしたパルス位置変調信号の語クロ
   ックの導出方法において、 （ａ）バイポーラの重み付け信号を生成し、該信号は１
   つの語のいずれかのタイムスロットと同期して始まるも
   のであり、また上記信号の周期はパルス位置変調信号の
   語長の偶数倍に相応し、 （ｂ）次のサブステップ（ｂ−１）から（ｂ−４）まで
   を複数の並列的な手順において実行し、 （ｂ−１）連続する積信号を形成するため に、重み付け信号をパルス幅変調信号と繰 り返し乗算し、サブステップ（ｂ−１）は 複数の語長に亘って行われ、また各手順に 対し異なったタイムスロットの初めに開始 され、 （ｂ−２）積分信号を形成するために各積 信号を積分し、 （ｂ−３）当該積分信号をコンパレータを 用いて基準信号と比較し、 （ｂ−４）サブステップ（ｂ−１）の間に 、積分された信号が基準信号を上回る回数 を計数し、 （ｃ）並列的手順においてサブステップ（ｂ−４）の間
   に得られた計数値を相互に比較し、最小の計数値を生じ
   させる手順において用いられる重み付け信号がパルス位
   置変調信号の語クロックと同期しているものとされるこ
   とを特徴とするパルス位置変調信号の語クロックの導出
   方法。 １０、各語が複数のタイムスロットに細分化されており
   各語の複数タイムスロットのいずれかにおいて１つのパ
   ルスが現われるようにしたパルス位置変調信号の語クロ
   ックを導出するための回路において、 第一の手段では、バイポーラの重み付け信 号を生成し、該信号はいずれかのタイムスロットと同期
   して始まるものであり、また上記信号の周期はパルス位
   置変調信号の語長の偶数倍に相応し、また第一の手段と
   しては、タイムスロットクロックに応答するパルス成形
   回路を有しており、 第二の手段としては、順次連続する積信号 を形成するために重み付け信号をパルス幅変調信号と繰
   り返し乗算し、この乗算の反復は複数の語長に亘り、第
   二の手段としては、 １つの出力側と重み付け信号を受信する第一の入力側を
   持つアナログ乗算器を有しており、 第三の手段としては、第一の積分信号を形 成するために各積信号を積分し、第三の手段としては、
   積信号を積分するために乗算器の出力側に接続された積
   分回路を有し、 第四の手段としては、第二の積分信号を形 成するために第一の積分信号の絶対値を積分し、この第
   四の手段は別の積分回路を備え、この別の積分回路は１
   つの出力側を有し、 第五の手段としては、第二の積分信号を限 界値と比較し、この第五の手段は、前記の別の積分回路
   の出力側に接続された限界値判別器を備え、 第六の手段としては、第二の積分信号が限 界値を上回る場合、パルス位置変調信号に対して１タイ
   ムスロット分重み付け信号をシフトし、第二の積分信号
   が限界値を下回る場合は、重み付け信号は語クロックと
   同期しているものとされ、第六の手段としては、第二の
   積分信号が限界値を上回る場合、限界値判定器によって
   作動される遅延回路を備え、この遅延回路は、そのとき
   重み付け信号を、パルス位置変調信号の１タイムスロッ
   トに相応する期間だけ遅延することを特徴とするパルス
   位置変調信号の語クロックを導出するための回路装置。 １１、第三の手段における積分回路は２つの並列積分器
   から成り、該積分器は、順次連続して積信号を交互に積
   分する請求項１０記載の回路装置。 １２、各語が複数のタイムスロットに細分化されており
   各語の複数タイムスロットのいずれかにおいて１つのパ
   ルスが現われるようにしたパルス位置変調信号の語クロ
   ックを導出するための回路において、 第一の手段ではバイポーラの重み付け信号 を生成し、該信号はいずれかのタイムスロットと同期し
   て始まるものであり、また上記信号の周期はパルス位置
   変調信号の語長の偶数倍に相応し、また第一の手段とし
   ては、タイムスロットクロックに応答するパルス成形回
   路を有しており、第一の手段は付加的に、パルス位置変
   調信号の１タイムスロットの期間の整数倍だけ重み付け
   信号を遅延する手段を有しており、 複数の並列回路分岐を備え、各回路分岐に おいて、 第二の手段としては、順次連続する積信号 を形成するために、重み付け信号をパルス幅変調信号と
   繰り返し乗算し、この乗算の反復を、複数の語長に亘っ
   て行い、この第二の手段は、１つの出力側を有するアナ
   ログ乗算器を備え、このアナログ乗算器は、パルス位置
   変調信号を受信する第一の入力側と第一の手段からの重
   み付け信号を受信する第二の入力側とを有し、 第三の手段としては、第一の積分信号を形 成するために各積信号を積分し、第三の手段は、積信号
   を乗算するための乗算器の出力側に接続された積分回路
   を有し、 第四の手段としては、第二の積分信号を形 成するために第一の積分信号の絶対値を積分し、第四の
   手段は別の積分回路を有し、この別の積分回路は１つの
   出力側を有し、 各回路分岐の第二の手段で設けられた乗算 器は、１タイムスロットの期間の異なる整数倍だけ遅延
   された重み付け信号を第一の手段から受信し、その結果
   、各回路分岐において、第二の手段による乗算の反復は
   、それにより、パルス位置変調信号の異なる部分に亘っ
   て行われ、 第五の手段としては、各回路分岐の第四の 手段により形成される第二の積分信号を相互に比較し、
   第五の手段は前記の別の積分回路の出力側に接続された
   比較回路を備え、該比較回路は第二の積分信号のいずれ
   が最小レベルを持つかを判定し、最低レベルを持つ第二
   の積分信号は、パルス位置変調信号の語クロックと同期
   しているものとされることを特徴とするパルス位置変調
   信号の語クロックを導出するための回路装置。 １３、並列回路分岐の各々に対し各々の第三の手段に設
   けられる積分回路が、順次連続する積信号を交互に積分
   する２つの並列積分器を有する請求項１２記載の回路装
   置。