SU1538266A1

SU1538266A1 - Устройство дл формировани линейного сигнала

Info

Publication number: SU1538266A1
Application number: SU884396120A
Authority: SU
Inventors: Леонид Алексеевич Кузнецов; Эдуард Петрович Лонч; Владимир Яковлевич Середкин
Original assignee: Предприятие П/Я М-5308
Priority date: 1988-03-23
Filing date: 1988-03-23
Publication date: 1990-01-23

Abstract

Изобретение относитс к электросв зи. Цель изобретени - формирование сигнала узкого спектра с малой занимаемой полосой частот. Устройство содержит источник 1 цифрового сигнала, источник 2 синхросигналов, блок ключей 3, дифференциальный усилитель 4, RC-фильтр 5, согласующий блок 6, инвертор 7, резисторный делитель 8, регистр 9 сдвига. Цель достигаетс введением кодирующего блока 11, преобразующего входной сигнал в код Мюллера, и коммутатора 10, который в зависимости от управл ющих сигналов с выхода кодирующего блока 11 коммутирует на свой выход одну из трех последовательностей с источника 2, поступающую на тактовый вход регистра 9. Сигналы с регистра 9 суммируютс с помощью делител 8 и поступают в блок ключей 3, где происходит коммутаци сигнала на соответствующий вход усилител 4. Далее сигнал через фильтр 5 и согласующий блок 6 поступает на выход устройства. При этом спектральна плотность мощности передаваемого по линии св зи сигнала занимает полосу частот, равную тактовой частоте передачи. Это позвол ет увеличить дальность передачи или скорость передаваемой информации. 2 ил.

Description

Фиг.1

Изобретение относитс к электросв зи и может быть использовано в Цифроьых системах передачи по симметричным кабельным лини м.

Цель изобретени - формирование сигнала узкого спектра с малой занимаемой полосой частот.

На фиг.1 приведена структурна электрическа схема устройства дл формировани линейного сигнала; на ф|иг.2 - временные диаграммы, по сн ющие принцип функционировани устройства .

Устройство дл формировани линейного сигнала содержит источник 1 цифрового сигнала, источник 2 синхросигналов , блок 3 ключей, дифференциальный усилитель 4, RC-фильтр 5, согласующий блок 6, инвертор 7, ре- з сторный делитель 8 и регистр 9 сдвига, а также содержит коммутатор 10 и кодирующий блок 11„

Устройство работает следующим образом .

Двоичный сигнал от источника 1 цифрового сигнала (фиг.2,а) поступает на первый вход кодирующего блока 11. На второй и третий входы этого блока поступают тактовые сигналы от источника 2 синхросигналов с его первого и второго выходов (фиг„2,б и в).

Кодирующий блок 11 преобразует вводной сигнал в код Мюллера (фиг«2ж Закодированный сигнал в пр мом и ин- вЬрсном виде через четвертый и п тый выходы поступает на второй и третий входы блока 3 ключей. Интервал времени между переходами в закодированном сигнале может составл ть один, два или 3/2 единичных интервала исходного сигнала. Одновременно на первом , второй и третьем выходах кодирующего блока 11 по вл ютс сопровождг ющие полученные посылки управл ющие сигналы (фиг.2,и,к и л соответственно ). При этом началу посылки определенной длительности соответствует начало соответствующего управл ющего импульса.

На шестом выходе кодирующего блок 11 формируетс импульсна последовательность , в которой каждому интервалу между переходами соответствует положительный импульс длительностью в половину данного интервала (фиг, 2,з) Источник 2 синхросигнала вырабатывает на своих третьем, четвертом и п том выходах импульсные последовательности (фиг.2,г, д и е ). Коммутатор 10 в зависимости от управл ющих сигналов с выхода кодирующего блока 11 коммутирует на свой выход одну из трех последовательностей с источника 2 синхросигналов (фйг„2,м). Сигнал с выхода коммутатора 10 поступает на

Q тактовый вход регистра 9 сдвига.

Управление направлением сдвига в регистре 9 сдвига осуществл етс с помощью сигнала с шестого выхода ко- дирующего блока 11 (фиг.2,з J и инвер5 тора 7. В первой половине каждого из интервалов между переходами сигнала производитс сдвиг вправо, а во второй половине - влево. Информационным входом регистра 9 сдвига вл етс его

0 второй вход, Сигналы с выходов регистра 9 сдвига суммируютс с помощью резнеторного делител 8„ Номи- & налы резисторов в нем подбираютс так, что реализуетс функци , изображенна

5 на фиг.2,н. Далее сигнал с выхода резисторного делител 8 поступает на первый вход блока 3 ключей.

В блоке 3 ключей происходит коммутаци сигнала с реэисторного дели0 тел 8 на пр мой или инвертирующий вход дифференциального усилител 4, в зависимости от значени сигналов, действующих на втором и третьем входах блока 3 ключей.

5 I

С выхода дифференциального усилител 4 сигнал поступает через RC- фильтр 5 на вход согласующего блока 6 и далее на выход устройства. Час0 тота среза RC-фильтра 5 может быть выбрана вдвое более высокой, чем тактова частота, что обеспечивает малые искажени сформированного сигнала и хорошую -фильтрацию высоко ас5 тотных составл ющих.

Согласующий блок 6 обеспечивает подачу в линию св зи сигнала требуемой амплитуды и формы.

0

В данном предложении спектральна

плотность мощности передаваемого по линии св зи сигнала занимает полосу частот, примерно равную тактовой частоте передачи, что примерно в два раза меньше, чем в известном устройстве . Это позвол ет увеличить дальность передачи или скорость передаваемой информации.

51

Claims

Формула изобретени

Устройство дл формировани линейного сигнала, содержащее источник цифрового сигнала, источник синхросигналов , последовательно соединенные блок ключей, дифференциальный усилитель, RC-фильтр и согласующий блок, инвертор, резисторный делитель и регистр сдвига, выходы которого соединены с входами резисторного делител , выход которого подключен к первому входу блока ключей, при этом выходы согласующего блока вл ютс выходами устройства, а первый и второй входы регистра сдвига соединены соответственно с выходом и входом инвертора , отличающеес тем, что, с целью формировани сиг382666

нала узкого спектра с малой занимаемой полосой частот, введены коммутатор и кодирующий блок, первый, вто с рой и третий входы которого соединены соответственно с выходом источника цифрового сигнала и первым и вторым выходами источника синхросигналов , третий, четвертый и п тый вы10 ходы которого подключены соответственно к первому, второму и третьему входам коммутатора, выход и четвер- тый, п тый и шестой входы которого соединены соответственно с третьим

15 входом регистра сдвига и первым ; вторым и третьим выходами кодирующего блока, четвертый, п тый и шестой выходы которого подключены соответственно к второму и третьему входам

20 блока ключей и входу инвертора.

Я МгЧ-{ ГП 1-I i-II-1 ГП i-15-If-I

fl-i m m г-i СТ...ГП п r-i гп гп гп гп

и к.

JL

Фие.2