SU564720A1 - Многоканальна система передачи дискретной информации - Google Patents

Description

(54) МНОГОКАНАЛЬНАЯ СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

I

Изобретение относитс  к технике св зи , может использоватьс  в системах передачи дискретной информации.

Известна многоканальна  система передачи дискретной информации, содержаща  на передающей стороне в каждом из кана-лов кодирующий преобразователь, состо щий из поспедоватепьно соединенных формировател  сигнала значащего момента модул ции (ЗММ); шифратора и регистра, другой вход которого соединен с выходом формировател  сигнала значащего момента модул ции, соответствующий вход регистра соединен с дополнительным выходом формировател  сигнала значащего момента модул ции, причем выход регистра кодирующего преобразовател  канала Соединен со входом блока , объединени  каналов, управл ющие входы которого и управл кнцие входы каждого кодирующего преобразовател  соединены с соответст вующими выходами распределител , вход которого соединен с выходом генератора импульсов, а на приемной стороне в из каналов - декодирующий преобразоватепь , состо щий из последовательно соединенных регистра и дешифратора, другой вход которого соединен с выходом блока выделени  сигнала старта , один вход которого соеданен с выходом знакового разр да регистра, а другой - с выходом триггера; при этом вход регистра декодирующего преобразователи первого ка- нала соединен с выходом блока разделени  каналов, управл ющие входы которого и управл ющие входы каждого декодирующего преобразовател  соединены с соответствующим Выходом распределитеп  13

Однако известна  многоканальна  система передает информацию с небольщой скор остью.

Цель изобретени  - повыщение скорости передачи информации. .

Дл  этого в многоканальную систему передачи дискретной информации содержащую на передающей стороне в каждом из каналов кодирующий преобразователь, состо щий из последовательно соединенных формировател  сигнала значащего момента модул ции, шифратора и регистра, другой вход которого соединен с выходом формировател  сигнапа значащего момента мо дуп щпи, а соответствующий вход регистра соединен с допо нитепьным выходом формирйватеп  сигнапа значащего момента модул ции, причем выход регистра коди рующего прообрааоватеп  первого канапа соединен со входом блока объединени  каналов, управ/гаюшие входы которого и управл ющие входы каждого кодирующего преобразовател  соединены с соответствующи ми выходами распределител , вход которого соединен с выходом генератора импульсов, а на приемно/г стороне в каждом из каналов - д кодирующий преобразователь, состо щий из последовательно соединеннглх регистра и деши фратора , другой вход которого соединен с выходом блока виделени  сигнала старта, один выход которого соединен с выходом знакового разр да регистра, а другой -с выход см триггера , при этом вход регистра декодирующего преобразовател  первого канала соединен с выходом блока разделени  каналов, управл ющие входы которого и управл ющие входы каждого декодирующего преобразовател  соединены с соответсавующим выходом распределител  , в каждый из кодирующих преобразователей введены последовательно соедилен ные дополнительные шифратор и регистр, в каж дый из декодирующих преобразователей - последовательно соединенные дополнительные регистр и дешифратор, а также блоки коммутации, причем в кодирующем преобрааователе 1 дополнительный выход шифратора подключен ко входу дополнительного шифратора, а дополнительный выход форми ровател  сигнала значащего момента моду л ции подключен к другому входу дополнительного регистра; выход каждого регистра кодирующего преобразовател , кроме первого канала, и выход каждого дополнительного регистра через блок комму тации подключены к соответствующим вхо блока объединени  каналов, а в декодирук щем преобразователе выход дешифратора. подключен к другому входу дополнительного дешифратора, выход которого подключен ко вх ду триггера, пршхем вход каждого регистра де кодирующего преобразовател , кроме первог канала, и вход каждого дополнительного регистра соед .нены с соответствующими выходами бгока разделени  каналов через блок коммутации, а формирователь сигнала значащего момента модул ции выполнен в виде последовательно соединенных ограничител , формировател  импульсов и одновибратора. причем выход ограничите л  подключен к последовательно соединенным другим формирователю импульсов И одноаибратору, а выходы формирователей импульсов подключены ко входам схемы совпадени . На фиг.. 1 представлена структурна  электрическа  схема передающей стороны многоканальной системы передачи дискрет ной информации, на фиг. 2 - схема приемной стороны многоканальной системы, на фиг. 3-схема формировател  сигнала значащего момента модул ции. Устройство содержит на передающей стороне 1 в каждом из каналов кодирующий преобразователь 2,3,4, состо щий из последовательно соединенных формировател  5 сигнала значащего момента модул ции, .шифратора 6 и регистра 7, другой вход которого соединен с выходом формировател  5, а соответствующий вход регистра соединен С дополнительным выходом формировател , причем выход регистра кодирующего преобразовател  2 первого канала соединен со входом блока 8 объединени  каналов, управл ющие входы которого и управл ющие входы 9 - 13 каждого кодирующего преобразовател  2,3,4 соединены ,с соответствующими выходами 9-13 распределител  14, выход которого соединен с выходом генератора 15 импульсов, а на приемной стороне 16 в каждом из каналов - декодируюйий преобразователь 17, 18, 19, состо щий из последовательно соединенных регистра 20 и дешифратора 21, , другой вход которого соединен с выходом блока 22 выделени  сигнала старта, Один вход блока 22 соединен с выходом знакового разр да регистра 20, а другой - с выходом триггера 23; вход региср а 20 декодирующего преобразовател  17 первого канала соединен с выходом блока 24 разделени  каналов, управл ющие входы которого и управл ющие входы 25-29 каждого декодирующего преобразовател  17, 18, 19 соединены с соответствующим выходом 25-29 распределител  30, а также в каждом из кодирующих преобразователей 2,3,4 последовательно соединенные дополнительные шифратор 31 и регистр 32, в каждом из декодирующих преобразователей 17,18,19 последовательно соединенные дополнительные регистр 33 и дешифратор 34 и блоки 35-44 коммутации, причем в кодирующем преобразователе 2,3,4 дополнительный выход шифратора 6 подключен ко входу дополнительного шифратора 31, а дополнительный выход формировател  5 - к другому входу дополнительного регистра 32. ВыХ.ол каждого регистра 7 копирующего преобразовател  3, 4, кроме первого канала , и выходы дополнительных регистров 32 через баоки 35-39 подк ючены к coco ответе гвующим входам бпока 8, а в дек дирующем преобразователе 17,18,19 выход дешифоатора 21 подключен к другому входу дополнительного дешифратора 34 выход которого подключен ко входу тригге ра 23, причем вход каждого регистра 20 декодирующего преофазовател  18, 19, кроме первого канала, и вход каждого дополнительного регистра 33 соединены с соответствующими выходами блока 24 через блоки 4О-44, а формирователь 5 выпопнен в виде последовательно соединенных ограничител  45, формировагеп  46 импульсов и однорибратора 47, причем выход ограничител  подключен к последовательно соединенным другим формировате лю 48 импульсов и одновибратору 49, а выходы формирователей 46,48 подключены к входам схемы 50-совпадени , и двоичный синхроканал 51. Работа устройства по сн етс  дл  мето да передачи дискретной информации скольг з щий индекс с подтверждением (СИП). При статическом состо нии ДС на входе кодирукэшего преобразовател  2,3,4 до момента времени.на формирователь 5 nt ступает отрицательный потенциал бипол р ного ДС. Пол рность сигнала соответству-/ ет значению передаваемого ДС. Так, например , при ix tjf на вход поступает посылка отрицательной поп рности, соответствующей логич-ескому нулю. На выходе формировател  5 при этом формируетс  однопол рный ДС. На распределитепь 14 с генератора 15 поступает последователь ность тактовых импульсов (ТИ). На последовательные входы регистров 7 и 32 до момента i - i подаетс  сигнаг О, который продвигаетс  по регистрам 7 и 32, и на выходах их формируетс  последовател ность подтверждени  состо ни  ДС, До йомента BpeiOieHH передаютс  нули, т. е. импульсы отсутствуют. При изменении знака на входе канапа на выходе формировател  5 формируетс  импульс ЗММ, который служит управл ющим сигналом дл  работы шифраторов 6 и 31 и дл  записи стартового импульса кодовой комбинации в регистр На выходах шифраторов 6, 31 формируе . с  кодова  комбинаци , первый символ KOJ- торой несет информацию о знаке ЗММ, а совокупность Остальных символов представл ет собой двоичный код числа, соответствующего временному попожению ЗММ или номеру зоны, в которой формируетс  ЗММ. Временные зоны прив заны, т. е. Сфазированы с началом периодов импупьсов считывани , которые считывают информацию с регистров 7,32 в синхронные кан лы. Шифраторы 6,31 построены так, что шифратор 6 выдает в регистр 7 число, соответствущее номеру зоны по грубой шкале, например, дл  трехразр дного шифратора от первой зоны до восьмой. Шифратор 31, например, на три разр да, формирует код числа точной щкапы от первой до восьмой части каждой зоны грубой шкалы. Кодовые комбинации, записанные в момент по влени  ЗММ в регистр 7 и дополнительный регистр 32, несут, таким образом, информацию о положении во времени ЗММ относительно периода синхронного канала св зи, так как скорость в канале равна скорости продвижени , и считывани информации с регистра 7, и при организации канала передачи данных с по вышенной скоростью (или с повышенной точностью ) i можно использовать информацию дополнительного регистра 32, передава  ее в аналогичный синхронный канал. Когда по всем каналам устройства необходимо передавать сигргапы с одинаковой скоростью (не выше предельной дл  каждого канала), блоки 35,38, включенные в основные выходы кодирующих преобразователей 2,3,4 и блоки 41,43, вклк ченные в основные входы декодирующих преобразователей (32 и 36), замкнуты, а блоки 35,37, 39, включенные в дополнительные выходы кодирующих преобразовате- лей 2,3,4 и блоки 40,42,44, включенныев дополнительные входы декодирующих преобразователей 17,18,19, paзo ucнyты. При этом сигнал с основного выхода кодирующего преобразовател  2,3,4.через блок 8, двоичный синхроканал 51 и блок 24 проходит на основной вход соответствующего декодирующего преобразовател  17,18,19. Синхронность и синфазность работы рас пределителей 14,30 обеспечиваетс  системой синхронизации (не показанной на чертеже ) известными методами. При организации канала дл  передачи двоичного сигнала с повышенной скоростью, например по первому канапу, -образованноAiy кодирующим и декодирующим преобразоватеп ми 2,17, выключают блоки 36 и 41 и включаю,т блоки 35 и 4О. При этом информаци  с дополнительного кодирующего преобразовател  2 попадает через блок 35 на вход второго канала блоков 8,24 и с выхода последнего через бпок 40 - на допопннтепьный вход декодирующего преобразоватед  17. Таким образом, повысив качество информации о времени возникновё- ни  ЗММ,МОЖНО передавать двоичные сипкапы с повышенной скоростью. Индивидуальные синхронные сигналы от каждого коналоч блока 24 поступают на ооновнрй и допопнйгепьный входы индивидуапьного дшсодирующего j преобразовател , т.е. на поспедоБагельныё ; входы регистра 20 и дрпблнитепьногр регистра 32 и записываюгсй в эти регистры импульсами продвижени , которые синхронны и синфааны с ймпуп сами считывани  на передаче. Работой распредепитеп  30 приемной стороны 1 кёгок даальной 1 системы передачи  нскрвт Нрййнформа11ии управл ют тактовые ймпульсы от генераторного оборудовани  (на Hsp-ft не показано).

В исходном режиме (до момента е . мёШи i) состо ние триггера 23 совпадает со аначением знакового разр да регистра . 20. На выходе бпгока 22 сигнал отсутствует . Двоичный сигнал на выходе триггера 23 -сохран етг статическое состо ние (например нулевое). При по влении в зна .ковом разр де регистра 2О стартового импульса (в данном случае единицы) на выходе гблока.;22 оказываетс  импульс, запускающий дешифраторы 21 и 3.4. В дешифраторе 21 восст навпиваетс  номер абны кодировани  по грубой шкапе, в допоанительном дешифраторе 34 - номер соответствующей части (в данном случае одной из восьми частей), каждой зоны грубой шкаты. По окончании дешифрации управл ю ,щий сигнал поступает на вход триггера

23, на выходе которого формируетс  двоичный -сигнал.

Формирователь работает следующим обра зом. На вход ограничител  45 подаетс 

бипол рный двоичный сигнал с кодировкой погических единиц положительной пол рностью и логических нулей отрицательн пол рностью. На выходе ограничител  ,45 этот.сигнал ограничиваетс  до величин, не превышающих допустимых значений дл  входов формирователей 46,48. Формироваtema 46,48 работают таким образом, что при отсутствии информационного сигнала на входах и выходах формируетс  потенциал нул 

Если на входе ограничител  45 сигнал отсутствует, например, | в случае обрыва линии или не передаетс , то на выходах формирователей 46,48 формируютс  одновременно потенциалы нул , и схема 50 вырабатывает сигнал логической единицы, который соответствует сигналу пропадание двоичного сигнала и может использоватьс  в системах сигнализации и устройствах блокировки, которые в. случа х пропадани  сигнала на входе вырабатываю1 на передаче заранее обуславливаемый сиг нал. Одновибраторы 47и 49, срабатыва  от заднего фронта импульсов,-. поступак щих на их входы,, выдают импульсы, соответствующие изменению пол рности входного сигнала - значащего момента модул ЦЙИ .

На выходах одновибраторов 47,49 формируютс  импульсы, соответствующие сигналам ЗММ единиц и ЗММ нулей . Эти сигналы необходимы дл  работы кодирующих преобразователей 2,3,4.

Claims (2)

1. Многоканальна  система передачи дискретной информации, содержаща  на передающей стороне в каждом из канапов кодирующий преобразователь, состо щий из последовательно соединенных формир.ователн С  гнала значащего момента модул ции . Шифратора и регистра, другой вход которого соединен с выходом формировате л  сигнала значащего момента модул ции, а соответствующий вход регистра соединен с дополнительным выходом формировател  Сигнала значащего момента модул ции, причем выход регистра кодирующего преобразовател  первого канала соединен со входом блока объединени  каналов, управл  щие входы которого и управл ющие входы каждого кодирующего преобразовател  .соединены с соответствую ими выходами распределител , вход которого соединенс выходом генератора импульсов, а на приемной стороне в каждом из канало&декодирующий преобразователь, .состо щий из последовательно соединенных регистра и дешифратора, другой вход которого соединен с выходом блока выделени  сиг нала старта, один выход .которого соединен с выходом знакового разр да регистра , а другой - с выходом триггера, при этом вход регистра декодирующего преобразовател  первого канала соединен с выходом блока разделени  каналов, управл к - . шие входы которого и управл ющие входы каждого декодирующего преобразовател  соединены с соответствующим выходом распределител , отличающа с  тем, 4TOJ с целью повьпиени  скорости передачи информации, в каждый ио кодиру|о щих преобразователей введены последовательно соединенные дополнительные шифратор и регистр, в каждый из декодирующих преобразователей - последовательно соединенные дополнительные реги.тр и дешифратор , а также блоки : коммутации, причем в кодирующем преобразователе дополнительный выход шифратора подключен ко входу дополнительного шифратора, а дополНительнЁгй выход формировател  сигнала

вначашего момента модул ции подключен к другому входу допопнитепьного регистра, при этом выход каждого регисщА хадиру1р Шдго преобразовател , кроме | Первого кака па, и выход каждого дЬпопи тепьногррёгис ра ч€1реабпок коммутации подключены к соответствующим входам блока рбьедине ни  каналов, а а декодирующем преоС азо вателе выход дешифратора подключен к другому входу дополнительного деипфрато ра, выход которого подключен ко входу триггера, причем вход каждого регистра декодирующего преобразовател , кроме пер вого канала, и вход каждого дополнитель ного регистра соединены с соответствукн шими выходами блока раэделенна каналов через блок коммутации.

2. Система по п. 1, о т л и ч а ю (Ц а   с   тем, что формирователь сигва Ла значащего момента модуп ции ш шопнен в виде последовательно соединенных ограничител , фор мир оваФел  импульсов и одновибратора , причем выход ограничител  по4 ключен к последовательно соединенным , рругим фррмирователю импульсов и одновибратору , а выходы формирователей имаульсов подключеньгко входам схемы совпадени .

Источники информации, прин тые во вни-, мание при экспертизе:

1. Авторское свидетельство СССР ,№ 313302,|Н 04 В 3/04, 1971/

fuz.3