SU1290532A1 - Декодирующее устройство - Google Patents

Abstract

Изобретение относитс  к облас- ти вычислительной техники. Его использование в системах передачи цифровых данных позвол ет повысить надежность функционировани  декодирующего устройства , содержащего селектор второго импульса и регистр сдвига. Благодар  введению селектора первого импульса и блока регулируемой задержки .обеспечиваетс  правильное декодирование кода . 2 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к вычислительной . технике и может быть исполь- зов ано в системах передачи цифровых данных.

Цель изобретени  - повышение на- дежности функционировани .

На фиг.1 изображена функциональна  схема устройства; на фиг.2 - временные диаграммы его работы дл  кода НДВ-3. .

Декодирующее устройство содержит селектор 1 второго импульса, селектор 2 первого импульса, регистр 3 сдвига, блок 4 регулируемой задержки , пр мой 5 и инверсный 6 информа- ционные входы, тактовый.вход 7 и выход 8.

Селектор 1 второго импульса включает в себ  первый 9 и второй 10 элементы НЕ, первый 11 и второй 12триггеры , первый 13 и второй 14 элементы ИЛИ-НЕ, шину 15 сигнала 1, входы 16-20 (с первого по п тый). Селектор 2 первого импульса выполнен на первом 21 и йтором 22 элементах ИЛИ-НЕ.

На фиг. 2 а приведен исходный двоичный сигналJ б - сигнал в коде НДВ-3i в,г - пр мой и инверсный сигналы на входах 5 и 6, д,е - сигналы на выходах элементов НЕ 9 и 10I ж,з - сигналы на пр мых выходах триггеров 11 и 12, и,к - сигналы на инверсных выходах триггеров 11 и 12) л - сигнал на .первом выходе 16 селектора 1; м - сигнал на выходе селектора 2, н - сигнал на выходе третьего разр да регистра 3j о - сигнал -на выходе 8 устройства.

Принцип работы устройства основан

на алгоритме образовани  бипол рного кода НДВ-И; в котором последовательность из (п+1) нулей подр д замен етс  на другую последовательность двоичньГх символов. Например, дл  кода НДВ-3 последовательность из четырех нулей подр д 0000 замен етс  на последовательность OOOV или таким образомj чтобы между двум  вставками V было нечетное число импульсов В или в и В (где 8 - инверси  импульса В). Допустим, что исходна  ко- дова  последовательность проходит следующие состо ни  по тактовым ин .тервалам: 1000001000001000000... Обозначим ее черезб ОООООВОООООВОООООО тогда последовательность в коде НДВ-3 имеет вид

11001 Of00010100011001100

или

0

0

5

0

г

.,

0

в е oovoBOOovofeooov ,

в коде НДВ-4:

ее ooov6000ov6 OOOOV& OOOVB.. .

Эти последовательности передаютс  в линию в виде бипол рных импульсов в коде НДВ-3:

...+-00-0+000+0-000-+00+-00..., в коде НДВ-4;

...+-000-+0000+-0000-+000+-0...

При декодировании выдел ютс  вта- рые импульсы V, которые должны исключить из последовательности импульсы В. В общем случае в коде НДВ-п исход  из алгоритма кодированна  импульсы V должны обнул ть п-й разр д регистра: сдвига, который осуществл ет задержку импульсов Ь и В .

Декодирующее устройство работает следующим образом,

. На входы 5 и 6 поступают нормализованные посылки положительной и отрицательной пол рности НДВ-3 кода фиг.2 в,г). В селекторе 1 второго импульса происходит выделение каждого второго импульса в посылке одной пол рности. В селекторе 1 входные сигналы поступают на входы синхронизации триггеров 11 и 12, переписыва  в них единичных сигнал. Первоначальна  установка (обнуление) триг- .геров 11 и 12, обеспечиваетс  инвертированными в элементах НЕ 10 и 9 входными сигналами. Входные сигналы и сигналы, с пр мых выходов тригге- рой 1.1 и 12 поступают на селектор 2 первого импульса, выходной сигнал которого записываетс  в регистр 3 сдвига . В последовательности импульсов, задержанной, на три такта в регистре 3 сдвига, сигналом с первого выхода 16 селектора 1 обнул ютс  импульсы V - условные вставки. В результате чего обеспечиваетс  восстановлени  исходного сигнала.

I

Регистр 3 сдвига нормально функционирует в случае временного совмещени  тактовых и информационных сигналов . Это осуществл етс  путем изменени  величины задержки блока 4 регулируемой задержки, который может быть выполнен в виде коаксиального кабел , длина которого выбираетс  из услови  оптимального совмещени  во времени тактовых и информационных сигналов.

Таким образом, обеспечиваетс  правильное декодирование сигнала в коде НДВ-п.

Claims (3)

1. Декодирующее устройство, содержащее регистр сдвига и селектор второго импульса, первый и второй входы которого  вл ютс  соответственно пр - мым и инверсным информационными входами устройства, отличающеес  тем, что, с целью повышени  надежности функционировани , в него введены селектор-первого импульса и блок -регулируемой задержки, вход которого  вл етс  тактовым входом устройства , выход - подключен ко входу синхронизации регистра сдвига, первый

15

чены к входам обнулени  соответстве но второго и первого триггеров, инверсные выходы которых подключены к первым входам соответствуницих элементов ИЛИ-НЕ, выходы которых объед нены и подключены к первому выходу селектора второго импульса, вход си хронизации первого триггера вход первого .элемента НЕ и второй вхо первого элемента ИЛИ-НЕ объединены  вл ютс  первым входом и вторым выходом селектора второго импульса, пр мой выход первого триггера  вл етс  третьим выходом селектора втор го импульса, вход синхронизации вто рого триггера, вход второго элемента НЕ и второй вход второго элемента ИЛИ-НЕ объединены и  вл ютс  вто рым входом и четвертым выходом селе

выход селектора второго импульса сое- тора второго импульса,пр мой выход

динен со входом обнулени  п-го разр да регистра сдвига, где ,3,4,.. дл  кодов НДВ-п, входы селектора второго импульса со второго по п тый подключены ко входам соответственно с первого по четвертый селектора первого импульса, выход которого соединен с информационным вхадом .регистра сдвига, выход которого  вл етс  выходом устройства.

2. Устройство по П.1, отличающеес  тем, что селектор второго импульса выполнен на первом и втором триггерах, первом и.втором элементах ИЛИг-НЕ и первом и втором элементах НЕ, выходы которых подклю

чены к входам обнулени  соответственно второго и первого триггеров, инверсные выходы которых подключены к первым входам соответствуницих элементов ИЛИ-НЕ, выходы которых объединены и подключены к первому выходу селектора второго импульса, вход синхронизации первого триггера вход первого .элемента НЕ и второй вход первого элемента ИЛИ-НЕ объединены и  вл ютс  первым входом и вторым выходом селектора второго импульса, пр мой выход первого триггера  вл етс  третьим выходом селектора второго импульса, вход синхронизации второго триггера, вход второго элемента НЕ и второй вход второго элемента ИЛИ-НЕ объединены и  вл ютс  вторым входом и четвертым выходом селек

0

5

второго триггера  вл етс  п тым выходом селектора второго импульса, информационные входы первого и второго триггеров объединены и подключены к шине сигнала логической единицы.

3. Устройство по П.1, отличающеес  тем, что селектор первого импульса выполнен на двух элементах ИЛИ-НЕ, первый и второй входы первого и первый и второй входы вто- рого элементов ИЛИ-НЕ  вл ютс  входами соответственно с первого по четвертый селектора первого импульса, выходы обоих элементов ИЛИ-НЕ объединены и подключены к выходу селектора первого, импульса.