SU1021010A1 - Устройство дл передачи цифровой информации - Google Patents

Устройство дл передачи цифровой информации Download PDF

Info

Publication number
SU1021010A1
SU1021010A1 SU813262112A SU3262112A SU1021010A1 SU 1021010 A1 SU1021010 A1 SU 1021010A1 SU 813262112 A SU813262112 A SU 813262112A SU 3262112 A SU3262112 A SU 3262112A SU 1021010 A1 SU1021010 A1 SU 1021010A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
regeneration
elements
Prior art date
Application number
SU813262112A
Other languages
English (en)
Inventor
Александр Сергеевич Малахов
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU813262112A priority Critical patent/SU1021010A1/ru
Application granted granted Critical
Publication of SU1021010A1 publication Critical patent/SU1021010A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее счетный триггер, пр мой выход которого соединен с первым входом первого элемента И, второй вход которого соедииен с инфс мационным входом счетного триггера и с первым входом второго элемента И, второй вход которого соединен с . ищ ерсным выходом счетного триггера, а также первый тригг регенерации, пр мой выход которого соединен с входом формировател  импульсов положительной полезности, выход которого соединен с выходом формировател  импульсов отрицательной пол$фнйсти, вход которого соединен с щ) мым выходом второго триггера регенерации, стробирующий вход которого соединен со стробщзующим входом первого триггера регенерации и со стробирующим входом счетного триггера, от л и ч а ю щ е е с   тем, что, с целью повышени  помехозащищенности, введены два элемента ИЛИ-НН, третий и четвертый элементы И, элемент задержки , формирователь импульсов и инвертор, j ixofl которого соединен с входом формировател  импульсов и с первыми вхо дами третьего и четвертого элементов И, вторые входы которых соединены с инверсными выходами соответственно первого и второго триггеров регет ераций, установочные вхо/ц 1 которых соединены с выходом элемента задержки, ко входу ког. торОго подключен выход формировател  S импульсов, причем выходы первого и третьего элементов И соединены соответгиГЛ ственно с первым и вторым входами |ш1м вогчэ элемента ИЛИ-НЕ, выход которого р подключен к информационному входу пер д -. вого триггера рёгенерац|га,выходы второго и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента И ЛИ-НЕ, выход tvD. го подключен к информационному входу второго триггера регенерации, а вход инвертора соединен с информационным входом счетного триггера.

Description

1 Изобретен 1е относитс  к технике электрической св зи и может быть ис ;пользовано дл  передачи информации по проводным каналам св зи, Извесл-но устройство дл  передачи цифровой инфсэрмации, содержащее счетный триггер, пр мой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с информационным входом счетного триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом счетного триггера, а также первый триггер регенерации, пр мой выход которого соединен с входом формиро 1ател  импульсов положительной пол рности, выход которого соединен с выходом формировател  импульсов отрицательной пол рности, вход которого соединен с первым выходом второго триггера регенерации, стробирующий вход которого соединен со стробирующим входом первого триггера регенерации и со стробирующим входом счетнрго триггера Однако известное устройство имеет недостаточную помехозащищенность. Цель изобретени  - повышение помехо защищенности. Указанна  цель достигаетс  тем, что в устройство дл  передачи цифровой информации , содержащее счетный триггер, пр мой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с информационным входом счетного триггера и с первым входом второго элемегега И, второй вход которого соединен с инверсным выходом счетного триггера, а также первый триггер регенерации, пр мой выход которого соединен со входом формировател  импуль-40 го сов положительной пол рности, выход которого соединен с выходом формировател  импульсов отрицательной пол рности, вход которого соединен с пр мым выходом второго триггера регенерации, стробирующий вход которого соединен со стробирующим входом первого триггера регенерации и со стробирз/ющим входом счетного тригх а, введень два элемента ИЛИ-НЕ, третий и четвертый элементы И, элемент задержки, формирователь импульсов и инвертор, выход которого соединен с входом формировател  импуль сов и с первыми входами третьего и четверто:го элементов И вторые входы которых соединены с инверсными выхо дами соответётвенно первого и второго триггеров регенерации, установочные входы которых соединены с выходом эле10 мента задер оси, ко входу которого подключен выход формировател  импульсов, причем выходы первого и третьего эле .ментов И соединены соответственно с первым и вторым входами первого эл&мента ИЛИ-НЕ, выход которого подключен к информационному входу первого триггера регенерации, выходы второго и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, выход которого подключен к информационному входу второго триггера регенерации, а вход инвертора соединен с информацион. ным входом счетного триггера. На чертеже приведена структурна  электрическа  схема предлагаемого ycTV ройства. Устройство содержит формирователь 1 импульсов положительной пол рности, формирователь 2 импульсов отрицательной пол рности, счетный триггер 3, инвертор 4,- элементы И 5-8, формирователь 9 импульсов, элементы ИЛИ-НЕ Ю и 11, элемент 12 задержки, триггеры 13 и 14 регенерации. Устройство работает следующим образом . Перва  единица исходной двоичной последовательности кодируетс  импульсом произвольной пол5фности, следующа  за ней единица кодируетс  импульсом противоположной пол  ркости, В начале нулевого тактового интервала, следующего за единичным, формируетс  короткий импульс противоположной пол рности. Это достигаетс  тем что отрицательньтй фронт тактовой последовательности, поступающей на стробирующий вход счетнотриггера 3, переводит его в противоположное состо ние в Toiyt случае, когда на информационном входе этого трш , гера единица исходной двоичной последовательности . При этом, если счетный триггер 3 устанавливаетс  в единичное состо5шие, на информационный вход первого триггера 13 регенерации поступает сигнал Логический ноль через первый элемент ИЛИ-НЕ 10 и первый элемент И 5, а на информационный вход второго триггера 14 регенерации поступает сигнал Логическа  единица через элемент ИЛИ-НЕ и второй элемент И 8. Положительный фронт с робирующёй последовательности устанавливает триггеры 13 и 14 регенера ции в состо5шие, соответствующее сигналам на их информационных входах. Сигнал Логический пр мого выхода первого триггера 13 регенерации включает подкроченный к нему форм:1фователь 1 импульсов положительной пол рности и на выходе устройства формируетс  импульс положительной пол рности. Если счетный триггер 3 устанавливает с  в нулевое состо ние, на информационный вхоа. первого триггера 13 регенерации поступают сигнал Логическа  еди ница через первый элемент ИЛИ-НЕ 10 и первый элемент И 5 , а на информационный вход второго триггера 14 регенерации поступает сигнал Логический ноль через второй элемент ИЛИ-НЕ 11 и элемент И 8. Положительный фронт стрсбируюшей лослеаовательности устанавливает трипге ры 13 V. 14 регенерации в состо ние, соответствующее сигналам на их информапвощпых входах, ригнал Логический ноль Х5 пр мого выхода второго трлггара 14 регенерации включает формирователь 2 импульсов отрща-тельной пол рности и на выходе устройства формирует с  импульс отрицательной пол рности. Ноль исходной двоичной последователь ности, поступающий аа информацион&лй вход счетного триггера 3, запрещает изменение его состо ни  при поступлеиии отрицательного фррнта стробирующей Яоследовательност , а также запирает первый 5 и 8 элементы И Сигнал Логическа  единица с выход инвертора 4 отврывает (третий) 6 и (четвертый) 7 элементы И. Через третий элемент И 6 и первый элемент ИЛИ-НЕ 1О на информационный вход первого триггера 13 регенерации поступает сигнал, соответствующий сос то нию второго триггера регенерации через четвертый элемёЕКГ И 7 и второй эле мент ИЛИ-НЕ 11 поступает, сигнал, соответствующий сосот нш9 пе|Жого триггера 13 регенерации. В. результате пос10 10 пе прихода на стробирующий вход тр агге- Р(% 13 и 14 рёгенерашш положительного; фронта стробирующей последовательное ги { состо оаие этих триггеров- измен етс  на противоположное и если на предыдущем стробирукпием интер ше, на котором пе редавалс  символ логической единицы, был включен форм1фователь 1 импульсов положительной пол5фности, то на следукц щем стробирующем интервале, на крто|ррм передаетс  символ Логического нул , в начале стробнрующего интервала вкпкх . чаетс  формирователь икшульсов отрицательной пол ршхзти 2 и наоборот.; Положительный фронт о инвер- ,: тора 4 запускает ф6рм1фОвате1а 9 нмпупьг ссж., ; ..;. ,-. .: : Сформированный этим фсрмирователем импульс через элемент 12 задержки тупает на установочные входы триггеров 13 и 14 регенераций и устанавлиа Т; эти триггеры в единичное состо ние. Сигналы Логический ноль с выхода первого и второго триггфов 13 и 14 регенерации включают формирователи им- ;: . пульсов лолозкительной 1 н отрицатель-i ной 2 пол рности. Длительность коррек тирующего импульса в начале нулевого ; . интервала даетс  интервалом времени между положительным строб1фук щей последовательноста и моментом пск тупленй  импульса на установочные входи триггеров 13 и 14. Наличие корректирующего импульса ; позвол ет уменадгать величину, искажени  длительности единичного и следующего за ним нулевого символа дл  которызс ; эти искажени  максимальны в случае отсутстви  импульса коррекции. Такое уменьшение «ежрймвольной интерф е ции позвол ет в полтора раза увеличить максимальную дсшуотньлую частоту п юдачи сообщений но той же линии св зи.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее счетный триггер, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с информационным входом счетного триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом счетного триггера, а также первый триггер регенерации, прямой выход которого соединен с входом формирователя импульсов положительной полярности, выход которого соединен с выходом формирователя импульсов отрицательной полярности, вход которого соединен с прямым выходом второго триггера регенерации, стробирующий вход кото- первого триггера регенерации и со стробирующим входом счетного триггера, от личающеес я тем, что, с целью повышения помехозащищенности, введены два элемента ИЛИ-НЕ, третий и четвертый элементы И, элемент задержки, формирователь импульсов и инвертор, выход которого соединен с входом формирователя импульсов и с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с инверсными выходами соответственно первого и второго триггеров регенерации, установочные входы которых соединены с выходом элемента задержки, ко входу ко-. торОго подключен выход формирователя импульсов, причем выходы первого и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ-НЕ, выход которого . подключен к информационному· входу первого триггера регенерации,выходы второго и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ-НЕ, выход которого подключен к информационному входу второго триггера регенерации, а вход инOlOIZOlW*0
SU813262112A 1981-03-24 1981-03-24 Устройство дл передачи цифровой информации SU1021010A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813262112A SU1021010A1 (ru) 1981-03-24 1981-03-24 Устройство дл передачи цифровой информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813262112A SU1021010A1 (ru) 1981-03-24 1981-03-24 Устройство дл передачи цифровой информации

Publications (1)

Publication Number Publication Date
SU1021010A1 true SU1021010A1 (ru) 1983-05-30

Family

ID=20948289

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813262112A SU1021010A1 (ru) 1981-03-24 1981-03-24 Устройство дл передачи цифровой информации

Country Status (1)

Country Link
SU (1) SU1021010A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, Блейксли Т. Ускорение двус горонней лередйчи цифроЬой Ш1формации ри помощи линейных комплектов с траноформаторной св зью -Электроника, 1973, М 5, с. 49-53 (прототип), *

Similar Documents

Publication Publication Date Title
SU1021010A1 (ru) Устройство дл передачи цифровой информации
US3904824A (en) Automatic gain control for encoded data
US3461237A (en) Method of encoding binary digital data
SU734782A1 (ru) Устройство дл передачи и приема дискретных сигналов
GB1482798A (en) Dc signal receiving circuits
SU1177911A1 (ru) Устройство защиты от дроблений
SU510794A1 (ru) Устройство передачи данных
SU1095220A1 (ru) Устройство дл передачи и приема дискретных сообщений
JPS59112745A (ja) 非同期2値信号伝送方式
SU876073A3 (ru) Устройство декодировани информации
RU1793452C (ru) Устройство дл передачи информации
SU1467777A1 (ru) Устройство дл передачи и приема цифровых сигналов
SU1124444A1 (ru) Входное телеграфное устройство
SU1317679A1 (ru) Приемное стартстопное устройство
SU1172030A1 (ru) Многоуровневый регенератор бипол рных сигналов
SU1290532A1 (ru) Декодирующее устройство
SU1531122A1 (ru) Устройство дл передачи и приема дискретной информации
SU1050125A2 (ru) Устройство дл приема биимпульсного сигнала
SU1385315A1 (ru) Устройство дл передачи и приема цифровой информации
SU1059694A1 (ru) Устройство дл демодул ции частотно-манипулированных сигналов
SU1510105A1 (ru) Устройство дл передачи и приема данных
SU1762307A1 (ru) Устройство дл передачи информации
SU1411953A1 (ru) Селектор импульсов по длительности
SU1660191A2 (ru) Многоканальна некогерентна система св зи
SU1575321A1 (ru) Устройство преобразовани линейного сигнала