SU1177911A1 - Устройство защиты от дроблений - Google Patents
Устройство защиты от дроблений Download PDFInfo
- Publication number
- SU1177911A1 SU1177911A1 SU843727122A SU3727122A SU1177911A1 SU 1177911 A1 SU1177911 A1 SU 1177911A1 SU 843727122 A SU843727122 A SU 843727122A SU 3727122 A SU3727122 A SU 3727122A SU 1177911 A1 SU1177911 A1 SU 1177911A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- inverter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
. УСТРОЙСТВО ЗАЩИТЫ ОТ ДРОБЛЕНИЙ , содержащее инвертор, вход которого вл етс входом устройства, выходной триггер и элемент И, выход которого подключен к установочному входу счетчика, отличающеес тем, что, с целью повышени помехозащищенности, в него введены два элемента И-НЕ, выходы которых подключены к входам элемента И, при этом выход инвертора подключен к первому входу первого элемента И-НЕ, к второму входу которого подключен пр мой выход выходного триггера, к счетному входу которого подключен выход счетчика, а вход инвертора объединен с первым входом второго элемента И-НЕ, к второму входу которого подключен инверсный выход выходного триггера, причем счетный вход счетчика вл етс входом опорных импульсов, а выходной триггер выполнен в виде сл Т-триггера. ч со Фиг,1
Description
1 Изобретение относитс к радиотех нике, в частности к технике радиосв зи , и может быть использовано дл восстановлени телеграфных сигналов и сигналов телеметрической информации . Цель изобретени - повышение пом хозащищенности. фиг, представлена структурн электрическа схема устройства защи ты от дроблений; на фиг. 2 - времен ные диграммы, по сн ющие его работу Устройство защиты от дроблений с держит инвертор 1, первый элемент И-НР 2, элемент И 3, счетчик 4, выходной триггер 5, выполненньш в вид Т-триггера, , второй элемент И-НЕ 6 Устройство защиты от дроблений р ботает следующим образом. , Имнульсньц сигнал, подверженный дроблени м, поступает на вход инвер тора I и на первый вход второго элемента И-НЕ 6 (фиг. 20,). На второй вход второго элемента И-НЕ 6 поступ ет сигнал инверсного выхода выходно го триггера 5 (фиг.2А4. Причем в на чальном состо нии, при отсутствии на входе устройства сигнала (уровень логического нул на входе устройства ) , на первом выходе выходного триггера 5 всегда устанавливаетс уровень логического нул , а на инверсном выходе - уровень логической единицы. Если в момент включени источника питани на пр мом выходе выходного триггера 5 возникает уровень логической единицы , то по цепи обратной св зи пр мой выход выходного триггера 5 первый элемент И-НЕ 2 - элемент И 3 - счетчик 4 - счетный вход выходного триггера 5 выходной триггер 5 установитс в такое состо ние, когда на его пр мом выходе возникнет уровень логического нул . В этом состо нии выходной триггер 5 будет находитьс до тех пор, пока на входе устройства не по витс импульс сигнала (уровень логической единицы ) .. Так как в начальньш момент времени по влени импульса сигнала (до момента tg на фиг.2ч) выходной триггер 5 не измен ет своего состо ни из-за отсутстви импульса на выходе счетчика 4 (счетчик не заполнен ) ,. то на выходе первого элемента И-НЕ 2 и на первом входе эле12 мента И 3 присутствует (до переброса выходного триггера 5) уровень логической единьД (фиг.2), независимо от по влени импульса сигнала. Цепь инвертор 1, первый элемент И-НЕ 2, первый вход элемента И 3 блокируетс дл прохождени сигнала. На входе второго элемента И-НЕ 6, а следовательно, на втором входе элемента И 3 воспроизводитс (до переброса выходного триггера 5) инвертированный входной сигнал (фиг.2,0). Таким образом, на выходе элемента И 3 и на установочном входе счетчика при по влении импульса сигнала устанавливетс уровень логического нул (фиг.2 2,до момента времени t(j) сбрасывающий счетчик 4 в нуль и разрешающий прохождение в счетчик 4 опорных импульсов, поступающих на счетный вход счетчика Т, Разрешение осуществл етс по цепи второй элемент И-НЕ 6, элемент И 3. Счетчик 4 осуществл ет подсчет опорных импульсов до определенного числа, завис щего от объема счета. В момент времени to (фиг.2й) счетчик 4 заполн етс до этого числа (за врем , равное tc) и на его выходе возникает импульс (фиг.2) , который перебрасывает выходной триггер 5. На пр мом выходе выходного триггера 5 устанавливаетс уровень логической единицы, а на инверсном выходе - уровень логического нул (фиг.). После переброса выходного триггера 5, начина с момента времени tg , на выходе второго элемента И-НЕ 6, а следовательно, и на втором входе элемента И 3 независимо от изменени уровн сигнала на входе устройства (наличи или отсутстви импульса) . устанавливаетс уровень логической единицы (фиг.20). Цепь второй элемент И-НЕ 6, второй вход элемента И 3 блокируетс дл прохождени сигнала. На выходе первого элемента И-НЕ 2, а следовательно , и на первом входе элемента И 3 воспроизводитс сигнал, аналогичный входному (фиг. 2 S. При по влении паузы в сигнале или дроблени в импульсе (фиг.2(Х, интервал времени t -tz.) на выходе элемента И 3 присутствует уровень логического нул . При этом счетчик 4 сбрасываетс в нуль и начинает под- счет опорных импульсов. Таким обра31
зом, разрешение счета осуществл етс теперь по цепи инвертор 1, первый элемент И-НЕ 2, элемент И 3.
Так как объем счета выбираетс такой, что за врем , равное длительности дроблени в импульсе, или за врем действи импульса помехи (фиг.2а, интервал времени ty-t) счетчик 4 не успевает заполнитьс до заданного числа, то дроблени импульсов и кратковременные импульсы помех не привод т к по влению импульсов на выходе счетчика и срабатыванию выходного триггера 5 (фиг.2 , 8,7ft) чем и достигаетс высока помехозащищенность предлагаемого устройства. Длительна пауза в сигнале, превышающа врем заполнени счетчика до определенного числа, вызывает переброс выходного триггера 5 (фиг.2 €, Ж-,а, момент времени .
Наиболее оптимальным вл етс объем счета, при котором счетчик 4 заполн етс до заданного числа за
114
врем , равное половине минимальной длительности импульса сигнала. В этом случае обеспечиваетс защита от дроблений импульсов и кратковременных импульсных помех, длительность которых не превьшает половины минимальной длительности импульса сигнала. Так как предлагаемое устройство защиты от дроблений работает по прин-
ципу подсчета в текущий момент времени либо длительности испульса, либо длительности паузы, а счетчик 4 при каждом подсчете длительности первоначально сбрасываетс в нуль, то
устройство работает как селектор за .данной длительности и на короткие
импульсы и дроблени не реагирует
(блокируетс ). При этом искажени
длительности в устройстве определ ютс частотой повторени опорных импульсов и могут быть достигнуты сколь угодно малыми за счет выбора повышенной частоты повторени опорных импульсов.
Claims (1)
- . УСТРОЙСТВО ЗАЩИТЫ ОТ ДРОБЛЕНИЙ, содержащее инвертор, вход которого является входом устройства, выходной триггер и элемент И, выход которого подключен к установочному входу счетчика, отличающееся тем, что, с целью повышения помехозащищенности, в него введены два элемента И-НЕ, выходы которых подключены к входам элемента И, при этом выход инвертора подключен к первому входу первого элемента И-НЕ, к второму входу которого подключен прямой выход выходного триггера, к счетному входу которого подключен выход счетчика, а вход инвертора объединен с первым входом второго элемента И-НЕ, к второму входу которого подключен инверсный выход выходного триггера, причем счетный вход счетчика является входом опорных импульсов, а выходной триггер выполнен в виде Т-триггера.Фиг.1H77911I1 17791 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843727122A SU1177911A1 (ru) | 1984-04-11 | 1984-04-11 | Устройство защиты от дроблений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843727122A SU1177911A1 (ru) | 1984-04-11 | 1984-04-11 | Устройство защиты от дроблений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1177911A1 true SU1177911A1 (ru) | 1985-09-07 |
Family
ID=21113777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843727122A SU1177911A1 (ru) | 1984-04-11 | 1984-04-11 | Устройство защиты от дроблений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1177911A1 (ru) |
-
1984
- 1984-04-11 SU SU843727122A patent/SU1177911A1/ru active
Non-Patent Citations (1)
Title |
---|
Пуртов Л. П. и др. Элементы теории передачи дискретной информации. М.: Св зь, 1972, с . 28-30. Авторское свидетельство СССР № 628621, кл. Н 04 L 1/10, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840004837A (ko) | 무선 선택호출 수신기 | |
US2748269A (en) | Regenerative shaping of electric pulses | |
US3783383A (en) | Low disparity bipolar pcm system | |
US3680050A (en) | Serial digital pulse phase interface driver and receiver | |
US2415919A (en) | Multiple pulse characteristic communication system | |
SU1177911A1 (ru) | Устройство защиты от дроблений | |
US3803354A (en) | Frequency shift digital communication system | |
US3689846A (en) | Start bit detection circuit | |
US3586878A (en) | Sample,integrate and hold circuit | |
US3912863A (en) | Telegraph transmission apparatus | |
US3541456A (en) | Fast reframing circuit for digital transmission systems | |
GB1282668A (en) | A pulse regenerating circuit | |
RU2050695C1 (ru) | Центральная станция системы радиосвязи с подвижными объектами | |
US3564139A (en) | Circuit arrangement for pushbutton-controlled electronic parallel delivery of telegraphic impulses | |
SU926773A1 (ru) | Устройство дл приема сигналов амплитудной телеграфии | |
SU1021010A1 (ru) | Устройство дл передачи цифровой информации | |
SU720779A1 (ru) | Цифровой частотный детектор | |
US3681622A (en) | Latching pulse generator including a monostable multivibrator | |
SU1406814A1 (ru) | Устройство приема частотно-манипулированных сигналов | |
SU1117824A1 (ru) | Цифровой частотно-фазовый дискриминатор | |
SU1206968A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU1487090A1 (ru) | Устройство для приема сигналов | |
SU1327315A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU1190505A1 (ru) | Адаптивный селектор импульсов по длительности | |
SU452068A1 (ru) | Селектор импульсов по частоте следовани |