SU1262404A1 - Устройство допускового контрол импульсных сигналов - Google Patents

Abstract

Изобретение может быть использо вано дл  контрол  импульсных сигналов  дерно-магнитного резонанса. Целью изобретени   вл етс  расширение диапазона частот контролируемых сигналов . Поставленна  цель достигаетс  за счет использовани  относительного метода измерени  путем сравнени  предыдущего значени  периода с последующим . Дл  этого в устройство, содержащее входную шину 1, сдвиговый регистр 3, генератор 4 тактовых импульсов , двоичный счетчик 5, цифровой компаратор 7 и выходную шину 9, вв.едены первый 2 и второй 8 триггеры и буферный регистр 6. Устройство не требует настройки и обладает выS сокой надежностью при айализе качества сигнала измерений прецессии. 2 ил. (Л с ю О5 ю 4 о 4 (pl/gj

Description

Изобретение относитс  к импульсн технике и может Ъытъ использовано.д контрол  импульсных сигналов  дерно магнитного резонанса. Цель изобретени  расширение ди пазона частот контролируемых сигналов за счет использовани  относител ного метода измерени  путем сравнен предыдущего значени  периода с посл дующим. На фиг. 1 представлена структурна  схема предлагаемого устройства; на фиг. 2 - временна  диаграмма его работы. Устройство содержит входную шину 1, первый триггер 2, сдвиговый регистр 3, генератор 4 тактовых импульсов , двоичный счетчик 5, буферный регистр 6, цифровой компаратор 7, второй триггер 8 и выходную шину 9. Устройство работает следующим образом. На входную шину 1 устройства,  вл ющуюс  входом синхронизации триггера 2, подают контролируемый сигнал в виде пр моугольных импульсов (фиг. 2а). В начале каждого пер ода сигнала (при переходе логическо го нул  в единицу) триггер 2 переключаетс  из нулевого состо ни  в единичное (фиг. 2S), так как его информационнЬ1й вход соединен с потенциалом логической единицы. С выхода триггера 2 сигнал в виде пр мо угольного импульса, длительность которого находитс  в пределах от тр до четьфех периодов тактовой частот генератора 4, поступает на информационный вход сдвигового регистра 3 С выходи генератора 4 тактовые импульсы одновременно поступают на вход двоичного счетчика 5 и вход синхронизации сдвигового регистра Сдвиговый регистр 3 синхронно тактовым импульсам генератора 4 форми рует четыре импульса управлени  (фиг. 2г,3,е,ж), которые соответст венно сдвинуты друг относительно друга на один период тактовой частоты генератора 4. Первый импульс управлени  (фиг. Z-j) с выхода перв го разр да сдвигового регистра 3 п ступает на вход разрешени  счета двоичного счетчика 5 и блокирует его на врем , равное трем периодам тактовой частоты сигнала, поступаю щего с выхода генератдра тактовых импульсов на счетный вход двоичного счетчика 5. Четвертый импульс управлени  с выхода четвертого разр да сдвигового регистра 3 (фиг. поступает одновременно на входы тригт ера 2 и двоичного счетчика 5, при этом триггер 2 устанавливаетс  в исходное состо ние, а двоичный счетчик 5 - состо ние семь. Установка двоичного счетчика 5 в состо ние семь необходима дл  правильного измерени  периода контролируемого сигнала, так как счетчик 5 пропускает три импульса тактовой частоты в результате блокировки первым импульсом управлени  и четыре импульса тактовой частоты в результате действи  четвертого импульса управлени . Во втором периоде контролируемого сигнала во врем  блокировки двоичного счетчика 5 первым импульсом управлени  (фиг. 2г) в счетчике 5 накапливаетс  число импульсов тактовой частоты, соответствукицее результату измерени  длительности первого периода анализируемого сигнала. Результат измерени  первого периода сигнала с двоичного счетчика 5 поступает в буферный регистр 6. Третий импульс управлени  с выхода третьего разр да сдвигового регистра 3 (фит. 2е) поступает на вход синхронизации буферного регистра 6, в котором по переднему фронту этого импульса производитс  запись результата измерени  первого периода сигнала . В третьем периоде контролируемого сигнала во врем  блокировки двоич ного счетчика 5 первым импульсом управлени  (фиг. 2г) в счетчике 5 накапливаетс  число импульсов такТОБОЙ частоты, соответствующее результату измерени  длительности второго периода сигнала. С двоичного счетчика 5 результат измерени  второго периода сигнала поступает на первый вход цифрового компаратора 7, на второй вход которого с буферного регистра 6 поступает результат измерени  длительности первого периода сигнала. Цифровой компаратор 7 производит сравнение удвоенного значени  кода измеренного первого периода сигнала с кодом измеренного второго периода. Удвоение значени  результата измерени  длительности первого

Claims (1)

1. Формула изобретения

   Таким образом, после включения устройства контроль входного сигнала производится, начиная с второго периода сигнала, а результат измерения выдается в следующем периоде сигнала.

   Контроль сигнала в устройстве производится сравнением удвоенного значения измеренного предыдущего периода со значением измеренного последующего периода, поэтому диапазон частот анализируемого сигнала принципиально неограничен.

   ^; По сравнению с известным предлагаемое устройство позволяет контролировать сигнал, частота которого из25

   Устройство допускового контроля импульсных сигналов, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик и цифровой компаратор, а также сдвиговый регистр, отличающееся тем, что, с целью расширения диапазона частот контролируемых сигналов, в него введены два триггера и буферный регистр, при этом входом устройства является вход синхронизации первого триггера, выход которого соединен с информационным входом сдвигового регистра, вход синхронизации которого соединен с выходом генератора тактовых импульсов, информационный вход буферного регистра соединен с выходом двоичного счетчика, вход разрешения счета которого подключен к первому выходу сдвигового регистра, второй выход которого подключен к входу синхронизации второго триггера, вход синхронизации буферного регистра подключен к третьему выходу сдвигового регистра, четвертый выход которого одновременно подключен к входам установки двоичного счетчика .и установки в 0 первого триггера, на информационный вход которого задают потенциал логической единицы, выход буферного регистра соединен с вторым входом цифрового компаратора, выход которого подключен к информационному входу второго триггера, выход которого является